JPS62257753A - 半導体搭載用基板およびその製造方法 - Google Patents
半導体搭載用基板およびその製造方法Info
- Publication number
- JPS62257753A JPS62257753A JP61101569A JP10156986A JPS62257753A JP S62257753 A JPS62257753 A JP S62257753A JP 61101569 A JP61101569 A JP 61101569A JP 10156986 A JP10156986 A JP 10156986A JP S62257753 A JPS62257753 A JP S62257753A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- mounting
- forming
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 90
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000007747 plating Methods 0.000 claims abstract description 50
- 239000012790 adhesive layer Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 22
- 239000004033 plastic Substances 0.000 claims abstract description 18
- 229920003023 plastic Polymers 0.000 claims abstract description 18
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000004020 conductor Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 13
- 239000000853 adhesive Substances 0.000 abstract description 12
- 239000011888 foil Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 abstract description 6
- 238000007493 shaping process Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 238000005520 cutting process Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000010730 cutting oil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 150000003918 triazines Chemical class 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003434 inspiratory effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各種の半導体素子を搭載するために使用され
る半導体搭載用基板およびその製造方法に関する。
る半導体搭載用基板およびその製造方法に関する。
特に本発明は、搭載された半導体素子から発生する熱の
放散性に優れ、かつ外部から半導体素子へ湿気が侵入す
ることの極めて少ない半導体搭採用基板とその製造方法
を提供するものであり、カメラ、時計などの内装基板を
はじめ、チップキャリアー、ピングリッドアレイ、ハイ
ブリウド基板などに有利に使用される。
放散性に優れ、かつ外部から半導体素子へ湿気が侵入す
ることの極めて少ない半導体搭採用基板とその製造方法
を提供するものであり、カメラ、時計などの内装基板を
はじめ、チップキャリアー、ピングリッドアレイ、ハイ
ブリウド基板などに有利に使用される。
従来の半導体素子を直接搭載する半導体搭採用基板は時
計、カメラ、さらにはコンピューター周辺機器の回路基
板として使用されている。
計、カメラ、さらにはコンピューター周辺機器の回路基
板として使用されている。
これらの半導体搭採用基板の材質はプラスチックスまた
はセラミックスであり、加工し易く、コス１へが比較的
安いためプラスチックスか最も広く使用されている。一
般にガラスエポキシなどのプラスチックスを使用した半
導体搭採用基板は寸法精度に優れ、機械強度もアルミナ
などのセラミック基板より優′れているが、熱伝導率は
アルミナの約１７６１１程度と極めて小さい。このため
従来のプラスチック基板は、集積度の高いＩＣや消費電
力の大きい半導体素子が搭載される基板としては未だ部
分に満足されていなかった。
はセラミックスであり、加工し易く、コス１へが比較的
安いためプラスチックスか最も広く使用されている。一
般にガラスエポキシなどのプラスチックスを使用した半
導体搭採用基板は寸法精度に優れ、機械強度もアルミナ
などのセラミック基板より優′れているが、熱伝導率は
アルミナの約１７６１１程度と極めて小さい。このため
従来のプラスチック基板は、集積度の高いＩＣや消費電
力の大きい半導体素子が搭載される基板としては未だ部
分に満足されていなかった。
この欠点を除去改善するために熱伝導率の高い金属板を
プラスチックスふ板に装着し、半導体素子を前記金属板
に直接取り付けて熟放散性を向上させた構造からなる半
導体ｐＳ＠川基板基板記のように種々提案されている。
プラスチックスふ板に装着し、半導体素子を前記金属板
に直接取り付けて熟放散性を向上させた構造からなる半
導体ｐＳ＠川基板基板記のように種々提案されている。
実開昭５４−１０００５０号、実開閉５６−１７２９７
０号、特開昭５７−１６６０５６Ｆｆ、特願昭５１１−
２１９０８７号先に水出願人は、前記先行例の持つ種々
の欠点を改Ｒすべく、特開昭５９− ：１２１９１号に
より電子部品搭載用プリント配線基板およびその５Ｊ造
方法を開示した。このプリント配線基板は、フ１（板の
電子部品か１５値されるα１域に）＾仮をＥ′Ｉ通ずる
開口部か形成され、前記開口部周辺の基板裏面側に接着
層を介して金属板か接合された基板において、前記間［
１部内側にメッキ被１ρか一体形成されており、また基
板の裏面において金属板表面とその外周領域とにメッキ
被膜か一体形成されてなることを特徴とする電子部品搭
載用ブソンＩ−配線基板である。 ＋ｉｉｒ記°１Ｅ子
部品搭載用プリント配線基板によれは、半導体素子など
の電子部品かメッキ被膜を介して熱伝導性の良い金属板
に強固に接合されているのて、実装された電子部品から
発生する熟を迅速にかつ確実に吸収して放散させること
かてきるたけてなく、基板の開口部に一体にメッキ被膜
が施され、さらに基板の裏面と金属板の裏面一体にメッ
キ被膜か施されているのて、プラスチック材料および接
合層を経て開口部に外部の湿気か侵入す、ることな完全
に防（Ｉ−できるといった利点かある。
０号、特開昭５７−１６６０５６Ｆｆ、特願昭５１１−
２１９０８７号先に水出願人は、前記先行例の持つ種々
の欠点を改Ｒすべく、特開昭５９− ：１２１９１号に
より電子部品搭載用プリント配線基板およびその５Ｊ造
方法を開示した。このプリント配線基板は、フ１（板の
電子部品か１５値されるα１域に）＾仮をＥ′Ｉ通ずる
開口部か形成され、前記開口部周辺の基板裏面側に接着
層を介して金属板か接合された基板において、前記間［
１部内側にメッキ被１ρか一体形成されており、また基
板の裏面において金属板表面とその外周領域とにメッキ
被膜か一体形成されてなることを特徴とする電子部品搭
載用ブソンＩ−配線基板である。 ＋ｉｉｒ記°１Ｅ子
部品搭載用プリント配線基板によれは、半導体素子など
の電子部品かメッキ被膜を介して熱伝導性の良い金属板
に強固に接合されているのて、実装された電子部品から
発生する熟を迅速にかつ確実に吸収して放散させること
かてきるたけてなく、基板の開口部に一体にメッキ被膜
が施され、さらに基板の裏面と金属板の裏面一体にメッ
キ被膜か施されているのて、プラスチック材料および接
合層を経て開口部に外部の湿気か侵入す、ることな完全
に防（Ｉ−できるといった利点かある。
（発ＩＪ１か解決しようとする問題点）しかし、前述の
電子部品塔佐用プリントｆｉ！、！ａ ）、’；板の裏
面側の開口部周辺に金属板を接着層を介して接合された
基板にあっては、半導体積・成用凹部を形成する前記間
［１部の底面周囲において基板と金属板とを接合するの
に用いられる接着材のはみ出しを完全になくすことは非
常に困難であり、前記接着材のはみＳｉシ部分五のメッ
キ被膜は、極近辺のメッキ被膜に比べ極端に薄くなりが
ち一〇あり、メッキ被膜にキ裂を生ずる。またはさらに
接着材のはみ出し都か大きくなるとメッキ自体か析出し
ないこともあり、この部分から湿気の侵入を防ぐことか
できず搭載された゛ト導体素子か故障したり、またその
寿命を縮めるといった問題点かめった。また基板の裏面
に凹部か形成されこの門部内に金属板が装着された後製
作される基板にあっては、 １ｉｆｆ記基析の製造工程
のうち、前記基板表面の手導体塔Ｊｉ＆、部に前記金−
属板に少なくとも到達するよう開口部を開削する工程に
おいて、開削された金属板の表面を完全に平滑に加工す
ることは困難てあり、安定した品質が得られずニス１ヘ
アツブにつながる。もしくは半導体素子を正規の位置、
形状に搭載することかできない場合かあるといった欠点
を有していた。
電子部品塔佐用プリントｆｉ！、！ａ ）、’；板の裏
面側の開口部周辺に金属板を接着層を介して接合された
基板にあっては、半導体積・成用凹部を形成する前記間
［１部の底面周囲において基板と金属板とを接合するの
に用いられる接着材のはみ出しを完全になくすことは非
常に困難であり、前記接着材のはみＳｉシ部分五のメッ
キ被膜は、極近辺のメッキ被膜に比べ極端に薄くなりが
ち一〇あり、メッキ被膜にキ裂を生ずる。またはさらに
接着材のはみ出し都か大きくなるとメッキ自体か析出し
ないこともあり、この部分から湿気の侵入を防ぐことか
できず搭載された゛ト導体素子か故障したり、またその
寿命を縮めるといった問題点かめった。また基板の裏面
に凹部か形成されこの門部内に金属板が装着された後製
作される基板にあっては、 １ｉｆｆ記基析の製造工程
のうち、前記基板表面の手導体塔Ｊｉ＆、部に前記金−
属板に少なくとも到達するよう開口部を開削する工程に
おいて、開削された金属板の表面を完全に平滑に加工す
ることは困難てあり、安定した品質が得られずニス１ヘ
アツブにつながる。もしくは半導体素子を正規の位置、
形状に搭載することかできない場合かあるといった欠点
を有していた。
第７図および第８図に従来技術による゛ト導体搭載用基
板縦断面図を示した。
板縦断面図を示した。
未発１１は」；記従来技術の有する欠点を改善した。Ｑ
！放散性、耐水性に優れ釘類性か高く高密度配線の形成
が容易な半導体搭採用基板Σよびその製造方法を提供す
ることを目的とするものである。
！放散性、耐水性に優れ釘類性か高く高密度配線の形成
が容易な半導体搭採用基板Σよびその製造方法を提供す
ることを目的とするものである。
（問題点を解決するだめの１段とその作用）以下、未発
１月を図面に従って詳細に説ＩＪ１する。
１月を図面に従って詳細に説ＩＪ１する。
第１！Ａ〜第３図は未発１！Ｉによる半導体搭採用基板
の縦断面ＩＡである。第１図においてプラスチック材料
からなる上下表面に金属箔（２）が貼付された基板（１
）に表面から裏面まで貫通する開口部（コ）が形成され
ており、前記開口部（３）の基板裏面側に前記間［１部
を閉塞するように金属板（・１）か接着層（５）を介し
て接合されることにより半導体搭採用凹部（６）が形成
されている。前記半導体搭採用凹部（６）の底面周囲に
は連続した凹状の溝（７）か形成されており、前記半導
体搭採用基板（６）の内壁を構成するプラスチック材ｍ
ｌａ着層（５）および金属板（４）の表面とにはメッキ
被膜（８）が一体に形成されている。
の縦断面ＩＡである。第１図においてプラスチック材料
からなる上下表面に金属箔（２）が貼付された基板（１
）に表面から裏面まで貫通する開口部（コ）が形成され
ており、前記開口部（３）の基板裏面側に前記間［１部
を閉塞するように金属板（・１）か接着層（５）を介し
て接合されることにより半導体搭採用凹部（６）が形成
されている。前記半導体搭採用凹部（６）の底面周囲に
は連続した凹状の溝（７）か形成されており、前記半導
体搭採用基板（６）の内壁を構成するプラスチック材ｍ
ｌａ着層（５）および金属板（４）の表面とにはメッキ
被膜（８）が一体に形成されている。
ところで基板としては、ガラス−エポキシ樹脂、ガラス
−変性トリアジン樹脂などのプラスチック材料を素材と
する積層板が広く使用されており、−に発明においても
前記従来のプラスチック材料を含むノ＾板を使用するこ
とかできる。しかし前記プラスチック材料からなる基板
（＋）および接着層（５）は湿気を吸収、浸透させる性
質かあるため、ｊｉｉ記半導体搭載川四用（３）の内壁
にメッキ被膜（７）を一体形成することにより前記湿気
の′ト導体Ｖ？佐部への侵入を防Ｉトすることは半導体
素子の保シｋに対して非常に有効である。しかし一体形
成された前記メッキ液１）２（７）の形成において前記
基板（１）と前記金属板（７）を接合する接ｒｔ層（５
）の流れ出し、もしくは位置ズレ等により接着材か凸状
にはみ出し、前記はみ出し部の特に裏側の部分にはメッ
キ液の回りが悪く極付近の基板（１）の内壁面および金
属板（４）の表面に施されたメッキ被膜に比べ極端にＢ
〈なったり、メッキ自体か析出しないことかある。この
ような接着材のはみ出しを防ぐためには、接着材を前記
開口部（３）の側壁面より内側に後退させるといった方
法かあるが、その方法ては後退させた接着層の部分のメ
ッキのつき回りが悪く、Ｉｉη記問題点を解決する手段
とはならない。
−変性トリアジン樹脂などのプラスチック材料を素材と
する積層板が広く使用されており、−に発明においても
前記従来のプラスチック材料を含むノ＾板を使用するこ
とかできる。しかし前記プラスチック材料からなる基板
（＋）および接着層（５）は湿気を吸収、浸透させる性
質かあるため、ｊｉｉ記半導体搭載川四用（３）の内壁
にメッキ被膜（７）を一体形成することにより前記湿気
の′ト導体Ｖ？佐部への侵入を防Ｉトすることは半導体
素子の保シｋに対して非常に有効である。しかし一体形
成された前記メッキ液１）２（７）の形成において前記
基板（１）と前記金属板（７）を接合する接ｒｔ層（５
）の流れ出し、もしくは位置ズレ等により接着材か凸状
にはみ出し、前記はみ出し部の特に裏側の部分にはメッ
キ液の回りが悪く極付近の基板（１）の内壁面および金
属板（４）の表面に施されたメッキ被膜に比べ極端にＢ
〈なったり、メッキ自体か析出しないことかある。この
ような接着材のはみ出しを防ぐためには、接着材を前記
開口部（３）の側壁面より内側に後退させるといった方
法かあるが、その方法ては後退させた接着層の部分のメ
ッキのつき回りが悪く、Ｉｉη記問題点を解決する手段
とはならない。
よって、本発明ては前記半導体塔佐用凹部（６）の底面
周囲に′ｆｌ続した凹状のＩＭ（７）を形成すると同時
に前記接着材のはみ出し部分（１３）を切削することに
より前記半導体塔佐用凹部側壁を形成する基板（＋）か
ら金属板（４）に至るまでの面を平滑にし、厚みが均一
であり、機械的強度に優れた信頼性の高いメッキ被膜（
８）を半導体搭採用凹部壁面に一体形成することをｎ（
能にした。ここて前記切削加工において、加丁精度の点
て金属板（４）の一部を同時に切削した方か容易であり
、また前記凹状の溝（７）の底面を丸みを帯びた形状に
すれば。
周囲に′ｆｌ続した凹状のＩＭ（７）を形成すると同時
に前記接着材のはみ出し部分（１３）を切削することに
より前記半導体塔佐用凹部側壁を形成する基板（＋）か
ら金属板（４）に至るまでの面を平滑にし、厚みが均一
であり、機械的強度に優れた信頼性の高いメッキ被膜（
８）を半導体搭採用凹部壁面に一体形成することをｎ（
能にした。ここて前記切削加工において、加丁精度の点
て金属板（４）の一部を同時に切削した方か容易であり
、また前記凹状の溝（７）の底面を丸みを帯びた形状に
すれば。
一体形成された前記メッキ被膜（８）の厚みの均一性か
さらに向上する。また、前記金属板（４）の裏側面と前
記半導体搭採用基板（１）の裏面側であって金属板（４
）か接着されていない領域とにメッキ被膜（ｌＯ）を一
体形成することにより基板（１）への湿気の侵入か防１
トされ、ひいては半導体搭載部への湿気の侵入をより効
果的に防ＩＦすることかできる。
さらに向上する。また、前記金属板（４）の裏側面と前
記半導体搭採用基板（１）の裏面側であって金属板（４
）か接着されていない領域とにメッキ被膜（ｌＯ）を一
体形成することにより基板（１）への湿気の侵入か防１
トされ、ひいては半導体搭載部への湿気の侵入をより効
果的に防ＩＦすることかできる。
第２図および第３図はそれぞれ本発明の半導体搭載用基
板の他の実施態様の構造の縦断面図を示しており第１図
と異って基板（１）の裏面側に形成された段部（１１）
に接着層（５）を介して金属板（４）か接合されている
。第２図における半導体搭採用基板にあっても、半導体
搭採用凹部側壁面は、第１図の本発明による基板と同様
に前記ノｙ板（１）から金属板（４）に至るまでの平滑
なる面が形成されるとともに、半導体搭採用凹部底面の
切削加工を前記底面周囲に限定することが可能であるた
め半導体素ｒ−を１７１接固定する底面部分の金属板（
４）の表面は材料とする金属平板の表面形状をそのまま
露出させ、＋滑な面を容易に形成することかできる。
板の他の実施態様の構造の縦断面図を示しており第１図
と異って基板（１）の裏面側に形成された段部（１１）
に接着層（５）を介して金属板（４）か接合されている
。第２図における半導体搭採用基板にあっても、半導体
搭採用凹部側壁面は、第１図の本発明による基板と同様
に前記ノｙ板（１）から金属板（４）に至るまでの平滑
なる面が形成されるとともに、半導体搭採用凹部底面の
切削加工を前記底面周囲に限定することが可能であるた
め半導体素ｒ−を１７１接固定する底面部分の金属板（
４）の表面は材料とする金属平板の表面形状をそのまま
露出させ、＋滑な面を容易に形成することかできる。
前記半導体搭採用基板の導体回路（９）、メッキ液ｌｌ
２（８）および（Ｉｌ＋）の製造方法によっては、第３
図に示すように半導体搭載用凹部に一体形成されたメッ
キ液＋１２（８’ｌの基板（］）の表面側に一部メツキ
被膜を残した形状になることもある。
２（８）および（Ｉｌ＋）の製造方法によっては、第３
図に示すように半導体搭載用凹部に一体形成されたメッ
キ液＋１２（８’ｌの基板（］）の表面側に一部メツキ
被膜を残した形状になることもある。
また第２図および第３図に示す基板にあっては、金Ｊヱ
板（４）と段部（１１）の側壁との間に隙間（１２）か
設けられているか、前記隙間（１２）の有無は末完１１
には特に関わりはない。
板（４）と段部（１１）の側壁との間に隙間（１２）か
設けられているか、前記隙間（１２）の有無は末完１１
には特に関わりはない。
なお本発明の基板に用いられる接着材はエポキシ樹脂、
ポリイミド樹脂、アクリル樹脂、１へリアジン樹脂ある
いはそれらの変性樹脂てありこれらの樹脂は接着性、＃
熱性、耐久性および電気絶縁性の面で優れているので右
利に使用される。また金属板としては銅、アルミニウム
、鉄あるいはそれぞれの合金など比較的熱体４率の大き
いものを有効に利用することかできる。前記メッキ被膜
の材質としては銅、ニッケル、金、錫などを用いること
かてきる。
ポリイミド樹脂、アクリル樹脂、１へリアジン樹脂ある
いはそれらの変性樹脂てありこれらの樹脂は接着性、＃
熱性、耐久性および電気絶縁性の面で優れているので右
利に使用される。また金属板としては銅、アルミニウム
、鉄あるいはそれぞれの合金など比較的熱体４率の大き
いものを有効に利用することかできる。前記メッキ被膜
の材質としては銅、ニッケル、金、錫などを用いること
かてきる。
次に１本発明の半導体搭採用基板の製造方法を図面に従
って説１ｙＩする。
って説１ｙＩする。
第４［’１（ａ）〜（ｃ）は未発すＩの基板の縦断面を
製造工程順に示す図である９回Ｕ：Ａ（ａ）に示すよう
に、金属箔（２）かｌ−表面および下表面に貼着された
基板（＋）に、−１−記を貫通する開口部（３）を打抜
きあるいは切削により形成する。次に同図（ｂ）に示す
ように前記開口部の基板裏面側に前記開口部（３）を閉
塞するように金属板（４）を金属箔（２）と接着層（５
）を介して接合して、を導体搭載用凹部（６）を形成す
る。次に同ＬＡ（ｃ）に示すように半導体搭載用凹部（
６）の底面周囲に連続した凹状の溝（７）を切削加工に
より形成する。次に同図（ｄ）に示すように半導体搭載
用凹部（６）の内壁を構成する基板（１）、接着層（５
）および金属板（４）の表面と基板上表面とに、また基
板裏面と金属板（５）の裏面とにそれぞれ一体にメッキ
被膜（＋１） 、 （１１３）を施すことによって、木
！５？！明が目的とする基板を得ることができる。同図
（ｅ）は同図（ｄ）に示す」、（板か得られた後に・ｑ
体回路が形成されたｒ′４である。
製造工程順に示す図である９回Ｕ：Ａ（ａ）に示すよう
に、金属箔（２）かｌ−表面および下表面に貼着された
基板（＋）に、−１−記を貫通する開口部（３）を打抜
きあるいは切削により形成する。次に同図（ｂ）に示す
ように前記開口部の基板裏面側に前記開口部（３）を閉
塞するように金属板（４）を金属箔（２）と接着層（５
）を介して接合して、を導体搭載用凹部（６）を形成す
る。次に同ＬＡ（ｃ）に示すように半導体搭載用凹部（
６）の底面周囲に連続した凹状の溝（７）を切削加工に
より形成する。次に同図（ｄ）に示すように半導体搭載
用凹部（６）の内壁を構成する基板（１）、接着層（５
）および金属板（４）の表面と基板上表面とに、また基
板裏面と金属板（５）の裏面とにそれぞれ一体にメッキ
被膜（＋１） 、 （１１３）を施すことによって、木
！５？！明が目的とする基板を得ることができる。同図
（ｅ）は同図（ｄ）に示す」、（板か得られた後に・ｑ
体回路が形成されたｒ′４である。
なお、このように加工された後にあっては、半導体積・
成用凹部（６）内に半導体素子か銀ペーストなどを介し
て実装される。
成用凹部（６）内に半導体素子か銀ペーストなどを介し
て実装される。
第５図（ａ）〜０）は未発明の半導体搭載用基板の他の
実施態様の！Ａ造工程を工程順に示す図である。
実施態様の！Ａ造工程を工程順に示す図である。
第５図（ａ）は金属箔（２）か基板の−Ｉ−表面および
Ｆ表面に貼着された基板（１）に、基板をｄ通する開［
」部（３）を打抜きあるいは切削により形成する０次に
同図（ｂ）に示すように前記開口部（コ）の基板表面側
の周辺領域に段部（１１）を切削により形成する。次に
同図（ｃ）に示すように前記段部（１１）に前記開口部
（コ）を閉塞するように金属板（４）を接着層（５）を
介して接合して゛詮導体搭載用凹部（［ｉ）を形成する
。次に同図（’ｄ ）に示すように前記半導体搭載用凹
部（６）のが（面周間に連続した凹状の溝（７）を切削
加工により形成する。次に同［４（ｅ）に示すように半
導体搭載用凹部（６）の内壁を構成する基板（１）、接
着層（５）および金属板（４）の表面と基板上表面とに
、また基板裏面と金属板（５）の裏面とにそれぞれ一体
にメッキ被膜（８）、（１０）を施すことによって本発
明が目的とする基板を１１多ることかできる。同図Ｃｒ
）は同図ＣＱ）に示す本Ｑ ｊｌｌｌの１１（坂か得ら
れた後に導体回路が形成されたｌＡである。
Ｆ表面に貼着された基板（１）に、基板をｄ通する開［
」部（３）を打抜きあるいは切削により形成する０次に
同図（ｂ）に示すように前記開口部（コ）の基板表面側
の周辺領域に段部（１１）を切削により形成する。次に
同図（ｃ）に示すように前記段部（１１）に前記開口部
（コ）を閉塞するように金属板（４）を接着層（５）を
介して接合して゛詮導体搭載用凹部（［ｉ）を形成する
。次に同図（’ｄ ）に示すように前記半導体搭載用凹
部（６）のが（面周間に連続した凹状の溝（７）を切削
加工により形成する。次に同［４（ｅ）に示すように半
導体搭載用凹部（６）の内壁を構成する基板（１）、接
着層（５）および金属板（４）の表面と基板上表面とに
、また基板裏面と金属板（５）の裏面とにそれぞれ一体
にメッキ被膜（８）、（１０）を施すことによって本発
明が目的とする基板を１１多ることかできる。同図Ｃｒ
）は同図ＣＱ）に示す本Ｑ ｊｌｌｌの１１（坂か得ら
れた後に導体回路が形成されたｌＡである。
なお、このように加工された後にあっては、半導体搭採
用凹部（６）内に゛ト導体素子か銀ペーストなどを介し
て実装される。Ｊ−述の製造方法によれば前記基板（＋
）と金属板（４）を接合する接着層（５）の流れ出しく
；′、、か比較的多くても接合後の切削加工により除去
＋１Ｔ ’ｆＥ、であるため接合工程における条件等の
ル１約が少ないといった利点がある。
用凹部（６）内に゛ト導体素子か銀ペーストなどを介し
て実装される。Ｊ−述の製造方法によれば前記基板（＋
）と金属板（４）を接合する接着層（５）の流れ出しく
；′、、か比較的多くても接合後の切削加工により除去
＋１Ｔ ’ｆＥ、であるため接合工程における条件等の
ル１約が少ないといった利点がある。
第６［Ａは（ａ）〜（ｅ）は本発明の半導体搭載用基板
の実施ｙム様の他の製造工程を工程順に示す図である。
の実施ｙム様の他の製造工程を工程順に示す図である。
第６図（ａ）は金属箔（２）が基板の上表面おおよび下
表面に貼着された基板（１）の裏面にエンドミルを用い
て凹部（１１）が形成された状態を示す縦断面図である
。次に同図（ｂ）に示すように凹部（Ｊｌ）の底面に金
属板（４）か半導体搭載部の周辺領域のみに接着層（５
）を介して接合される。次に同図（ｃ）に示すように基
板（１）の表面のＩＬ：な体搭載部の周囲に相当する部
分をエンドミルにより溝掘り加工を前記金属板（４）の
内部まで到達するように施し、半導体搭載用凹部を形成
するのと同時に前記半導体搭採用凹部の底面周囲に連続
した凹状の溝を形成する。次に同図（ｄ）に示すように
゛ト導体Ｖ？載用凹部（６）の内壁を構成する基板（１
）、接ｒｉ層（５）および金属板（４）の表面と基板（
１）の上表面とに、また基板裏面と金属板（５）の裏面
とにそれぞれ一体にメッキ被膜（８） 、 （１０）を
施すことによ−】て未発明か目的とする基板を得ること
かできる。同図（ｅ）は同図（ｄ）に示す本発明のノ。
表面に貼着された基板（１）の裏面にエンドミルを用い
て凹部（１１）が形成された状態を示す縦断面図である
。次に同図（ｂ）に示すように凹部（Ｊｌ）の底面に金
属板（４）か半導体搭載部の周辺領域のみに接着層（５
）を介して接合される。次に同図（ｃ）に示すように基
板（１）の表面のＩＬ：な体搭載部の周囲に相当する部
分をエンドミルにより溝掘り加工を前記金属板（４）の
内部まで到達するように施し、半導体搭載用凹部を形成
するのと同時に前記半導体搭採用凹部の底面周囲に連続
した凹状の溝を形成する。次に同図（ｄ）に示すように
゛ト導体Ｖ？載用凹部（６）の内壁を構成する基板（１
）、接ｒｉ層（５）および金属板（４）の表面と基板（
１）の上表面とに、また基板裏面と金属板（５）の裏面
とにそれぞれ一体にメッキ被膜（８） 、 （１０）を
施すことによ−】て未発明か目的とする基板を得ること
かできる。同図（ｅ）は同図（ｄ）に示す本発明のノ。
（板か得られた後に導体回路か形成されたＬ４である。
なお、このように加、「された後にあっては、半導体搭
採用凹部（３）内に半導体素子か銀ベースｌ−なとを介
して実装される。Ｌ述の製造方法によればＩｔｉ記基板
基半導体搭採用基板（５）と前記半導体搭載川用部力゛
（面の周囲の４！続した凹状の溝を同時に形成すること
かでき上程か短縮されるという利点を持つ。
採用凹部（３）内に半導体素子か銀ベースｌ−なとを介
して実装される。Ｌ述の製造方法によればＩｔｉ記基板
基半導体搭採用基板（５）と前記半導体搭載川用部力゛
（面の周囲の４！続した凹状の溝を同時に形成すること
かでき上程か短縮されるという利点を持つ。
以下実施例に基づいてさらに説明する。
尤−ｋｍユ
第１１−ａにおいて、ガ→スーエボキシ樹脂からなる）
、シ叛（＋＞の上下表面には銅箔（２）が貼付されて３
つ、前記基板（１）に開口部（３）をパンチングにより
形成した。そののち；、Ｉｉ板（１）の裏面側にエポキ
シ樹脂からなる接着層（５）を介してアルミニウム板を
接合した。そののち基板（１）と接着層（５）の開１１
部（３）の内側面と金属板（４）の表面とをエンドミル
を用いて同時に切削加工した。そののちさらに基板口）
と接着層（５）および金属板（４）の露出部全面に銅メ
ッキを施した。そうして製作されたノ１（板（りの表面
に感光性樹脂被１１２を貼１１シ、露光現像して回路パ
ターンを形成し、エツチングを施すことにより導体回路
（９）およびメッキ被膜（８） 、 （１０）を形成し
た。さらに４体回路（９）およびメッキ被膜（ｇ） 、
Ｃｌ０）の表面にニッケルメッキ、金メッキを施すこと
により本発明の半導体搭載用基板を装作した。
、シ叛（＋＞の上下表面には銅箔（２）が貼付されて３
つ、前記基板（１）に開口部（３）をパンチングにより
形成した。そののち；、Ｉｉ板（１）の裏面側にエポキ
シ樹脂からなる接着層（５）を介してアルミニウム板を
接合した。そののち基板（１）と接着層（５）の開１１
部（３）の内側面と金属板（４）の表面とをエンドミル
を用いて同時に切削加工した。そののちさらに基板口）
と接着層（５）および金属板（４）の露出部全面に銅メ
ッキを施した。そうして製作されたノ１（板（りの表面
に感光性樹脂被１１２を貼１１シ、露光現像して回路パ
ターンを形成し、エツチングを施すことにより導体回路
（９）およびメッキ被膜（８） 、 （１０）を形成し
た。さらに４体回路（９）およびメッキ被膜（ｇ） 、
Ｃｌ０）の表面にニッケルメッキ、金メッキを施すこと
により本発明の半導体搭載用基板を装作した。
害ｊ（例−λ
第２１′間において、ガラス−変性トリアシンン樹脂か
らなる基板（１）の」−丁表面には銅箔（２）か貼付さ
れており、前記基板（１）に開口部（コ）をパンチング
により形成した。そののち開口部（３）のノ＾板裏面側
にエンドミルを用いて切削加工を施し段部（１１）を形
成した。そののち前記段部（１１）に変性トリアジン樹
脂からなる接着層（５）を介してりん青銅板（４）を接
合した。さらに基板（＋）と接着層（５）の開１１部（
３）の内側面と金属板（・１）の表面とをエンドミルに
より同時に切削油１°した。そののち基板（１）とＰｉ
着層（５）および金属板（４）の露出部全面に銅メッキ
を施した。そうして製作されたノ＾板（１）の表面に感
光性樹脂被膜を貼着し、所望の回路パターン以外の部分
に曲板感光性樹脂被膜を残すように露光現像し、所望の
回路パターン上のみにさらに銅メッキおよびはんだメッ
キを施し前記はんだメッキをエツチングレジストとして
エツチングを行ない導体回路（９）およびメッキ被膜（
８） 、 （１０）を形成した。そののちさらに導体回
路（９）およびメッキ披１’ｆｌ（８） 、 （１０）
の表面にニッケルメッキ、金メッキを施すことにより本
発明の半導体ＭＳ載用基板を製作した。
らなる基板（１）の」−丁表面には銅箔（２）か貼付さ
れており、前記基板（１）に開口部（コ）をパンチング
により形成した。そののち開口部（３）のノ＾板裏面側
にエンドミルを用いて切削加工を施し段部（１１）を形
成した。そののち前記段部（１１）に変性トリアジン樹
脂からなる接着層（５）を介してりん青銅板（４）を接
合した。さらに基板（＋）と接着層（５）の開１１部（
３）の内側面と金属板（・１）の表面とをエンドミルに
より同時に切削油１°した。そののち基板（１）とＰｉ
着層（５）および金属板（４）の露出部全面に銅メッキ
を施した。そうして製作されたノ＾板（１）の表面に感
光性樹脂被膜を貼着し、所望の回路パターン以外の部分
に曲板感光性樹脂被膜を残すように露光現像し、所望の
回路パターン上のみにさらに銅メッキおよびはんだメッ
キを施し前記はんだメッキをエツチングレジストとして
エツチングを行ない導体回路（９）およびメッキ被膜（
８） 、 （１０）を形成した。そののちさらに導体回
路（９）およびメッキ披１’ｆｌ（８） 、 （１０）
の表面にニッケルメッキ、金メッキを施すことにより本
発明の半導体ＭＳ載用基板を製作した。
及連恨
第３図において、ガラス−ポリイミド樹脂からなる基板
（１）の上下表面には銅箔（２）が貼着されており、前
記ノ＾板（１）の表面側にエンドミルを用いて切削油［
を施し凹部（１１）を形成した。そののち矩形に中抜き
加」ニ？シたポリイミド樹脂からなる接着シート（５）
を介して前記凹部（１１）内に銅板（４）を接合した。
（１）の上下表面には銅箔（２）が貼着されており、前
記ノ＾板（１）の表面側にエンドミルを用いて切削油［
を施し凹部（１１）を形成した。そののち矩形に中抜き
加」ニ？シたポリイミド樹脂からなる接着シート（５）
を介して前記凹部（１１）内に銅板（４）を接合した。
そののち基板（１）の表面からエンドミルにより金属板
（４）に到達する深さまで矩形にｌＩｌ’ｉ掘加丁を施
し、ノ１（板（１）の不要部分を除去した。そののちさ
らに基板（１）と接着層（５）および金属板（４）の露
出部全面に銅メッキを施した。
（４）に到達する深さまで矩形にｌＩｌ’ｉ掘加丁を施
し、ノ１（板（１）の不要部分を除去した。そののちさ
らに基板（１）と接着層（５）および金属板（４）の露
出部全面に銅メッキを施した。
そうして製作された基板（１）の表面に感光性樹脂被膜
を貼着し、′Ａ光現像して回路パターンを形成しエツチ
ングを施すことにより導体回路（９）およびメッキ披１
１！Ｊ（８） 、 （１Ｇ）を形成した。さらに導体回
路（９）およびメッキ被膜（８） 、 （１０）の表面
にはんだメッキを施すことにより本発明の半導体搭載用
ノＳ板を製作した７ Ｆ’ｎ ９ Ｕ４は本発明の半導体搭採用基板な用いて
製作されたビングリッドアレイの一実施例を示す基板の
裏面から見た斜視図であり、また第１０図は第９図に示
す基板をＡ−Ａに沿って切ったｂｌ’Ｅｒ而図であ面。
を貼着し、′Ａ光現像して回路パターンを形成しエツチ
ングを施すことにより導体回路（９）およびメッキ披１
１！Ｊ（８） 、 （１Ｇ）を形成した。さらに導体回
路（９）およびメッキ被膜（８） 、 （１０）の表面
にはんだメッキを施すことにより本発明の半導体搭載用
ノＳ板を製作した７ Ｆ’ｎ ９ Ｕ４は本発明の半導体搭採用基板な用いて
製作されたビングリッドアレイの一実施例を示す基板の
裏面から見た斜視図であり、また第１０図は第９図に示
す基板をＡ−Ａに沿って切ったｂｌ’Ｅｒ而図であ面。
このピングリッドアレイは未発１１の半導体塔佐用）＾
板（１）の半導体搭採用凹部（６）に゛ト導体素子（２
０）が搭、成されたのち、ワイヤーボンディングされさ
らに周囲をエポキシ樹脂（２２）て封１１−されている
。また基板（１）の金属板（４）との反対面側には対重
樹脂枠＆（１５）か接着層（１６）を介して接合される
とともに、外部接続用の導体ビン（Ｉ８）か前記封口：
樹脂枠板（１５）を貫通した形で導体回路と′心気的に
接続したスルーホール（Ｉ７）に固定されている。
板（１）の半導体搭採用凹部（６）に゛ト導体素子（２
０）が搭、成されたのち、ワイヤーボンディングされさ
らに周囲をエポキシ樹脂（２２）て封１１−されている
。また基板（１）の金属板（４）との反対面側には対重
樹脂枠＆（１５）か接着層（１６）を介して接合される
とともに、外部接続用の導体ビン（Ｉ８）か前記封口：
樹脂枠板（１５）を貫通した形で導体回路と′心気的に
接続したスルーホール（Ｉ７）に固定されている。
（発明の効果）
以トのように本発１１による半導体搭採用基板にあって
は、半導体搭載用凹部の内側壁面を平滑に仕Ｊ−げるこ
とかできるので前記半導体搭採用凹部の内壁面に一体に
施されたメッキ被膜の厚みの均一化および機楓的強度の
向上によりその信頼性を高め搭載された半導体素子の熱
放散性、耐湿性を安定して得ることか’Ｔ １１てあり
、また前記半導体搭採用凹部の底面なｆ滑に仕上げるこ
とが容易であるため搭載される半導体素子の位置精度の
向、１−２および該基板が安定した品質て１１）られる
ことによるコストダウンを計ることか可能である。
は、半導体搭載用凹部の内側壁面を平滑に仕Ｊ−げるこ
とかできるので前記半導体搭採用凹部の内壁面に一体に
施されたメッキ被膜の厚みの均一化および機楓的強度の
向上によりその信頼性を高め搭載された半導体素子の熱
放散性、耐湿性を安定して得ることか’Ｔ １１てあり
、また前記半導体搭採用凹部の底面なｆ滑に仕上げるこ
とが容易であるため搭載される半導体素子の位置精度の
向、１−２および該基板が安定した品質て１１）られる
ことによるコストダウンを計ることか可能である。
４、［Ａ面のＩＰＩ巾な説Ｉｌｌ
第１ Ｆ４は本発ＩＪＩによる半導体搭採用基板の縦断
面ｒＬ第２ Ｉｎおよび第３図はそれぞれ本発す１の半
導体搭採用基板の他の実／＊ ７ｆｉ様の構造の縦断面
［Ａである。第４図（、）〜（ｅ）は本発明による半導
体搭採用基板の縦断面を工程順に示す図てあり４第５１
′Ａおよび第６図は本発明のト導体搭載用基板の他の実
ｋ ＝様の縦断面をそれぞれ別のＴ程順に示した図であ
る。第７図および第８図はそれぞれ従来例の半導体搭採
用基板の縦断面図である。第９図は本発明の半導体搭採
用基板を用いて製作されたピングリッドアレイの一例を
示す、）、（板を表面からみた斜視ＩＡであり、また第
１Ｏ図は第９図に示す基板をＡ−Ａ線に沿って切った縦
断面図である。
面ｒＬ第２ Ｉｎおよび第３図はそれぞれ本発す１の半
導体搭採用基板の他の実／＊ ７ｆｉ様の構造の縦断面
［Ａである。第４図（、）〜（ｅ）は本発明による半導
体搭採用基板の縦断面を工程順に示す図てあり４第５１
′Ａおよび第６図は本発明のト導体搭載用基板の他の実
ｋ ＝様の縦断面をそれぞれ別のＴ程順に示した図であ
る。第７図および第８図はそれぞれ従来例の半導体搭採
用基板の縦断面図である。第９図は本発明の半導体搭採
用基板を用いて製作されたピングリッドアレイの一例を
示す、）、（板を表面からみた斜視ＩＡであり、また第
１Ｏ図は第９図に示す基板をＡ−Ａ線に沿って切った縦
断面図である。
符 叶 の 説 明
ｌ・・・・一基板、２・・・・・・銅箔、３・・・・・
・開口部、４・・・・−金属板、５・・・・・−接着層
、６・・・・・・半導体搭載用凹部、７・・・−・・凹
状の溝、８・・・・・・メッキ被膜、９・・・・・・導
体回路、 １０−・・・・・メッキ被膜、１１・・・・
・・段部、 １２・・・−・・隙間部、１３・・・・・
・接着材のはみ出し部、１４・・・・・・半導体搭採用
凹部底面の凹凸、 １５−・・・・・Ｒ１樹脂枠板、１
６・・・・・・接着層、１７・・・・・・スルーホール
、１８・・・・・・導体ビン、１９・・−・・−導体ビ
ンの鍔、２０・−・・・・半導体素子、２１・−・−リ
ドンディングワイヤー、２２・・−・・・封止樹脂。
・開口部、４・・・・−金属板、５・・・・・−接着層
、６・・・・・・半導体搭載用凹部、７・・・−・・凹
状の溝、８・・・・・・メッキ被膜、９・・・・・・導
体回路、 １０−・・・・・メッキ被膜、１１・・・・
・・段部、 １２・・・−・・隙間部、１３・・・・・
・接着材のはみ出し部、１４・・・・・・半導体搭採用
凹部底面の凹凸、 １５−・・・・・Ｒ１樹脂枠板、１
６・・・・・・接着層、１７・・・・・・スルーホール
、１８・・・・・・導体ビン、１９・・−・・−導体ビ
ンの鍔、２０・−・・・・半導体素子、２１・−・−リ
ドンディングワイヤー、２２・・−・・・封止樹脂。
特許出願人 イビデン株式会社
第３１図
第７図
第８図
＠９図
第１０図
Claims (1)
- 【特許請求の範囲】 １、プラスチック材料からなる半導体搭載用基板の半導
体搭載領域に、前記基板の表面から裏面まで貫通する開
口部が形成されており、前記開口部の基板裏面側に前記
開口部を閉塞するように金属板が接着層を介して接合さ
れることにより半導体搭載用凹部が形成された半導体搭
載用基板において、 前記半導体搭載用凹部の底面周囲に連続した凹状の溝が
形成されており、 かつ前記半導体搭載用凹部の内壁を形成するプラスチッ
ク材、接着層、および金属板表面にはメッキ被膜が一体
形成されてなることを特徴とする半導体搭載用基板。 ２、前記半導体搭載用基板の前記開口部の基板裏面側の
周辺領域には段部が形成されており、前記段部に金属板
が接着層を介して接合されていることを特徴とする特許
請求の範囲第１項記載の半導体搭採用基板。 ３、下記（ａ）〜（ｅ）の工程からなる半導体搭載用基
板の製造方法。 （ａ）プラスチック材料からなるプリント配線用基板の
半導体を搭載するための所定領域に、前記基板の表面か
ら裏面まで貫通する開口部を形成する工程： （ｂ）前記開口部の基板裏面側に前記開口部を閉塞する
ように接着層を介して金属板を接合して、半導体搭採用
凹部を形成する工程： （ｃ）前記半導体搭載用凹部の底面周囲に連続した凹状
の溝を形成する工程： （ｄ）前記凹部を含む基板の外表面にメッキを施す工程
： （ｅ）前記諸工程を経て製作された基板に導体回路を形
成する工程： ４、下記（ａ）〜（ｆ）の工程からなる半導体搭載用基
板の製造方法。 （ａ）プラスチック材料からなるプリント配線用基板の
半導体を搭載するための所定領域に、前記基板の表面か
ら裏面まで貫通する開口部を形成する工程： （ｂ）前記開口部の基板裏面側の周辺領域に段部を形成
する工程； （ｃ）前記段部に前記開口部を閉塞するように接着層を
介して金属板を接合して、半導体搭載用凹部を形成する
工程： （ｄ）前記半導体搭載用凹部の底面周囲に連続した凹状
の溝を形成する工程： （ｅ）前記凹部を含む基板の外表面にメッキを施す工程
： （ｆ）前記諸工程を経て製作された基板に導体回路を形
成する工程： ５、下記（ａ）〜（ｅ）の工程からなる半導体搭載用基
板の製造方法。 （ａ）プラスチック材料からなるプリント配線用基板の
半導体を搭載するための所定領域の裏面に凹部を形成す
る工程： （ｂ）前記凹部内の底面に半導体を搭載するための所定
領域の周辺のみに接着層を介して金属板を接合する工程
； （ｃ）前記基板表面の半導体搭載部の周囲に相当する部
分に前記金属板の内部まで到達する連続した溝掘り加工
を施すことにより、前記基板の不要部分を除去し半導体
搭載用凹部を形成すると同時に、前記半導体搭載用凹部
の底面周囲に連続した凹状の溝を形成する工程： （ｄ）金属板を含む前記基板の外表面にメッキを施す工
程： （ｅ）前記諸工程を経て製作された基板に導体回路を形
成する工程：
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101569A JPH0740598B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体搭載用基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101569A JPH0740598B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体搭載用基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62257753A true JPS62257753A (ja) | 1987-11-10 |
| JPH0740598B2 JPH0740598B2 (ja) | 1995-05-01 |
Family
ID=14304036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61101569A Expired - Lifetime JPH0740598B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体搭載用基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740598B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245226A (ja) * | 2005-03-02 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200546A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | 半導体装置 |
| JPS60253291A (ja) * | 1984-05-29 | 1985-12-13 | イビデン株式会社 | 電子部品搭載用基板およびその製造方法 |
-
1986
- 1986-04-30 JP JP61101569A patent/JPH0740598B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200546A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | 半導体装置 |
| JPS60253291A (ja) * | 1984-05-29 | 1985-12-13 | イビデン株式会社 | 電子部品搭載用基板およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245226A (ja) * | 2005-03-02 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4659488B2 (ja) * | 2005-03-02 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0740598B2 (ja) | 1995-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4773955A (en) | Printed wiring board for mounting electronic parts and process for producing the same | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP2784522B2 (ja) | 電子部品搭載用基板及びその製造法 | |
| JPH0420279B2 (ja) | ||
| JPH0446478B2 (ja) | ||
| JPS62257753A (ja) | 半導体搭載用基板およびその製造方法 | |
| US6007668A (en) | Tab tape and method for producing same | |
| JPH025014B2 (ja) | ||
| JPH0358552B2 (ja) | ||
| US5738928A (en) | Tab tape and method for producing same | |
| JPS61172393A (ja) | 電子部品搭載用基板およびその製造方法 | |
| JP3789688B2 (ja) | 混成集積回路装置 | |
| EP0587296B1 (en) | Tab tape and method for producing it | |
| JPH0746708B2 (ja) | 半導体搭載用基板およびその製造方法 | |
| JP2700257B2 (ja) | 配線基板付きリードフレームとその製造方法 | |
| JPS61189697A (ja) | 電子部品搭載用基板およびその製造方法 | |
| JPH02135790A (ja) | Ｉｃカード用プリント配線板 | |
| JP2686156B2 (ja) | 熱放散型半導体パッケージ | |
| JPS639956A (ja) | 半導体搭載用基板およびその製造方法 | |
| JP2596788B2 (ja) | 基板集合シートとその製造方法 | |
| JPS60111489A (ja) | 電子部品塔載用基板およびその製造方法 | |
| JP3356341B2 (ja) | Ｔａｂテープ及びその製造方法並びに半導体装置 | |
| JPH01128888A (ja) | 半導体ｉｃ装置の製造方法 | |
| JPH0634436B2 (ja) | Ｉｃカ−ド用プリント配線板 | |
| JPS60187098A (ja) | プラグインパツケ−ジ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |