JPS62257702A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JPS62257702A
JPS62257702A JP61101572A JP10157286A JPS62257702A JP S62257702 A JPS62257702 A JP S62257702A JP 61101572 A JP61101572 A JP 61101572A JP 10157286 A JP10157286 A JP 10157286A JP S62257702 A JPS62257702 A JP S62257702A
Authority
JP
Japan
Prior art keywords
resistor
wiring board
layer
good electrical
electrical conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61101572A
Other languages
English (en)
Inventor
直裕 野村
義幸 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP61101572A priority Critical patent/JPS62257702A/ja
Publication of JPS62257702A publication Critical patent/JPS62257702A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、有機質基板りに、信頼性及び精度の優れた膜
状の抵抗体素子か形成された配線基板の製造方法に関す
る。
〔従来の技術〕
最近、電子:[業の発達に従って、電子回路基板の小形
化・東端化か進むと共に、部品実装の高密度化が進んて
いる。これに対して、抵抗体素子をチップ部品としてて
はなく、膜状の素子として配線基板上に形成したいとい
う要求か高まっている。なぜならば、抵抗体素子を膜状
に形成することにより平面化することかできるため部品
実装の高密度化に適している他、半田接続箇所の数が減
り信頼性を大幅に向上させることかできるからである。
これらの要求に応えるものとして従来は、導体回路か形
成された配線基板上にカーボンレジンベーストを印刷・
焼き付けし抵抗体を形成する方法:導体回路が形成され
た配&l′2&板上の必要箇所に蒸着あるいはスパッタ
リングにより抵抗体を付着させ°C抵抗体素子を形成す
る方法、また特開昭58−220491号公報に記載さ
れているように電気良導体よりなる箔に電気メッキによ
り抵抗体を形成した後に前記電気良導体よりなる箔を基
板の表面に貼着した後、マスク−エツチング法により前
記電気良導体よりなる箔及び抵抗体の層を順次溶解除去
することにより導体回路及び抵抗体素子を形成する方法
が知られている。
(発明が解決しようとする問題点) しかしながら、前述の如き方法によれば、カーボンレジ
ンペーストにより形成した抵抗体素子は高分子材にカー
ボンを充填した厚膜構造となっているため耐湿性・耐熱
性・耐熱衝撃性などが劣っており経年変化が大きいとい
う欠点を有しており、さらに印刷により抵抗体素子を形
成するため寸法精度が劣るばかりてなく、さらに焼き付
は時に粘度が下がるため設定された抵抗値を得ることが
困難であるという欠点を有する。また蒸着・スパッタリ
ングにより配線基板上に抵抗体素子を形成する方法は抵
抗体素子と基板とを強固にP′着させることか困難であ
るばかりでなく、蒸着、スパッタリンクの処理時におい
て基板表面の温度がヒ昇する為、有機質基板に抵抗体素
子を形成する手段として適用することが困難であった。
また蒸着、スパッタリングは真空系で行なうことが必要
であるか、有機質基板は吸湿性が高いため蒸着、スパッ
タリングに適した真空状態とすることが困難であり、ま
たリジッドな基板の表面に蒸着、スパッタリングを連続
的に行なう場合には装置が大がかりとなりコストの増大
を招く、さらに蒸着、スパッタリングによって形成され
た抵抗体の層は、その内部に欠陥、歪を有する為高温下
での熱処理を施すことが好ましいが、有a質基板上に直
接蒸着、スパッタリングを行なった場合には前記熱処理
を行なうことかできず、安定化した抵抗体の層を形成す
ることはできなかった。また。
電気メッキにより抵抗体の層か形成された×電気良導体
よりなる箔を基板の表面に貼着した後、マスク−エツチ
ング法により前記電気良導体よりなる箔及び抵抗体の層
を順次溶解除去することにより導体回路及び抵抗体素子
を形成する方法ては、抵抗値の経年変化の小さい安定し
た抵抗体の層が得られるが、電気メッキによる抵抗体の
層形成では析出可能な金属あるいは合金が限定される他
、   拳一定組成の析出層を得る為のメッキ液の管理
か難しい。また基板との接合において、接着力を増す為
゛電気良導体よりなる箔の接合面側には通常粗面化によ
るアンカーか形成されているか、このアンカーが電気メ
ッキのレベリング作用により平滑化され、強固な接着性
を得にくい欠点を有する。
〔問題点を解決するための手段〕
本発明は前記問題点を解決することのできる配線基板、
すなわち有a質基板上に信頼性及び精度の優れた膜状の
抵抗体素子が形成された配線基板の作製方法を提供する
ものであり、有機質基板のいずれか少なくとも一方の表
面に1層または2層以上の抵抗体の層を介して電気良導
体層からなる導体回路が形成されてなる配線基板の製造
方法において、電気良導体よりなる箔のいずれか少なく
とも一方の表面に、1種または2種以上の金属あるいは
それらの化合物から選ばれる少なくとも1種を蒸着ある
いはスパッタリングにより付着せしめ抵抗体の層を形成
する工程、前記抵抗体の層を形成せしめた電気良導体よ
りなる箔を有機質基板の少なくとも一方の表面に貼着す
る工程、前記電気良導体よりなる箔の少なくとも一部を
溶解除去して導体回路を形成する工程及び、前記抵抗体
の層の少なくとも1部を溶解除去して抵抗体素子を形成
する工程の狙合せからなることを特徴とする配線基板の
製造方法によって前記目的を達成することかてきる。
以下本発明の詳細な説明する。
本開明によれば、電気良導体よりなる箔のいずれか少な
くとも一方の表面に、1種または2種以」;の金属ある
いはそれらの化合物から選ばれる少なくとも1種を蒸着
あるいはスバ・yタリングにより付着せしめ抵抗体の層
を形成することが必要である。その理由は、蒸着、スパ
ッタリングの手段によって、金属物質上へ金属あるいは
金属化合物を直接付着させる為極めて強固な密若性か得
られる他、抵抗体の層の形成後においてもさらに他成分
を熱処理により拡散あるいは反応させることにより、抵
抗値の制御を行なうことができる。また、電気良導体よ
りなる箔はフレキシビリティ−を有する為、真空系内で
のローラー巻き取り式などの手法により比較的小型の装
置で蒸着、スパッタリングの手段を連続的に行なうこと
ができコスト面からも有利である。前記電気良導体より
なる箔としては銅、ニッケル、スズ、亜鉛など従来公知
の材料を適用でき、前記抵抗体はCr、 Ni、 Ta
Ti、 Al、Siから選ばれるいずれか少なくとも1
種からなる金属あるいはそれらの化合物を適用できる。
本発明によれば、前記抵抗体の層を形成せしめた電気良
導体よりなる箔は熱処理し安定化される。その理由は、
蒸着、スバ・ンタリングの手段によって形成された抵抗
体の屑はその内部に欠陥。
歪を有している為高温下での熱処理であるエージングを
行なうことが必要であるからである。前記エージングを
行なうことにより経年変化の小さい安定化した抵抗体の
層を得ることができる。
本発明によれば、前記抵抗体の層を形成せしめた電気良
導体よりなる箔は有a質基板の少なくとも一方の表面に
貼着される。前記抵抗体の層を形成せしめた電気良導体
よりなる箔を有機質基板の表面に貼着する方法としては
、エポキシ樹脂その他の熱硬化性樹脂、あるいはこれら
の樹脂をガラスクロスその他のmil!材料に含侵して
なるプリプレグを前記抵抗体の層を形成せしめた電気良
導体よりなる箔上に加熱圧着し硬化させる方法、あるい
は前記抵抗体の層を形成せしめた電気良導体よりなる箔
J−に有機接着剤により、リジットな有機質基板を接着
する方法を適用することができる。
なお1本発明によれば、前記電気良導体の表面に形成さ
れた抵抗体の層は蒸着、スパッタリングの手段により形
成されている為、あらかじめ電気良導体よりなる箔の表
面にアンカー効果を発現させるために凹凸を形成せしめ
た場合にも前記凹凸が平滑化されることがなく極めて良
好な貼着性を得ることができる利点を有する。
本発明によれば、前記電気良導体よりなる箔の少なくと
も1部を溶解除去して導体回路か形成される。前記電気
良導体よりなる箔の少なくとも1部を溶解除去して導体
回路を形成する方法としては、前記電気良導体よりなる
箔の表面全体にフすトレジストの塗布を行い、目的とす
る導体部分にレジストか残るようフォトマスクを介して
露光。
現像を行った後専用エツチング液にて不必要な部分の除
去を行い、残存したレジストをはく離するマスク−エツ
チング法か適用てきる。
本発明によれば、前記抵抗体の層の一部を溶解除去して
抵抗体素子が形成される。前記抵抗体の層の一部を溶解
除去して抵抗体素子を形成する方法としては前記マスク
−エツチング法が適用できる。前記マスク−エツチング
法によれば寸法精度の優れた抵抗体素子か得られるため
、目的とする抵抗値を有する抵抗体素子が得られる。
前述した通り1本発明による配線基板の製造方法におい
ては、有機質基板上に信頼性及び精度の優れた膜状の抵
抗体素子が形成された配線基板を提供することが可能で
ある。
〔実施例〕
次に本発明を実施例によって説明する。
実施例1 厚さ1名p−mの電解銅箔の粗面化された面にスパッタ
リングによりNi −Cr(80:20)膜を形成した
後N1ガス中て500°Cの熱処理を10分間行いエー
ジングを行った。このようにしてNi−Crの抵抗体の
層か形成された電解銅箔上にプリプレグを績層し、血圧
30kg/crn’ 、 170℃にて加熱プレスを行
ない配線基板の作製を行った(第1図(A))。前記の
配線基板を用い、まず電解銅箔表面にフォトレジスト膜
を形成後、所定の導体回路部分のフォトレジスト膜か残
留するようなフォトマスクを介して露光を行い、さらに
現像を行って導体回路部分以外のフォトレジスト膜の除
去を行った。しかるのち塩化第2銅水溶液により前記除
去部分に露出する電解銅箔のエツチング除去を行い、前
記導体回路部分のフォトレジスト膜のはく離を行った。
(第1図(B))。次いで、前記導体回路が形成された
配線基板上に、再度フォトレジスト膜を形成後、前述の
ように露光、現像を行い抵抗体素子部分以外のフォトレ
ジスト膜を除去した後、濃塩酸により前記除去部分に露
出するNi−Crの層をエツチング除去し、前記抵抗体
素子部分のフォトレジスト膜のはく犀を行った。(第1
図(11:))、前述のようにして有機質基板上に、膜
状のNi−Crよりなる抵抗体素子か形成された配線基
板が作製された。
実施例2 厚さ18JLmの電解銅箔の片面にスバ・ンタリングに
より厚さ 200AのTa−N膜を形成した後、Ni−
Crを厚さ8()Aになるまで連続スパッタリングした
後N2ガス中で500°Cの熱処理を10分間行いエー
ジングを行った。このようにしてTa−N 、 Ni−
Crの2層の抵抗体の層が形成された電解銅箔上に接着
剤を介して1表面がポリイミド樹脂でコーティングされ
たアルミニウム板の接着を行った。この配線基板を用い
、実施例1と同様に電解銅箔の部分エツチングにより導
体回路を形成し、次いでNi −Cr層、Ta −N層
の部分エツチングを行い抵抗体素子の形成を行った。な
お、エツチング液としてNi−Cr層に対してはe1!
!酸を使用し、Ta−N層に対してはフッ化水素酸水溶
液を使用した。このようにして配線基板の同一表面に2
種類のシート抵抗値を有する配線基板が作製された。(
第2図)〔発明の効果〕 以上述べた如く、本発明による配線基板の製造方法にお
いては、有機質基板上に信頼性及び精度の優れた膜状の
抵抗体素子か形成された配線基板を提供することができ
、産業上極めて有用である。
【図面の簡単な説明】
第1図(A)〜(C)は本発明の実施例1における配線
基板の製造工程を説明する断面図、第2図は本発明の実
施例2において作製される配線基板の断面図、第3図は
本発明の配線基板の実施態様の1例の断面図である。 符号の説明 l・・・電解銅箔(電気良導体よりなる箔)、2・・・
ニッケルークロム層(抵抗体の層)、3・・・ガラスエ
ポキシ板(有aI!′j基板)、4・・・マ化タンタル
層(抵抗体の層)、5・・・コーティング樹脂層、6・
・・アルミニウム板、7・・・酸化タンタル層(誘電体
の層)

Claims (1)

  1. 【特許請求の範囲】 1、有機質基板のいずれか少なくとも一方の表面に1層
    または2層以上の抵抗体の層を介して電気良導体層から
    なる導体回路が形成されてなる配線基板の製造方法にお
    いて、下記(a)〜(d)工程の組合せからなることを
    特徴とする配線基板の製造方法。 (a)電気良導体よりなる箔のいずれか少なくとも一方
    の表面に、1種または2種以上の金属あるいはそれらの
    化合物から選ばれる少なくとも1種を蒸着あるいはスパ
    ッタリングにより付着せしめ抵抗体の層を形成する工程
    : (b)前記抵抗体の層を形成せしめた電気良導体よりな
    る箔を有機質基板の少なくとも一方の表面に貼着する工
    程: (c)前記電気良導体よりなる箔の少なくとも1部を溶
    解除去して導体回路を形成する工程:及び(d)前記抵
    抗体の層の少なくとも1部を溶解除去して抵抗体素子を
    形成する工程。 2、前記電気良導体よりなる箔は、Cu、Ni、Zn、
    Snから選ばれるいずれか少なくとも1種である特許請
    求の範囲第1項記載の配線基板の製造方法。 3、前記抵抗体はCr、Ni、Ta、Ti、Al、Si
    から選ばれるいずれか少なくとも1種からなる金属ある
    いはそれらの化合物である特許請求の範囲第1項記載の
    配線基板の製造方法。 4、前記(b)工程において貼着される抵抗体の層を形
    成せしめた電気良導体よりなる箔は熱処理し安定化され
    たものである特許請求の範囲第1項記載の配線基板の製
    造方法。
JP61101572A 1986-04-30 1986-04-30 配線基板の製造方法 Pending JPS62257702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61101572A JPS62257702A (ja) 1986-04-30 1986-04-30 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61101572A JPS62257702A (ja) 1986-04-30 1986-04-30 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPS62257702A true JPS62257702A (ja) 1987-11-10

Family

ID=14304115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61101572A Pending JPS62257702A (ja) 1986-04-30 1986-04-30 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS62257702A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03180094A (ja) * 1989-12-08 1991-08-06 Hitachi Chem Co Ltd 抵抗層付き金属ベース積層板の製造方法
JP5425801B2 (ja) * 2008-10-14 2014-02-26 Jx日鉱日石金属株式会社 電気抵抗膜付き金属箔及びその製造方法
JP2014060463A (ja) * 2008-05-14 2014-04-03 Rohm Co Ltd チップ抵抗器およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03180094A (ja) * 1989-12-08 1991-08-06 Hitachi Chem Co Ltd 抵抗層付き金属ベース積層板の製造方法
JP2014060463A (ja) * 2008-05-14 2014-04-03 Rohm Co Ltd チップ抵抗器およびその製造方法
JP5425801B2 (ja) * 2008-10-14 2014-02-26 Jx日鉱日石金属株式会社 電気抵抗膜付き金属箔及びその製造方法
KR101384821B1 (ko) * 2008-10-14 2014-04-15 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 전기 저항막 부착 금속박 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US20060044734A1 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
US20110139499A1 (en) Printed circuit board and manufacturing method of the same
US6284982B1 (en) Method and component for forming an embedded resistor in a multi-layer printed circuit
JPH07120647B2 (ja) 基板上に配線を形成する方法およびリフトオフ膜
US7240431B2 (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
JP3786512B2 (ja) 多層配線基板の製造方法
JP3112128B2 (ja) 金属被覆ガラスエポキシ基板の製造方法
JPS62257702A (ja) 配線基板の製造方法
EP0868837A1 (en) New method of forming fine circuit lines
JPS63182886A (ja) プリント配線板およびその製法
JP2006287138A (ja) 受動部品形成用積層フィルム及びシート型受動部品並びにその製造方法
JP2001267376A (ja) Fpcの製造方法及び表示装置
JPH1032371A (ja) 複合回路基板およびその製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JPH0563340A (ja) 機能素子を有する配線板の製造法
JPH05283853A (ja) プリント回路基板
JPH10294548A (ja) プリント配線板の製造方法およびそれを用いたプリント配線板
JP2006229097A (ja) コンデンサフィルム及びその製造方法
JP2514020B2 (ja) 配線基板
KR930000639B1 (ko) 고밀도 다층 인쇄회로기판의 제조방법
JP3452677B2 (ja) ファインパターン回路の形成方法
JP2000286534A (ja) プリント配線板の製造方法
JPH1140924A (ja) 微細な回路線の新規な形成法
JP2002134924A (ja) コンデンサを一部に含むプリント基板及びその製造方法
JPS6255997A (ja) プリント回路用基板の製造方法