JPS62256399A - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JPS62256399A JPS62256399A JP61098305A JP9830586A JPS62256399A JP S62256399 A JPS62256399 A JP S62256399A JP 61098305 A JP61098305 A JP 61098305A JP 9830586 A JP9830586 A JP 9830586A JP S62256399 A JPS62256399 A JP S62256399A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- section
- bypass
- terminal voltage
- drive transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 10
- 230000002265 prevention Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 241000630627 Diodella Species 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は突入電流防止回路に関し、特にトランジスタで
制御する負荷における突入電流を制限してトランジスタ
の破壊やノイズ発生の防止を図った突入電流防止回路に
関する。
制御する負荷における突入電流を制限してトランジスタ
の破壊やノイズ発生の防止を図った突入電流防止回路に
関する。
従来、トランジスタを用いてランプ等の負荷をオン・オ
フ制御する場合、通常第3図に示す回路が使用される。
フ制御する場合、通常第3図に示す回路が使用される。
この回路は、電源1に対して負荷としてのランプ2と駆
動トランジスタ3とを直列接続するとともに、この駆動
トランジスタ3のベースにベース制御電源4.開閉器5
及び抵抗6を接続しており、開閉器5の切り換えによっ
て駆動トランジスタ3のベース電流を制御することによ
り駆動トランジスタ3をオン・オフ動作させ、ランプ2
の点灯、消灯の制御を行うように構成されている。
動トランジスタ3とを直列接続するとともに、この駆動
トランジスタ3のベースにベース制御電源4.開閉器5
及び抵抗6を接続しており、開閉器5の切り換えによっ
て駆動トランジスタ3のベース電流を制御することによ
り駆動トランジスタ3をオン・オフ動作させ、ランプ2
の点灯、消灯の制御を行うように構成されている。
この種の回路においては、負荷としてのランプ2は常温
では極めて抵抗値が小さいため、オン動作時には定常時
の数倍〜数十倍の所謂突入電流が流れ、これがノイズ発
生の原因となったり駆動トランジスタ3を破壊する原因
となる。
では極めて抵抗値が小さいため、オン動作時には定常時
の数倍〜数十倍の所謂突入電流が流れ、これがノイズ発
生の原因となったり駆動トランジスタ3を破壊する原因
となる。
この突入電流を制限するために、抵抗6によってトラン
ジスタのベース電流を設定すると、駆動トランジスタ3
の直流電流増幅率のばらつきや温度特性経時変化によっ
ては、定常電流を十分制御できない場合も考えられ、最
適値の設定はかなり困難になる。
ジスタのベース電流を設定すると、駆動トランジスタ3
の直流電流増幅率のばらつきや温度特性経時変化によっ
ては、定常電流を十分制御できない場合も考えられ、最
適値の設定はかなり困難になる。
また、このベース電流設定による突入電流制限では、駆
動トランジスタがオン動作した時の急激な電流変化によ
るノイズに対しては殆どその防止効果がないのが実情で
ある。
動トランジスタがオン動作した時の急激な電流変化によ
るノイズに対しては殆どその防止効果がないのが実情で
ある。
本発明の突入電流防止回路は上記問題を解消し、突入電
流を低減してノイズの発生を防止しかつトランジスタの
破壊を防止することを可能とするものである。
流を低減してノイズの発生を防止しかつトランジスタの
破壊を防止することを可能とするものである。
本発明の突入電流防止回路は、電源と並列に接続したコ
ンデンサ及び抵抗からなる直列回路のコンデンサ端子電
圧と負荷の端子電圧とを比較する比較部と、この比較部
により駆動される第1のバイパス部と、駆動トランジス
タの端子電圧を検出する端子電圧検出部と、前記駆動ト
ランジスタのベース・エミッタ間に接続して前記端子電
圧検出部により駆動されかつ前記第1のバイパス部によ
り制御される第2のバイパス部とを備えている。
ンデンサ及び抵抗からなる直列回路のコンデンサ端子電
圧と負荷の端子電圧とを比較する比較部と、この比較部
により駆動される第1のバイパス部と、駆動トランジス
タの端子電圧を検出する端子電圧検出部と、前記駆動ト
ランジスタのベース・エミッタ間に接続して前記端子電
圧検出部により駆動されかつ前記第1のバイパス部によ
り制御される第2のバイパス部とを備えている。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例を示す回路図であり、一部を
概念的に表しである。この回路は、直流電源lに対して
、負荷としてのランプ2と駆動トランジスタ3とを直列
接続するとともに、この駆動トランジスタ3のベースに
ベース制御電源4.開閉器5及び抵抗6を接続しており
、開閉器5の切り換えによって駆動トランジスタ3のベ
ース電流を制御することにより駆動トランジスタ3をオ
ン・オフ動作させ、ランプ2の点灯、消灯の制御を行う
ように構成している。また、前記直流電源lと並列にコ
ンデンサ7と抵抗8の直列回路を接続している。
概念的に表しである。この回路は、直流電源lに対して
、負荷としてのランプ2と駆動トランジスタ3とを直列
接続するとともに、この駆動トランジスタ3のベースに
ベース制御電源4.開閉器5及び抵抗6を接続しており
、開閉器5の切り換えによって駆動トランジスタ3のベ
ース電流を制御することにより駆動トランジスタ3をオ
ン・オフ動作させ、ランプ2の点灯、消灯の制御を行う
ように構成している。また、前記直流電源lと並列にコ
ンデンサ7と抵抗8の直列回路を接続している。
そして、前記ランプ2の端子電圧と、前記コンデンサ7
の端子電圧を比較する比較部9を接続し、これにはこの
比較部9によって駆動される第1のバイパス部10を接
続している。また、前記駆動トランジスタ3のコレクタ
には端子電圧検出部11を接続し、この検出部11によ
って駆動される第2のバイパス部12を前記駆動トラン
ジスタ3のベース・エミッタ間に接続している。また、
この第2のバイパス部12は前記第1のバイパス部10
にも接続し、この第1のバイパス部10によって制御可
能に構成している。
の端子電圧を比較する比較部9を接続し、これにはこの
比較部9によって駆動される第1のバイパス部10を接
続している。また、前記駆動トランジスタ3のコレクタ
には端子電圧検出部11を接続し、この検出部11によ
って駆動される第2のバイパス部12を前記駆動トラン
ジスタ3のベース・エミッタ間に接続している。また、
この第2のバイパス部12は前記第1のバイパス部10
にも接続し、この第1のバイパス部10によって制御可
能に構成している。
第2図は前記回路の具体例であり、比較部9はトランジ
スタ9aとこのコレクタに接続した抵抗9bとで構成し
、トランジスタ9aのベースを前記コンデンサ7に接続
し、エミッタを前記ランプ2に接続している。また、第
1のバイパス部10はトランジスタ10aで構成し、ベ
ースに前記抵抗9bの他端を接続している。更に、端子
電圧検出部11は定電圧ダイオードllaと抵抗11b
とを直列接続して構成し、前記ランプ2と第1のバイパ
ス部10のトランジスタ10aのコレクタとの間に接続
している。また、第62のバイパス部12はトランジス
タ12aで構成し、そのコレクタとエミッタを前記駆動
トランジスタ3のベース・エミッタ間に接続するととも
にベースを前記第1のバイパス部lOのトランジスタ1
0aのコレクタに接続している。
スタ9aとこのコレクタに接続した抵抗9bとで構成し
、トランジスタ9aのベースを前記コンデンサ7に接続
し、エミッタを前記ランプ2に接続している。また、第
1のバイパス部10はトランジスタ10aで構成し、ベ
ースに前記抵抗9bの他端を接続している。更に、端子
電圧検出部11は定電圧ダイオードllaと抵抗11b
とを直列接続して構成し、前記ランプ2と第1のバイパ
ス部10のトランジスタ10aのコレクタとの間に接続
している。また、第62のバイパス部12はトランジス
タ12aで構成し、そのコレクタとエミッタを前記駆動
トランジスタ3のベース・エミッタ間に接続するととも
にベースを前記第1のバイパス部lOのトランジスタ1
0aのコレクタに接続している。
次にこの突入電流防止回路の動作を説明する。
先ず、開閉器5が開状態で駆動トランジスタ3のベース
電流が零のときには駆動トランジスタ3はオフであり、
ランプ2には比較部9のトランジスタ9aのエミッタ、
ベース及びこれに接続した抵抗8を通して微小電流が流
れている。このため、コンデンサ7はトランジスタ9a
のベース・エミッタ接合の順電圧である0、6v程度ま
で充電されている。また、このときコンデンサ7の充電
電圧によってトランジスタ9aにはベース電流が流れて
いるのでオン状態であり、同時に第1のバイパス部10
のトランジスタ10aをオンさせる。このため、端子電
圧検出部11の定電圧ダイオ−Fllaと抵抗11bを
通して流れる電流はトランジスタ10aのコレクタに流
れ込み、したがって第2のバイパス部12のトランジス
タ12aはオフ状態にされている。
電流が零のときには駆動トランジスタ3はオフであり、
ランプ2には比較部9のトランジスタ9aのエミッタ、
ベース及びこれに接続した抵抗8を通して微小電流が流
れている。このため、コンデンサ7はトランジスタ9a
のベース・エミッタ接合の順電圧である0、6v程度ま
で充電されている。また、このときコンデンサ7の充電
電圧によってトランジスタ9aにはベース電流が流れて
いるのでオン状態であり、同時に第1のバイパス部10
のトランジスタ10aをオンさせる。このため、端子電
圧検出部11の定電圧ダイオ−Fllaと抵抗11bを
通して流れる電流はトランジスタ10aのコレクタに流
れ込み、したがって第2のバイパス部12のトランジス
タ12aはオフ状態にされている。
ここで、開閉器5を閉じると駆動トランジスタ3はオン
しそのコレクタ電位を下げる方向に動作される。このた
め、トランジスタ9aのベース電流が減少してこのトラ
ンジスタ9aがオフ方向に動作し、これとともにトラン
ジスタ10aもオフ方向に動作する。これにより、検出
部11の定電圧ダイオードllaと抵抗11bを流れる
電流は第2のバイパス部12のトランジスタ12aのベ
ースに流れ込み、これをオンさせる。すると、駆動トラ
ンジスタ3のベース電流はトランジスタ12aのコレク
タ・エミッタへ流れ、駆動トランジスタ3をオフ方向に
動作させるようにフィードバックされる。
しそのコレクタ電位を下げる方向に動作される。このた
め、トランジスタ9aのベース電流が減少してこのトラ
ンジスタ9aがオフ方向に動作し、これとともにトラン
ジスタ10aもオフ方向に動作する。これにより、検出
部11の定電圧ダイオードllaと抵抗11bを流れる
電流は第2のバイパス部12のトランジスタ12aのベ
ースに流れ込み、これをオンさせる。すると、駆動トラ
ンジスタ3のベース電流はトランジスタ12aのコレク
タ・エミッタへ流れ、駆動トランジスタ3をオフ方向に
動作させるようにフィードバックされる。
結果として、駆動トランジスタ3のコレクタ電圧は、コ
ンデンサ7が充電された際の端子電圧の変化に追従して
変化するように動作されるので、コレクタ電流は徐々に
増加されることになる。つまり、コンデンサ7と抵抗8
の時定数をランプ2の突入電流の減少率に対して適当に
設定することで突入電流を制限することが可能となる。
ンデンサ7が充電された際の端子電圧の変化に追従して
変化するように動作されるので、コレクタ電流は徐々に
増加されることになる。つまり、コンデンサ7と抵抗8
の時定数をランプ2の突入電流の減少率に対して適当に
設定することで突入電流を制限することが可能となる。
なお、駆動トランジスタ3のコレクタ電圧はコンデンサ
7の端子電圧に追従するので、ランプ2の電流が大きく
なるとその消費電流が著しく大きくなり、駆動トランジ
スタ3が飽和する完全オン状態に達するのにも時間がか
かることになる。
7の端子電圧に追従するので、ランプ2の電流が大きく
なるとその消費電流が著しく大きくなり、駆動トランジ
スタ3が飽和する完全オン状態に達するのにも時間がか
かることになる。
そこで、ランプ2が十分加熱されその抵抗値が大きくな
ったところで第2のバイパス部としてのトランジスタ1
2aをオフさせている。すなわち、駆動トランジスタ3
の端子電圧が定電圧ダイオードllaと抵抗11bで検
知され、これが設定値よりも小さくなるとトランジスタ
12°aのベース電流の供給が停止される。このため、
駆動トランジスタ3は抵抗6で制限されたベース制限電
源4によるベース電流によって完全オン状態とされるこ
とになる。
ったところで第2のバイパス部としてのトランジスタ1
2aをオフさせている。すなわち、駆動トランジスタ3
の端子電圧が定電圧ダイオードllaと抵抗11bで検
知され、これが設定値よりも小さくなるとトランジスタ
12°aのベース電流の供給が停止される。このため、
駆動トランジスタ3は抵抗6で制限されたベース制限電
源4によるベース電流によって完全オン状態とされるこ
とになる。
したがって、この突入電流防止回路によれば、突入電流
を制限し、駆動トランジスタ3の破壊を防止できるとと
もにノイズの発生を抑制することができる。
を制限し、駆動トランジスタ3の破壊を防止できるとと
もにノイズの発生を抑制することができる。
ここで、前記実施例では負荷にランプを用いた場合を説
明したが、他の負荷であってもよいことは言うまでもな
い。
明したが、他の負荷であってもよいことは言うまでもな
い。
以上説明したように本発明は、電源と並列に接続したコ
ンデンサ及び抵抗からなる直列回路のコンデンサ端子電
圧と負荷の端子電圧とを比較する比較部により第1のバ
イパス部を駆動し、またトランジスタの端子電圧を検出
する端子電圧検出部により前記トランジスタのベース・
エミッタ間に接続した第2のバイパス部を駆動し、しか
もこの第2のバイパス部を前記第1のバイパス部によっ
て制御するように構成しているので、コンデンサの充電
特性に追従したコレクタ電圧でトランジスタを駆動して
突入電流の制限を行うとともに、その端子電圧が十分小
さくなった時点でこの突入電流の制限を停止しているの
で、負荷及びトランジスタにおける突入電流を有効に抑
制し、トランジスタの破壊を防止するとともにノイズの
発生を抑制することができる。
ンデンサ及び抵抗からなる直列回路のコンデンサ端子電
圧と負荷の端子電圧とを比較する比較部により第1のバ
イパス部を駆動し、またトランジスタの端子電圧を検出
する端子電圧検出部により前記トランジスタのベース・
エミッタ間に接続した第2のバイパス部を駆動し、しか
もこの第2のバイパス部を前記第1のバイパス部によっ
て制御するように構成しているので、コンデンサの充電
特性に追従したコレクタ電圧でトランジスタを駆動して
突入電流の制限を行うとともに、その端子電圧が十分小
さくなった時点でこの突入電流の制限を停止しているの
で、負荷及びトランジスタにおける突入電流を有効に抑
制し、トランジスタの破壊を防止するとともにノイズの
発生を抑制することができる。
第1図は本発明の一実施例の回路図で一部をブロックで
示した図、第2図は第1図の具体的な回路図、第3図は
従来の回路図である。 l・・・直流電源、2・・・負荷(ランプ)、3・・・
駆動トランジスタ、4・・・ベース制限電源、5・・・
開閉器、6・・・制限抵抗、7・・・コンデンサ、8・
・・抵抗、9・・・比較部、9a・・・トランジスタ、
9b・・・抵抗、lO・・・第1のバイパス部、10a
・・・トランジスタ、11・・・端子電圧検出部、ll
a・・・定電圧ダイオード、11b・・・抵抗、12・
・・第2のバイパス部、12a・・・トランジスタ。 第1図 第2図 第3図
示した図、第2図は第1図の具体的な回路図、第3図は
従来の回路図である。 l・・・直流電源、2・・・負荷(ランプ)、3・・・
駆動トランジスタ、4・・・ベース制限電源、5・・・
開閉器、6・・・制限抵抗、7・・・コンデンサ、8・
・・抵抗、9・・・比較部、9a・・・トランジスタ、
9b・・・抵抗、lO・・・第1のバイパス部、10a
・・・トランジスタ、11・・・端子電圧検出部、ll
a・・・定電圧ダイオード、11b・・・抵抗、12・
・・第2のバイパス部、12a・・・トランジスタ。 第1図 第2図 第3図
Claims (2)
- (1)電源及び負荷に直列接続した駆動トランジスタに
より負荷の駆動を制御する回路において、電源と並列に
接続したコンデンサ及び抵抗からなる直列回路のコンデ
ンサ端子電圧と負荷の端子電圧とを比較する比較部と、
この比較部により駆動される第1のバイパス部と、前記
駆動トランジスタの端子電圧を検出する端子電圧検出部
と、前記駆動トランジスタのベース・エミッタ間に接続
して前記端子電圧検出部により駆動されかつ前記第1の
バイパス部により制御される第2のバイパス部とを備え
たことを特徴とする突入電流防止回路。 - (2)前記第1のバイパス部は前記第2のバイパス部に
設けたトランジスタのベース電流をバイパスさせ、前記
第2のバイパス部は前記駆動トランジスタのベース電流
をバイパスさせるよう構成してなる特許請求の範囲第1
項記載の突入電流防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61098305A JPS62256399A (ja) | 1986-04-30 | 1986-04-30 | 突入電流防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61098305A JPS62256399A (ja) | 1986-04-30 | 1986-04-30 | 突入電流防止回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62256399A true JPS62256399A (ja) | 1987-11-09 |
Family
ID=14216213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61098305A Pending JPS62256399A (ja) | 1986-04-30 | 1986-04-30 | 突入電流防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62256399A (ja) |
-
1986
- 1986-04-30 JP JP61098305A patent/JPS62256399A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050151522A1 (en) | Constant-voltage power supply circuit | |
JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
US5945877A (en) | Power amplifier with bootstrap voltage clamp | |
JPS62256399A (ja) | 突入電流防止回路 | |
US6864651B1 (en) | Bi-directional motor control circuit | |
JPH01311617A (ja) | スイッチング素子駆動装置 | |
JP2805349B2 (ja) | スイッチング回路 | |
JP2662397B2 (ja) | 駆動制御用ic | |
JP2555789Y2 (ja) | 定電圧電源回路 | |
JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
JP2822944B2 (ja) | パワアンプ回路 | |
JPH0610412Y2 (ja) | 直流定電圧回路 | |
JP2000323977A (ja) | 出力回路 | |
JPS63253420A (ja) | 二線式スイツチ | |
JPH0614587A (ja) | 高負荷ドライブ回路 | |
JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 | |
SU1748242A1 (ru) | Усилитель-ограничитель | |
JPH0513064Y2 (ja) | ||
JPS6311905Y2 (ja) | ||
JPH0521124Y2 (ja) | ||
JP2001094203A (ja) | レーザ駆動装置 | |
JPH0528951Y2 (ja) | ||
JPH03253261A (ja) | 並列運転電源制御回路 | |
JPS63262916A (ja) | 半導体集積回路 | |
JPH05328599A (ja) | 突入電流防止回路 |