JPS6225335A - シ−ケンサ - Google Patents
シ−ケンサInfo
- Publication number
- JPS6225335A JPS6225335A JP16436685A JP16436685A JPS6225335A JP S6225335 A JPS6225335 A JP S6225335A JP 16436685 A JP16436685 A JP 16436685A JP 16436685 A JP16436685 A JP 16436685A JP S6225335 A JPS6225335 A JP S6225335A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- eeprom
- output
- sequencer
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、シーケンサに関するものである。
［背景技術］
一般的にシーケンサを動作させるシーケンスプログラム
は、シーケンサ本体に内蔵されているＲＡＭからなるメ
モリに保存するのが通常な方法であるが、ＲＡＭではノ
イズによって書き込み内容が変化する恐れがあり、又揮
発性記憶素子であるためバッテリーバックアップが必要
で、更にラインが変わると、プログラムの変更が大変で
あるという問題があるため、ＲＡＭの代わりにＥＰＲＯ
Ｍで運転する方法がよく用いられる。しかしＥＰＲＯＭ
にプログラムを書き込むための高電圧を通常シーケンサ
は備えておらず、直接には書き込めない。そこで一度プ
ログラムをカセットテープに落とすか、ＥＥＰＲＯＭ（
５Ｖ電圧で書き込み可能）に書き込むかして、ＥＰＲＯ
Ｍに書き込みができる電圧を有するＲＯＭライタにその
内容（カセットテープ、Ｅ 、Ｅ Ｐ ＲＯＭから）を
取り込み、その後ＥＰＲＯＭに書く作業をしなければな
らなかった。
は、シーケンサ本体に内蔵されているＲＡＭからなるメ
モリに保存するのが通常な方法であるが、ＲＡＭではノ
イズによって書き込み内容が変化する恐れがあり、又揮
発性記憶素子であるためバッテリーバックアップが必要
で、更にラインが変わると、プログラムの変更が大変で
あるという問題があるため、ＲＡＭの代わりにＥＰＲＯ
Ｍで運転する方法がよく用いられる。しかしＥＰＲＯＭ
にプログラムを書き込むための高電圧を通常シーケンサ
は備えておらず、直接には書き込めない。そこで一度プ
ログラムをカセットテープに落とすか、ＥＥＰＲＯＭ（
５Ｖ電圧で書き込み可能）に書き込むかして、ＥＰＲＯ
Ｍに書き込みができる電圧を有するＲＯＭライタにその
内容（カセットテープ、Ｅ 、Ｅ Ｐ ＲＯＭから）を
取り込み、その後ＥＰＲＯＭに書く作業をしなければな
らなかった。
しかしカセットテープでは手間がかかるため、ＥＥＰＲ
ＯＭが特に利用されている。ここでＥＥＰＲＯＭは不揮
発性であり、５■電圧で再き込み可能であるにもかかわ
らず、ＥＰＲＯＭの代わりに使用はされてはいなかった
。
ＯＭが特に利用されている。ここでＥＥＰＲＯＭは不揮
発性であり、５■電圧で再き込み可能であるにもかかわ
らず、ＥＰＲＯＭの代わりに使用はされてはいなかった
。
つまりシーケンサで使用する５■電圧で書き込み可能で
あるから、シーケンサの暴走時に書き込み信号（Ｗ Ｔ
）が制御演算用のＣＰＵから出力され、シーケンスプ
ログラムが破ｉｊ！される恐れがあったからである。
あるから、シーケンサの暴走時に書き込み信号（Ｗ Ｔ
）が制御演算用のＣＰＵから出力され、シーケンスプ
ログラムが破ｉｊ！される恐れがあったからである。
［発明の目的］
本発明は上述の問題点に鑑みて為されたもので、その目
的とするところは、ＣＰ Ｕの暴走時にＥＥＦ ＲＯＭ
！：書き込まれているシーケンスプログラムが破壊さ
れるのを防ぎ、シーケンサ内蔵の電源により書き込み可
能なＥＥＰＲＯＭを用いて、プログラム保存時の作業の
煩わしさを無くしたシーケンサを提供するにある。
的とするところは、ＣＰ Ｕの暴走時にＥＥＦ ＲＯＭ
！：書き込まれているシーケンスプログラムが破壊さ
れるのを防ぎ、シーケンサ内蔵の電源により書き込み可
能なＥＥＰＲＯＭを用いて、プログラム保存時の作業の
煩わしさを無くしたシーケンサを提供するにある。
［発明の開示］
本発明は制御演算用のＣＰＵと、ＣＰＵの制御演算用の
プログラム用、処理用のメモリと、周辺装置とからなり
、シーケンスプログラムを外部に接続したＲＯＭで動作
可能としたシーケンサにおいて、シーケンスプログラム
保存用の上記ＲＯＭをシーケンサ内蔵の電源電圧で書き
込み可能なＥＥＰＲＯＭを使用し、上記ＣＰＵから一定
周期でアクセスされ、該アクセスが所定時間以上無くな
れば出力を反転する暴走検出手段の出力と、ＣＰＵから
出力される書き込み信号との一致出力で上記ＥＥＰＲＯ
Ｍをイネーブルする書き込み制御回路を備え、上記所定
時間をＥＥＰＲＯ，Ｍの書き込みに必要な時間以下とす
ることを特徴とするものである。
プログラム用、処理用のメモリと、周辺装置とからなり
、シーケンスプログラムを外部に接続したＲＯＭで動作
可能としたシーケンサにおいて、シーケンスプログラム
保存用の上記ＲＯＭをシーケンサ内蔵の電源電圧で書き
込み可能なＥＥＰＲＯＭを使用し、上記ＣＰＵから一定
周期でアクセスされ、該アクセスが所定時間以上無くな
れば出力を反転する暴走検出手段の出力と、ＣＰＵから
出力される書き込み信号との一致出力で上記ＥＥＰＲＯ
Ｍをイネーブルする書き込み制御回路を備え、上記所定
時間をＥＥＰＲＯ，Ｍの書き込みに必要な時間以下とす
ることを特徴とするものである。
以下実施例により本発明を説明する。
及（几
第１図は実施例を示しており、演算処理用のＣＰＵ１に
はデータバス２と、アドレスバス３と、制御バスとを介
して制御演算用の動作プログラムを書き込んだＲＯＭ４
と、処理用のＲＡＭ５とを接続するとともに、外部に設
けたソケットなどに上りＥＥＰＲＯＭ６を接続しである
。ＥＥＰＲＯＭ６はシーケンサに使用する５Ｖ？＋！圧
で書き込み可能なものであり、ＣＰＵＩからの読出し信
号ＲＤにより書き込んだプログラムが読出され、また書
き込み信号ＷＴが書込イネーブル端子ＷＥに入力される
とアドレスバス３を介してアクセスされたアドレスに、
データバス２から送られてきたデータを書き込むのであ
る。
はデータバス２と、アドレスバス３と、制御バスとを介
して制御演算用の動作プログラムを書き込んだＲＯＭ４
と、処理用のＲＡＭ５とを接続するとともに、外部に設
けたソケットなどに上りＥＥＰＲＯＭ６を接続しである
。ＥＥＰＲＯＭ６はシーケンサに使用する５Ｖ？＋！圧
で書き込み可能なものであり、ＣＰＵＩからの読出し信
号ＲＤにより書き込んだプログラムが読出され、また書
き込み信号ＷＴが書込イネーブル端子ＷＥに入力される
とアドレスバス３を介してアクセスされたアドレスに、
データバス２から送られてきたデータを書き込むのであ
る。
書き込み制御回路７はｃｐｕ ｉが暴走したときニ誤っ
てＥＥＰＲＯＭＧ内のシーケンスプログラムが書き替え
られて破壊されるのを防止するためのものであり、正常
時にはＣＰＵＩにより周期的にアドレスされ、デフーグ
８からの出力信号により暴走検出手段であるリトリがマ
ブル型のワンショットマルチバイブレータ９を周期的に
トリがするとともに、該ワンショットマルチパイプレー
ク９のＱ出力とＣＰＵＩからの書き込み信号ＷＴとをオ
アデート１０に入力して共に”Ｌ”の時にＥＥＰＲＯＭ
６を曾き込みイネーブルとするようになっている。ここ
でワンショットマルチバイブレータ９は抵抗Ｒとコンデ
ンサＣとからなる酔♀於回路により、最後のトリ〃があ
った後にＱ出力を反転させるものである。
てＥＥＰＲＯＭＧ内のシーケンスプログラムが書き替え
られて破壊されるのを防止するためのものであり、正常
時にはＣＰＵＩにより周期的にアドレスされ、デフーグ
８からの出力信号により暴走検出手段であるリトリがマ
ブル型のワンショットマルチバイブレータ９を周期的に
トリがするとともに、該ワンショットマルチパイプレー
ク９のＱ出力とＣＰＵＩからの書き込み信号ＷＴとをオ
アデート１０に入力して共に”Ｌ”の時にＥＥＰＲＯＭ
６を曾き込みイネーブルとするようになっている。ここ
でワンショットマルチバイブレータ９は抵抗Ｒとコンデ
ンサＣとからなる酔♀於回路により、最後のトリ〃があ
った後にＱ出力を反転させるものである。
しかして、通常においてはワンショットマルチバイブレ
ータ９はＱ出力が反転するまえにトリがが与えられ、そ
のＱ出力を”Ｉ、″のままとする。したがってＣＰＵ
１から書き込み信号ＷＴを出力すると、オアデー）１０
の出力がＬ′となり、ＥＥＰＲＯＭ６は書き込み状態に
設定され、内容を書き替える。
ータ９はＱ出力が反転するまえにトリがが与えられ、そ
のＱ出力を”Ｉ、″のままとする。したがってＣＰＵ
１から書き込み信号ＷＴを出力すると、オアデー）１０
の出力がＬ′となり、ＥＥＰＲＯＭ６は書き込み状態に
設定され、内容を書き替える。
次にＣＰＵ１が暴走し、最悪のケースとして第２図（、
）に示すようにＣＰＵＩから書き込み信号ＷＴが発生し
、また暴走によってＣＰＵ １からのアクセスがなくな
り、ワンショットマルチバイブレータ９のＱ出力が所定
時間後に第２図（ｂ）に示すように反転する。従って書
き込み信号ＷＴの発生からＱ出力が反転するまでの間書
き込みイネーブル端子ＷＥは”Ｌ″′となる。ここでこ
の″Ｌ″期間ｔｗが、ＥＥＰＲＯＭ６の書き込み時に必
要とする時間以内であれば、ＥＥＰＲＯＭ６は内容を書
き替えることが出来ず、従前のシーケンスプログラムを
保存する。つまり本実施例ではワンショットマルチバイ
ブレータ９の最終のトリガを受けてからＱ出力を反転さ
せるまでの所定時間がこの書き込みに必要とする時間を
越えないように、上記時定数回路を設定しており、上述
の暴走時のシーケンスプログラムの保存を可能とする。
）に示すようにＣＰＵＩから書き込み信号ＷＴが発生し
、また暴走によってＣＰＵ １からのアクセスがなくな
り、ワンショットマルチバイブレータ９のＱ出力が所定
時間後に第２図（ｂ）に示すように反転する。従って書
き込み信号ＷＴの発生からＱ出力が反転するまでの間書
き込みイネーブル端子ＷＥは”Ｌ″′となる。ここでこ
の″Ｌ″期間ｔｗが、ＥＥＰＲＯＭ６の書き込み時に必
要とする時間以内であれば、ＥＥＰＲＯＭ６は内容を書
き替えることが出来ず、従前のシーケンスプログラムを
保存する。つまり本実施例ではワンショットマルチバイ
ブレータ９の最終のトリガを受けてからＱ出力を反転さ
せるまでの所定時間がこの書き込みに必要とする時間を
越えないように、上記時定数回路を設定しており、上述
の暴走時のシーケンスプログラムの保存を可能とする。
［発明の効果１
本発明は制御演算用のＣＰＵと、ＣＰＵの制御演算用の
プログラム用、処理用のメモリと、周辺装置とからなり
、シーケンスプログラムを外部に接続したＲＯＭで動作
可能としたシーケンサにおいて、シーケンスプログラム
保存用の上記ＲＯＭをシーケンサ内蔵の電源電圧で書き
込み可能なＥＥＰＲＯＭを使用し、上記ＣＰＵから一定
周期でアクセスされ、該アクセスが所定時間以上無くな
れば出力を反転する暴走検出手段の出力と、ＣＰ、１１ Ｕから出力される書き込み信号との一致出力で上記ＥＥ
ＰＲＯＭをイネーブルする書き込み制御回路を備え、上
記所定時間をＥＥＰＲＯＭの書き込みに必要な時間以下
とするので、ＣＰＵの暴走が生じてもＥ Ｅ Ｆ ＲＯ
Ｍの内容の書き替えが起きず、そのためシーケンサ内蔵
の電源電圧で書き替え可能なＥＥＰＲＯＭの使用を可能
とし、結果、書き込み作業の簡略化が図れるという効果
を奏する。
プログラム用、処理用のメモリと、周辺装置とからなり
、シーケンスプログラムを外部に接続したＲＯＭで動作
可能としたシーケンサにおいて、シーケンスプログラム
保存用の上記ＲＯＭをシーケンサ内蔵の電源電圧で書き
込み可能なＥＥＰＲＯＭを使用し、上記ＣＰＵから一定
周期でアクセスされ、該アクセスが所定時間以上無くな
れば出力を反転する暴走検出手段の出力と、ＣＰ、１１ Ｕから出力される書き込み信号との一致出力で上記ＥＥ
ＰＲＯＭをイネーブルする書き込み制御回路を備え、上
記所定時間をＥＥＰＲＯＭの書き込みに必要な時間以下
とするので、ＣＰＵの暴走が生じてもＥ Ｅ Ｆ ＲＯ
Ｍの内容の書き替えが起きず、そのためシーケンサ内蔵
の電源電圧で書き替え可能なＥＥＰＲＯＭの使用を可能
とし、結果、書き込み作業の簡略化が図れるという効果
を奏する。
第１図は本発明の実施例の回路図、！ｎ２図は同上の動
作説明用のタイムチャートであり、１はＣＰＵ、４はＲ
ＯＭ、５はＲＡＭ、６はＥＥＰＲＯＭ、７は書き込み制
御回路、８はヂフーグ、５〕はワンショットマルチバイ
ブレータである。 代理人 弁理士 石 １）侵 七 手続ｒ山王８（自発） 昭和６０年１０月２６日 持Ｊ′ｌ−庁長官殿 昭用６０年特許願第１６４３６６号 ２ 発明の名称 ジーゲンサ ３、浦正をする者 を件との関係 特許出願人 住 所 大阪府門真市大字門真１０４８番地名称＜５８
３）松下電工株式会社 代表者 藤 井 貞 夫 ・１ 代理人 郵便番号 ５３０ 住 所 大阪市北区梅田１丁目１２番１７号５ 補正命
令の目付 自 発 ６ 浦正により増加する発明の数 なし７、補正の対象
明細書 ８ 補正の内容
作説明用のタイムチャートであり、１はＣＰＵ、４はＲ
ＯＭ、５はＲＡＭ、６はＥＥＰＲＯＭ、７は書き込み制
御回路、８はヂフーグ、５〕はワンショットマルチバイ
ブレータである。 代理人 弁理士 石 １）侵 七 手続ｒ山王８（自発） 昭和６０年１０月２６日 持Ｊ′ｌ−庁長官殿 昭用６０年特許願第１６４３６６号 ２ 発明の名称 ジーゲンサ ３、浦正をする者 を件との関係 特許出願人 住 所 大阪府門真市大字門真１０４８番地名称＜５８
３）松下電工株式会社 代表者 藤 井 貞 夫 ・１ 代理人 郵便番号 ５３０ 住 所 大阪市北区梅田１丁目１２番１７号５ 補正命
令の目付 自 発 ６ 浦正により増加する発明の数 なし７、補正の対象
明細書 ８ 補正の内容
Claims (1)
- （１）制御演算用のＣＰＵと、ＣＰＵの制御演算用のプ
ログラム用、処理用のメモリと、周辺装置とからなり、
シーケンスプログラムを外部に接続したＲＯＭで動作可
能としたシーケンサにおいて、シーケンスプログラム保
存用の上記ＲＯＭをシーケンサ内蔵の電源電圧で書き込
み可能なＥＥＰＲＯＭを使用し、上記ＣＰＵから一定周
期でアクセスされ、該アクセスが所定時間以上無くなれ
ば出力を反転する暴走検出手段の出力と、ＣＰＵから出
力される書き込み信号との一致出力で上記ＥＥＰＲＯＭ
をイネーブルする書き込み制御回路を備え、上記所定時
間をＥＥＰＲＯＭの書き込みに必要な時間以下とするこ
とを特徴とするシーケンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436685A JPS6225335A (ja) | 1985-07-25 | 1985-07-25 | シ−ケンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436685A JPS6225335A (ja) | 1985-07-25 | 1985-07-25 | シ−ケンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225335A true JPS6225335A (ja) | 1987-02-03 |
Family
ID=15791775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16436685A Pending JPS6225335A (ja) | 1985-07-25 | 1985-07-25 | シ−ケンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1001341A1 (en) * | 1998-11-13 | 2000-05-17 | Nec Corporation | Method and apparatus for controlling rewrite of a flash EEPROM in a microcomputer |
-
1985
- 1985-07-25 JP JP16436685A patent/JPS6225335A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1001341A1 (en) * | 1998-11-13 | 2000-05-17 | Nec Corporation | Method and apparatus for controlling rewrite of a flash EEPROM in a microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100444537B1 (ko) | 데이타처리장치 | |
| US6282644B1 (en) | Apparatus and method for storing BIOS data of computer system | |
| JPH0291749A (ja) | 不揮発型半導体メモリ装置 | |
| US5307470A (en) | Microcomputer having EEPROM provided with detector for detecting data write request issued before data write operation responsive to preceding data write request is completed | |
| US5435005A (en) | Method and system for controlling resuming operation of an AC-driven computer system using an external memory | |
| JPS6225335A (ja) | シ−ケンサ | |
| JPH1091296A (ja) | 情報処理装置および情報処理方法 | |
| JP2513421B2 (ja) | 記憶装置 | |
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JPS6274139A (ja) | 情報デ−タ書込み制御装置 | |
| JPH0731640B2 (ja) | ディスクアクセス制御方式 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPS589201A (ja) | 磁気デイスク記憶装置の記録保護方法 | |
| JPS58107931A (ja) | Ｅｐｒｏｍバツクアツプ方式 | |
| JP2994642B2 (ja) | データ処理装置 | |
| JPS6014345A (ja) | プログラムの暴走保護方式 | |
| JPS5856177B2 (ja) | 磁気バブル記憶装置 | |
| JPS6195426A (ja) | マイクロプロセツサの制御方式 | |
| JPH02122350A (ja) | メモリ書込み保護方式 | |
| JPH02100744A (ja) | 電子機器 | |
| JPH08335193A (ja) | 情報処理装置 | |
| JPS61163423A (ja) | メモリバツクアツプ給電される処理装置 | |
| JPH02128260A (ja) | 電源オン／オフ時のメモリデータチェック方式 | |
| JPH04296954A (ja) | メモリシステム | |
| JPS63298654A (ja) | マイクロコンピユ−タ |