JPS62252242A - Data transmission/reception system - Google Patents
Data transmission/reception systemInfo
- Publication number
- JPS62252242A JPS62252242A JP61096063A JP9606386A JPS62252242A JP S62252242 A JPS62252242 A JP S62252242A JP 61096063 A JP61096063 A JP 61096063A JP 9606386 A JP9606386 A JP 9606386A JP S62252242 A JPS62252242 A JP S62252242A
- Authority
- JP
- Japan
- Prior art keywords
- data
- level
- specific data
- buffer memory
- specific
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 29
- 239000000872 buffer Substances 0.000 claims abstract description 58
- 230000015654 memory Effects 0.000 claims abstract description 53
- 238000004891 communication Methods 0.000 claims abstract description 15
- 238000012546 transfer Methods 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 6
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 42
- 238000010586 diagram Methods 0.000 description 14
- 238000007726 management method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 235000006732 Torreya nucifera Nutrition 0.000 description 2
- 244000111306 Torreya nucifera Species 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
（概要〕
階層的プロトコルを有するデータ送受信システムにおい
て、送信側装置で各階層毎のデータを特定データにより
区分し、受信側装置で受信データから特定データを検出
して各階層毎のデータに区分し、それぞれ個別のバッフ
ァメモリに蓄積することにより、バッファメモリの削減
および管理の征純化を図る。[Detailed Description of the Invention] (Summary) In a data transmission/reception system having a hierarchical protocol, a transmitting device classifies data for each layer according to specific data, and a receiving device detects the specific data from the received data and divides the data into each layer. By dividing data into layers and storing them in separate buffer memories, the buffer memory can be reduced and management can be simplified.
本発明は、複数の階層から構成されるプロトコルに基づ
きデータを転送するデータ送受信システムにおけるデー
タ送受信方式の改良に関する。The present invention relates to an improvement in a data transmission/reception method in a data transmission/reception system that transfers data based on a protocol composed of a plurality of layers.
多様化するデータ通信機能を、例えば物理層、データリ
ンク層、ネットワーク層、トランスポート層、セツショ
ン層、或いはプレゼンテーション層等の複数の階層に分
離し、各階層毎にプロトコルを定める趨性にある。There is a trend to separate diversifying data communication functions into a plurality of layers, such as a physical layer, a data link layer, a network layer, a transport layer, a session layer, or a presentation layer, and to define protocols for each layer.
かかるプロトコルに基づきデータを転送するデータ送受
信システムにおいて、送信側装置において送信データを
蓄積するバッファメモリと、受信側装置において受信デ
ータを蓄積するバッファメモリとが極力経済的に構成さ
れ、且つ単純な方法で管理されることが望まれる。In a data transmission/reception system that transfers data based on such a protocol, a buffer memory for storing transmitted data in a transmitting side device and a buffer memory for storing received data in a receiving side device are configured as economically as possible and in a simple manner. It is desirable that it be managed by
（従来の技術〕
第５図はこの種のデータ送受信システムにおける従来あ
る送信側装置の一例を示す図であり、第６図は従来ある
転送フレームの一例を示す図であり、第７図は従来ある
受信側装置の一例を示す図である。(Prior Art) FIG. 5 is a diagram showing an example of a conventional sending side device in this type of data transmission/reception system, FIG. 6 is a diagram showing an example of a conventional transfer frame, and FIG. FIG. 2 is a diagram illustrating an example of a receiving device.
第５図乃至第７図において、送信側装置１はレベル２
（例えばデータリンク層）、レベル３（例えばネットワ
ーク層）およびレベル４（例えばトランスポート層）か
ら構成されるプロトコルに基づき、通信回線２を経由し
て受信側装置３にデータを転送するものとする。In FIGS. 5 to 7, the transmitting device 1 is at level 2.
(e.g., data link layer), level 3 (e.g., network layer), and level 4 (e.g., transport layer), data is transferred to the receiving device 3 via the communication line 2. .
第５図において、送信側装置ｌのレベル４送信処理部１
３が、所要のデータを受信側装置３ （第６図）に転送
する場合には、所要のデータにレベル４のプロトコルに
基づくヘッダを付加したレベル４データｄ４を作成して
バッファメモリ１６に蓄積し、レベル３送信処理部１２
にレベル４データｄ４の送信処理を依頼する。In FIG. 5, level 4 transmission processing unit 1 of transmitting device l
3 transfers the required data to the receiving device 3 (FIG. 6), it creates level 4 data d4 by adding a header based on the level 4 protocol to the required data and stores it in the buffer memory 16. and level 3 transmission processing section 12
request to send the level 4 data d4.
レベル３送信処理部１２は、レベル４データｄ４に付加
すべきレベル３のプロトコルに基づくへ７ダをレベル３
データｄ３として作成してバッファメモリ１５に蓄積し
、レベル２送信処理部１１にレベル３データｄ３および
レベル４データｄ４の送信処理を依頼する。The level 3 transmission processing unit 12 transmits a level 7 header based on the level 3 protocol to be added to the level 4 data d4.
It is created as data d3 and stored in the buffer memory 15, and requests the level 2 transmission processing section 11 to transmit the level 3 data d3 and level 4 data d4.
レベル２送信処理部１１は、レベル３データｄ３および
レベル４データｄ４に付加すべきレベル２のプロトコル
に基づくヘッダをレベル２データｄ２として作成してバ
ッファメモリ１４に蓄積し、送信回路１７に送信を依頼
する。The level 2 transmission processing unit 11 creates a header based on the level 2 protocol to be added to the level 3 data d3 and the level 4 data d4 as level 2 data d2, stores it in the buffer memory 14, and sends it to the transmission circuit 17. Make a request.
送信回路１７は、バッファメモリ１４に革積されている
レベル２データｄ２、バッファメモリ１５に蓄積されて
いるレベル３データｄ３およびバッファメモリ１６に蓄
積されているレベル４データｄ４を抽出し、フラグシー
ケイスＦおよびフと−ムチニックシーケンスＦＣ３を付
加して第６図に示す如き転送フレームＤを構成し、通信
回線２に送出する。The transmitting circuit 17 extracts the level 2 data d2 stored in the buffer memory 14, the level 3 data d3 stored in the buffer memory 15, and the level 4 data d4 stored in the buffer memory 16, and outputs the flag signal. Case F and frame sequence FC3 are added to form a transfer frame D as shown in FIG. 6, which is sent to communication line 2.
次に第７図において、受信側装置３の受信回路３１は、
通イ８回線２から到着する転送フレームＤをバッファメ
モリ３２に一旦蓄積し、レヘ／Ｌ／ ２ 受信処理部３
３に受信処理を依頼する。Next, in FIG. 7, the receiving circuit 31 of the receiving side device 3 is
The transfer frame D arriving from the communication line 2 is temporarily stored in the buffer memory 32, and then transferred to the receiver/L/2 reception processing unit 3.
3 to request reception processing.
レベル２受信処理部３３は、バッファメモリ３２に蓄積
されている転送フレームＤを解析し、レベル２のプロト
コルに基づくレベル２データｄ２を抽出し、受信処理し
た後、残るデータ（Ｄ−ｄ２＝ｄ３＋ｄ４）に対する受
信処理をレベル３受信処理部３４に依頼する。The level 2 reception processing unit 33 analyzes the transfer frame D stored in the buffer memory 32, extracts the level 2 data d2 based on the level 2 protocol, performs reception processing, and then the remaining data (D-d2=d3+d4 ) is requested to the level 3 reception processing unit 34.
レベル３受信処理部３４は、バッファメモリ３２に蓄積
されているデータＤからレベル２データｄ２を除くデー
タ（ｄ３＋ｄ４）を解析し、レベル３のプロトコルに基
づくレベルデータｄ３を抽出し、受信処理した後、残る
データ（Ｄ−ｄ２−ｄ３＝ｄ４）に対する受信処理をレ
ベル４受信処理部３５に依頼する。The level 3 reception processing unit 34 analyzes data (d3+d4) excluding the level 2 data d2 from the data D stored in the buffer memory 32, extracts level data d3 based on the level 3 protocol, and performs reception processing. , requests the level 4 reception processing section 35 to perform reception processing on the remaining data (D-d2-d3=d4).
レベル４受信処理部３５は、バッファメモリ３２に蓄積
されているデータＤからデータｄ２およびｄ３を除くデ
ータｄ４を分析し、レベル２のプロトコルに基づきレベ
ル４データｄ４を受信処理する。The level 4 reception processing unit 35 analyzes data d4 excluding data d2 and d3 from the data D stored in the buffer memory 32, and receives and processes the level 4 data d4 based on the level 2 protocol.
〔発明が解決しようとする問題点３
以上の説明から明らかな如く、従来ある送信側装置にお
いては、レベル２送信処理部１．１、レベル３送信処理
部１２およびレベル４送信処理部１３が、それぞれ対応
するレベル２データｄ２乃至レベル４ｄ４を、それぞれ
個別のバッファメモリＩ４乃至１６に蓄積する為、各レ
ベルに合ったバッファサイズで管理する８ことが出来、
バッファ（記憶容量）の有効利用が出来る。[Problem to be Solved by the Invention 3] As is clear from the above description, in a conventional transmitting device, the level 2 transmission processing section 1.1, the level 3 transmission processing section 12, and the level 4 transmission processing section 13 are Since the corresponding level 2 data d2 to level 4 d4 are stored in individual buffer memories I4 to 16, it is possible to manage the buffer size according to each level.
Buffer (storage capacity) can be used effectively.
然し受信側装置においては、通信回線２から到着スる転
送フレームＤｔ−一括バツファメモリ３２゛に蓄積し、
レベル２受信処理部３３、レベル−３受信処理部３４お
よびレベル４受信処理部３５が順次受信処理を行うこと
となり、各レベルが同一のバッファを使用する為、バッ
ファ（記憶容ｆりに無駄が生ずる。However, in the receiving side device, the transfer frame Dt arriving from the communication line 2 is accumulated in the batch buffer memory 32',
The level-2 reception processing unit 33, level-3 reception processing unit 34, and level-4 reception processing unit 35 perform reception processing in sequence, and since each level uses the same buffer, there is no waste in buffer (memory capacity). arise.
また送受信システムにおいては、送信側と受信側とでバ
ッファの使用方法が異なることになり、バッファ管理が
複雑となる問題があった。Furthermore, in the transmitting/receiving system, buffers are used in different ways on the transmitting side and the receiving side, complicating buffer management.
第１図は本発明の原理を示す図である。 FIG. 1 is a diagram showing the principle of the present invention.
第１図において、ｌは送信側装置、２は通信回線、３は
受信側装置である。In FIG. 1, l is a transmitting side device, 2 is a communication line, and 3 is a receiving side device.
１４乃至１５は、送信個装ｖｌｔｌにおいて複数の階層
に対応する所定量のデータｄ１、・・・、ｄｎを蓄積す
るバッファメモリであり、３６乃至３７は、受信側装置
３において複数の階層に対応する所定量のデータｄｌ、
・・・、ｄｎを蓄積するバッファメモリである。14 to 15 are buffer memories for storing a predetermined amount of data d1, . A predetermined amount of data dl,
. . . is a buffer memory that stores dn.
１００は本発明により送信側装置ｌに設けられ・バッフ
ァメモリ１４、・・・、１５に蓄積された前記各階層毎
の固定長データｄｌ、・・・、ｄｎを転送フレームＤと
して通信回線２に送出する際に、各データｄｌ、・・・
・、ｄｎの間に予め定められた特定データｉを挿入する
特定データ挿入手段である。Reference numeral 100 is provided in the transmitting device l according to the present invention, and transmits the fixed length data dl, ..., dn for each layer stored in the buffer memories 14, ..., 15 to the communication line 2 as a transfer frame D. When sending out each data dl,...
A specific data insertion means for inserting predetermined specific data i between . and dn.
２００は本発明により受信側装置３に設けられ、通信回
線２から到着する転送フレームＤの所定位置に特定デー
タｉが挿入されているか否かを検査する特定データ検出
手段である。Reference numeral 200 denotes a specific data detection means provided in the receiving device 3 according to the present invention, which checks whether specific data i is inserted at a predetermined position of the transfer frame D arriving from the communication line 2.
受信側装置３において、特定データ検出手段２００が特
定データｉを検出した場合には、特定データｉの検出位
置を境に転送フレームＤを分離し、各階層に対応するバ
ッファメモリ３６、・・・、３７に分配蓄積する。In the receiving device 3, when the specific data detection means 200 detects the specific data i, the transfer frame D is separated at the detection position of the specific data i, and the buffer memories 36, . . . corresponding to each layer are separated. , 37.
その結果受信個装！３においても、各バッファメモリ３
６、・・・、３７はそれぞれ各階層に対応するデータｄ
ｌ乃至ｄｎのみを蓄積することとなり、バッファの有効
利用が図られ、また送信側装置におけると同一のバッフ
ァ管理方法が採用可能となり、単純化される。As a result, you will receive individual packaging! 3, each buffer memory 3
6, . . . , 37 are data d corresponding to each layer, respectively.
Since only l to dn are stored, the buffer can be used effectively, and the same buffer management method as in the transmitting side device can be adopted, resulting in simplification.
以下、本発明の一実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第２図は本発明の一実施例による送信側装置を示す図で
あり、第３図は本発明の一実施例による一連のデータを
示す図であり、第４図は本発明の一実施例による受信側
装置を示す図である。なお、全図を通じて同一符号は同
一対象物を示す。FIG. 2 is a diagram showing a transmitting device according to an embodiment of the invention, FIG. 3 is a diagram showing a series of data according to an embodiment of the invention, and FIG. 4 is a diagram showing an embodiment of the invention. FIG. Note that the same reference numerals indicate the same objects throughout the figures.
第２図においては、特定データ発生部１８および１９が
特定データ挿入手段１００として設けられ、また第４図
においては、特定データ照合部３９および３１０、並び
に照合位置設定部３１１および３１２が特定データ検出
手段２００として設けられている。In FIG. 2, specific data generation units 18 and 19 are provided as specific data insertion means 100, and in FIG. It is provided as means 200.
特定データ発生部１８は、レベル２データｄ２とレベル
３データｄ３とを区分すべき特定データｉ３を作成し、
また特定データ発生部１９は、レベル３データｄ３とレ
ベル４データｄ４とを区分すべき特定データｉ４を作成
し、それぞれ送信回路１７°に供給する。The specific data generation unit 18 creates specific data i3 to distinguish between level 2 data d2 and level 3 data d3,
Further, the specific data generating section 19 creates specific data i4 for classifying the level 3 data d3 and the level 4 data d4, and supplies them to the transmitting circuit 17°.
なおレベル２データｄ２は常に固定長く例えば２バイト
）であり、レベル３データｄ３は、後にレベル４データ
ｄ４が続＜転送フレームＤ°においては固定長（例えば
３バイト）であるが、後にレベル４データｄ４が続かぬ
転送フレームＤ″′においては可変長となる。従って特
定データｉ４は、転送フレームＤ ＋ｔにおいて先頭か
ら特定データｉ４と同位置に出現するデータパターンと
異なるデータパターンに定めておけば、レベル３デーク
ｄ３とレベル４データｄ４との境界が識別可能となる。Note that the level 2 data d2 is always a fixed length (for example, 2 bytes), and the level 3 data d3 is followed by the level 4 data d4. In the transfer frame D″′ where data d4 does not continue, the length becomes variable. Therefore, if the specific data i4 is set to a data pattern that is different from the data pattern that appears at the same position from the beginning as the specific data i4 in the transfer frame D+t. , the boundary between the level 3 data d3 and the level 4 data d4 can be identified.
また特定データ照合部３９は、通信回線２から到着する
転送フレームＤ′の、照合位置設定部３１１により指定
された位置（例えばフラグシーケンスＦを除いて先頭か
ら３バイト目）のデータパターンを、特定データｉ３と
照合し、また特定データ照合部３１０は、照合位置設定
部３１２により指定された位置（例えば照合位置設定部
３１１の指定位置から４バイト目）のデータパターンを
、特定データｉ４と照合する。Further, the specific data matching section 39 specifies the data pattern at the position specified by the matching position setting section 311 (for example, the third byte from the beginning excluding the flag sequence F) of the transfer frame D' arriving from the communication line 2. The specific data matching unit 310 also matches the data pattern at the position specified by the matching position setting unit 312 (for example, the 4th byte from the specified position of the matching position setting unit 311) with the specific data i4. .
第２図においては、送信側装置ｌのレベル４送 ・信処
理部１３がレベル４データｄ４をバッファメモＩＪ ｌ
６に蓄積し、レベル３送信処理部１２がレベル３デー
タｄ３をバッファメモリ１５に蓄積し、レベル２送信処
理部１１がレベル２データｄ２をバッファメモリ１４に
蓄積すると、送信回路１７°は、バッファメモリ１４か
ら抽出したレベル２データｄ２とバッファメモリ１５か
ら抽出したレベル３データｄ３との間に、特定データ発
生部１８が作成する特定データｉ３を挿入し、またレベ
ル３データｄ３とバッファメモリ１６から抽出したレベ
ル４データｄ４との間に、特定データ発生部１９が作成
する特定データｉ４を挿入し、フラグシーケンスＦおよ
びフレームチェックシーケンスＦＣ３を付加して第３図
に示す如き転送フレームＤ°を構成し、通信回線２に送
出する。In FIG. 2, the level 4 transmission processing unit 13 of the transmitting side device l sends the level 4 data d4 to the buffer memory IJ l.
When the level 3 transmission processing unit 12 stores the level 3 data d3 in the buffer memory 15 and the level 2 transmission processing unit 11 stores the level 2 data d2 in the buffer memory 14, the transmission circuit 17 The specific data i3 created by the specific data generation unit 18 is inserted between the level 2 data d2 extracted from the memory 14 and the level 3 data d3 extracted from the buffer memory 15, and the specific data i3 created by the specific data generation unit 18 is The specific data i4 created by the specific data generation unit 19 is inserted between the extracted level 4 data d4, and the flag sequence F and frame check sequence FC3 are added to form a transfer frame D° as shown in FIG. and sends it to communication line 2.
以上により転送フレームＤ°には、先頭から所定位置（
例えばフラグシーケンスＦを除いて先頭から３バイト目
）に特定データｉ３が、また特定データｉ３から所定位
置（例えば４バイト目）に特定データｉ４が挿入された
こととなる。As a result of the above, the transfer frame D° has a predetermined position (
For example, the specific data i3 is inserted into the third byte from the beginning excluding the flag sequence F, and the specific data i4 is inserted into a predetermined position from the specific data i3 (for example, the fourth byte).
一方策４図においては、受信個装［３の受信回路３１’
が通信回線２から到着する転送フレームＤ°を受信する
と、特定データ照合部３９が照合位置設定部３１１によ
る指定位！（前例ではフラグシーケンスＦを除いて先頭
から３バイト目）のデータパターンを特定データｉ３と
照合し、一致すれば特定データｉ３より前の部分をレベ
ル２データｄ２と判定し、バッファメモリ３６に蓄積す
る。On the other hand, in Figure 4, the receiving circuit 31' of the individual receiver [3]
When receiving the transfer frame D° arriving from the communication line 2, the specific data collation unit 39 selects the position specified by the collation position setting unit 311! The data pattern (in the example, the third byte from the beginning excluding flag sequence F) is compared with the specific data i3, and if they match, the part before the specific data i3 is determined to be level 2 data d2 and stored in the buffer memory 36. do.
続いて特定データ照合部３１０が照合位置設定部３１２
による指定位置（前例では照合位置設定部３１１の指定
位置から４バイト目）のデータパターンを特定データｉ
４と照合し、一致すれば特定データ１３と特定データｉ
４との間の部分をレベル３データｄ３と判定し、バッフ
ァメモリ３７に蓄積し、残部はバッファメモリ３８に蓄
積する。Next, the specific data matching unit 310 checks the matching position setting unit 312.
The data pattern at the specified position (in the example, the 4th byte from the specified position of the matching position setting section 311) is specified as specific data i.
4, and if they match, specific data 13 and specific data i
4 is determined to be level 3 data d3 and stored in the buffer memory 37, and the remaining part is stored in the buffer memory 38.
なお特定データ照合部３１０が照合の結果不一致と識別
した場合には、レベル３データｄ３の後にレベル４デー
タｄ４が続かぬ（即ち転送データＤ’″）と判定し、バ
ッファメモリ３７のみにＭ積する。Note that if the specific data matching unit 310 identifies a mismatch as a result of the matching, it determines that the level 4 data d4 does not follow the level 3 data d3 (that is, the transfer data D'''), and stores the M product only in the buffer memory 37. do.
以上によりレベル２データｄ２、レベル３データｄ３お
よびレベル４データｄ４の区分が行われた後、受信回路
３１°はレベル２受信処理部３３、レベル３受（ε処理
部３４およびレベル４受信処理部３５に受信処理を依頼
する。After the level 2 data d2, the level 3 data d3, and the level 4 data d4 are classified as described above, the receiving circuit 31° is divided into the level 2 receiving processing section 33, the level 3 receiving (ε processing section 34 and the level 4 receiving processing section). 35 for reception processing.
レベル２受信処理部３３は、バッファメモリ３６に蓄積
されているレベル２データｄ２に対し受信処理を実行し
、またレベル３受信処理部３４は、バッファメモリ３７
に蓄積され“Ｃいるレベル３データｄ３に対し受信処理
を実行し、更にレベル４受信処理部３５は、バッファメ
モリ３８に蓄積されているレベル４データｄ４に対し受
信処理を実行する。The level 2 reception processing unit 33 executes reception processing on the level 2 data d2 stored in the buffer memory 36, and the level 3 reception processing unit 34 executes reception processing on the level 2 data d2 stored in the buffer memory 36.
The level 4 reception processing unit 35 performs reception processing on the level 3 data d3 stored in the buffer memory 38, and further performs reception processing on the level 4 data d4 stored in the buffer memory 38.
以上の説明から明らかな如（、本実施例によれば、送信
側装置ｌにおいてレベル２データｄ２、レベル３データ
ｄ３およびレベル４データｄ４の間に特定データｉ３お
よびｉ４を挿入して送信し、受信側装置３においては特
定データｉ３およびｉ４の有無を識別してレベル２デー
タｄ２、レベル３データｄ３およびレベル４データｄ４
を分離し、それぞれ個別のバッファメモリ３６．３７お
よび３８に蓄積する。As is clear from the above description (according to the present embodiment, the transmitting device l inserts specific data i3 and i4 between level 2 data d2, level 3 data d3, and level 4 data d4, and transmits the data, The receiving device 3 identifies the presence or absence of specific data i3 and i4, and outputs level 2 data d2, level 3 data d3, and level 4 data d4.
are separated and stored in separate buffer memories 36, 37 and 38, respectively.
従って受信側装置３においても送信側装置ｌと同様に、
バッファメモリ３６．３７および３８に、それぞれ対応
するレベル２データｄ２、レベル３データｄ３およびレ
ベル４データｄ４が個別に蓄積される為、バッファメモ
リ３６乃至３８の記憶容量も削減され、管理もバッファ
メモリ１４乃至１６と同形式となり単純となる。Therefore, in the receiving side device 3 as well as in the sending side device l,
Since the corresponding level 2 data d2, level 3 data d3, and level 4 data d4 are individually stored in the buffer memories 36, 37 and 38, the storage capacity of the buffer memories 36 to 38 is also reduced, and management is also possible using the buffer memories. It has the same format as 14 to 16 and is simple.
なお、第２図乃至第４図はあく迄本発明の一実施例に過
ぎず、例えば転送フレームＤ°はレベル２データｄ２、
レベル３データｄ３およびレベル４データｄ４により構
成されるものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変わら
ない。また送信側装置Ｉおよび受信側装置３の構成は図
示されるものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変わら
ない。Note that FIGS. 2 to 4 are only one embodiment of the present invention, and for example, the transfer frame D° is level 2 data d2,
The present invention is not limited to the one configured by the level 3 data d3 and the level 4 data d4, and many other modifications may be considered, but the effects of the present invention remain the same in either case. Further, the configurations of the transmitting device I and the receiving device 3 are not limited to those shown in the drawings, and many other modifications may be considered, but the effects of the present invention remain the same in any case.
以上、本発明によれば、前記データ送受４’ｆｊ、シス
テムにおいて、受信側装置においても、各バッファメモ
リはそれぞれ各階層に対応するデータを個別に蓄積する
こととなり、メモリの有効利用が図られ、管理も送信側
装置におけるバッファメモリと同一となる為、単純化さ
れる。As described above, according to the present invention, in the data transmission/reception 4'fj system and in the receiving side device, each buffer memory individually stores data corresponding to each layer, so that effective use of memory is achieved. , management is also simplified because it is the same as the buffer memory in the sending device.
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による送信側装置を示す図、第３図は本発明の一実
施例による転送フレームを示す図、第４図は本発明の一
実施例による受信側装置を示ず図、第５図は従来ある送
信側装置の一例を示す図、第６図は従来ある転送フレー
ムの一例を示す図、第７図は従来ある受信側装置の一例
を示す図である。
図において、ｌは送信側装置、２は通信回線、３は受信
側装置、１１はレベル２送信処理部、１２はレベル３送
信処理部、１３はレベル４送信処理部、１４乃至１６．
３２．３６乃至３Ｂはバッファメモリ、１７および１７
１は送信回路、１８および１９は特定データ発生部、３
３はレベル２受信処理部、３４はレベル３受信処理部、
３５はレベル４受信処理部、３９および３１０は特定デ
ータ照合部、３１１および３１２は照合位置設定部、Ｄ
、Ｄ’およびＤ ＋ｔは転送フレーム、ｄｉ乃至ｄｎは
データ、ｄ２はレベル２データ、ｄ３はレベル３データ
、ｄ４はレベル４デーク、Ｆはフラグシーケンス、ＦＣ
８はフレームチェックシーケンス、ｉＳ ｉ３およびｉ
４は特定データ、を示ヰ＼嗜ト」月θノＦ運【Ｃり
率 １６
茅 ２ 口
茅 ３２
竿Ｓ 口Fig. 1 is a diagram showing the principle of the present invention, Fig. 2 is a diagram showing a transmitting side device according to an embodiment of the invention, Fig. 3 is a diagram illustrating a transfer frame according to an embodiment of the invention, Fig. 4 5 is a diagram showing an example of a conventional transmitting side device, FIG. 6 is a diagram showing an example of a conventional transfer frame, and FIG. 7 is a diagram showing a conventional transmitting device. FIG. 2 is a diagram illustrating an example of a receiving device. In the figure, l is a transmitting side device, 2 is a communication line, 3 is a receiving side device, 11 is a level 2 transmission processing section, 12 is a level 3 transmission processing section, 13 is a level 4 transmission processing section, 14 to 16.
32. 36 to 3B are buffer memories, 17 and 17
1 is a transmitting circuit, 18 and 19 are specific data generation units, 3
3 is a level 2 reception processing section, 34 is a level 3 reception processing section,
35 is a level 4 reception processing section, 39 and 310 are specific data matching sections, 311 and 312 are matching position setting sections, D
, D' and D +t are transfer frames, di to dn are data, d2 is level 2 data, d3 is level 3 data, d4 is level 4 data, F is flag sequence, FC
8 is the frame check sequence, iS i3 and i
4 indicates specific data. Month θ no F luck [C rate 16 Kaya 2 Mouth Kaya 32 Rod S Mouth
Claims (1)
転送するデータ送受信システムにおいて、送信側装置（
１）に、前記各階層に対応するバッファメモリ（１４、
・・・、１５）に蓄積された前記各階層毎のデータ（ｄ
１、・・・、ｄｎ）を転送フレーム（Ｄ）として通信回
線（２）に送出する際に、該各データ（ｄ１、・・・、
ｄｎ）の間に予め定められた特定データ（ｉ）を挿入す
る特定データ挿入手段（１００）を設け、 受信側装置（３）に、前記通信回線（２）から到着する
前記転送フレーム（Ｄ）の所定位置に前記特定データ（
ｉ）が挿入されているか否かを検査する特定データ検出
手段（２００）を設け、該特定データ検出手段（２００
）が前記特定データ（ｉ）を検出した場合に、該特定デ
ータ（ｉ）の検出位置を境に受信したデータ（Ｄ）を分
離し、前記各階層に対応するバッファメモリ（３６、・
・・、３７）に分配蓄積することを特徴とするデータ送
受信方式。[Claims] In a data transmission/reception system that transfers data based on a protocol consisting of multiple layers, a sending device (
1), buffer memories (14,
..., 15), the data (d
1, ..., dn) to the communication line (2) as a transfer frame (D), each data (d1, ...,
a specific data insertion means (100) for inserting predetermined specific data (i) between the transfer frames (D) that arrive at the receiving device (3) from the communication line (2); The specific data (
i) is provided, a specific data detection means (200) is provided for inspecting whether or not the specific data detection means (200) is inserted.
) detects the specific data (i), separates the received data (D) at the detection position of the specific data (i), and stores the buffer memory (36, . . . ) corresponding to each layer.
. . , 37) A data transmission/reception method characterized by distributing and storing data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096063A JPS62252242A (en) | 1986-04-25 | 1986-04-25 | Data transmission/reception system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096063A JPS62252242A (en) | 1986-04-25 | 1986-04-25 | Data transmission/reception system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62252242A true JPS62252242A (en) | 1987-11-04 |
Family
ID=14154970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61096063A Pending JPS62252242A (en) | 1986-04-25 | 1986-04-25 | Data transmission/reception system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62252242A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6416046A (en) * | 1987-07-09 | 1989-01-19 | Nec Corp | Protocol converter and its operation control system |
| JPH02149156A (en) * | 1988-10-07 | 1990-06-07 | Internatl Business Mach Corp <Ibm> | Communication processor |
| JPH0334661A (en) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | Digital data communication equipment and data communication adaptor used therefor |
-
1986
- 1986-04-25 JP JP61096063A patent/JPS62252242A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6416046A (en) * | 1987-07-09 | 1989-01-19 | Nec Corp | Protocol converter and its operation control system |
| JPH0547148B2 (en) * | 1987-07-09 | 1993-07-15 | Nippon Electric Co | |
| JPH02149156A (en) * | 1988-10-07 | 1990-06-07 | Internatl Business Mach Corp <Ibm> | Communication processor |
| JPH0334661A (en) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | Digital data communication equipment and data communication adaptor used therefor |
| JPH0795766B2 (en) * | 1989-06-30 | 1995-10-11 | 株式会社日立製作所 | Digital data communication device and data communication adapter used therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0551242B1 (en) | Multiprocessor buffer system | |
| US5195181A (en) | Message processing system having separate message receiving and transmitting processors with message processing being distributed between the separate processors | |
| US4667287A (en) | Multiprocessor multisystem communications network | |
| US5400326A (en) | Network bridge | |
| US5396490A (en) | Packet reassembly method and apparatus | |
| ES2265971T3 (en) | SWITCH AND NETWORK COMPONENTS AND OPERATING METHOD. | |
| US6442162B1 (en) | Credit-based scheme for high performance communication between devices in a packet-based communication system | |
| US7403525B2 (en) | Efficient routing of packet data in a scalable processing resource | |
| US20100020816A1 (en) | Connectionless packet data transport over a connection-based point-to-point link | |
| EP0224895A2 (en) | Data communication method and apparatus using multiple physical data links | |
| EP0561381A2 (en) | Network architecture suitable for multicasting and resource locking | |
| EP0797335A2 (en) | Network adapter | |
| US20080240111A1 (en) | Method and apparatus for writing network packets into computer memory | |
| KR910019369A (en) | Method and apparatus for performing media access control / host system interface | |
| KR900012457A (en) | Method and system for transmitting data packets in time slot | |
| US5982296A (en) | Data switching processing method and apparatus | |
| CN101022414B (en) | Message retransmitting method and apparatus | |
| CN105814852A (en) | Transmission and reception devices for reducing the delay in end-to-end delivery of network packets | |
| JPS62252242A (en) | Data transmission/reception system | |
| US7281052B2 (en) | Data tracing identifiers | |
| CN102571609A (en) | Recombination sequencing method of fast serial interface programmable communication interface-express (PCI-E) protocol completion with data (CplD) | |
| US8031723B2 (en) | Centralized switching and routing packet handling device | |
| AU766026B2 (en) | System for transferring information between devices over virtual circuit established therebetween using computer network | |
| JPH05191436A (en) | Cell transfer system | |
| EP0251965B1 (en) | Data packet switching system |