JPS62247275A - インサ−キツトエミユレ−タのcpu識別回路 - Google Patents
インサ−キツトエミユレ−タのcpu識別回路Info
- Publication number
- JPS62247275A JPS62247275A JP61073648A JP7364886A JPS62247275A JP S62247275 A JPS62247275 A JP S62247275A JP 61073648 A JP61073648 A JP 61073648A JP 7364886 A JP7364886 A JP 7364886A JP S62247275 A JPS62247275 A JP S62247275A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- circuit
- control circuit
- emulator
- identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000470 constituent Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 101150073133 Cpt1a gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(at発明の技術分野
この発明は、構成要素の一部が相違する異種類のマイク
ロプロセッサ(以下、CPUという。)に対し、制御回
路の動作を選択するようにしたインサーキットエミュレ
ータのCPUa別回路和回路るものである。
ロプロセッサ(以下、CPUという。)に対し、制御回
路の動作を選択するようにしたインサーキットエミュレ
ータのCPUa別回路和回路るものである。
(b)従来技術と問題点
CPUの中には、バノケーノの信号やピ/の配置がほと
んど同しものがある。
んど同しものがある。
最も多いのは、データバスが16ビノト、データバスが
8とノドのものであり、その他これに関する制御信号に
わずかの相違があるたけで、外形的にも電気的にも類似
しているものがある。
8とノドのものであり、その他これに関する制御信号に
わずかの相違があるたけで、外形的にも電気的にも類似
しているものがある。
次に、類似しているCPUをCPUIとCPU2とし、
CPUIとCPU2の相違する部分の一覧表の例を第2
図に示す。
CPUIとCPU2の相違する部分の一覧表の例を第2
図に示す。
CPU 1の10−17ピンは、AD15〜AD8とな
っている。
っている。
AI〕8〜AD15はデータバスの幅を16ビノトにす
るため時分割によりアドレスバスとデータバスを兼用し
ているもので、データバスが動作するときには入出力動
作とする。
るため時分割によりアドレスバスとデータバスを兼用し
ているもので、データバスが動作するときには入出力動
作とする。
データバスの制御は、下位データバス(1)0〜1)7
)を使用するときにはAOを「0」とし、王位データバ
ス(AD8〜A I) 15 )を使用するときには5
1ピノのHBEを「0」にする。
)を使用するときにはAOを「0」とし、王位データバ
ス(AD8〜A I) 15 )を使用するときには5
1ピノのHBEを「0」にする。
CPU2のデータバスの幅は8ビ、トなので、ビン10
〜17はアドレスバス(A15〜8)の出力専用である
。
〜17はアドレスバス(A15〜8)の出力専用である
。
また、CPU2ではデータバスの上位・下位の一制御も
不安なので、ビン51は「1」に固定されている。
不安なので、ビン51は「1」に固定されている。
CPUIとCPU2にはそれぞれ68本のビンがあるが
、第2図から明らかなように、9本のビンの内容が違う
たけである。
、第2図から明らかなように、9本のビンの内容が違う
たけである。
したがって、CPU1とCPU2に対応するインサーキ
ットエミュレータを一つにまとめるのは、比較的に筒中
である。
ットエミュレータを一つにまとめるのは、比較的に筒中
である。
ここに、インサーキットエミュレータとは、実機と接続
され、実機のCPU0代わりに、実機のメモリやIlo
などをチェックしたり、実機のプログラムをデパックし
たりするものである。
され、実機のCPU0代わりに、実機のメモリやIlo
などをチェックしたり、実機のプログラムをデパックし
たりするものである。
一つのインサーキットエミュレータで複数のCPUに対
応できることにより、エミユレータの取り扱いが便利に
なり、また一つのCPU当たりのインサーキットエミュ
レータの開発費用と製品コストをトけることかできる。
応できることにより、エミユレータの取り扱いが便利に
なり、また一つのCPU当たりのインサーキットエミュ
レータの開発費用と製品コストをトけることかできる。
このようなインサーキットエミュレータは、インサーキ
ットエミュレータ内のCPUを、対象とするCPUによ
って交換するようにして実現することができる。
ットエミュレータ内のCPUを、対象とするCPUによ
って交換するようにして実現することができる。
この場合、CPUの周囲の制御回路の動作も、CPUに
応して切り換えなければならない。
応して切り換えなければならない。
次に、このような場合に使用されている従来のインサー
キットエミュレータのうち、この発明に関係する部分の
構成図を第3図に示す。
キットエミュレータのうち、この発明に関係する部分の
構成図を第3図に示す。
第3図の1はCPU、3は制御回路、4は実機、5は外
部設定手段である。
部設定手段である。
第3図のCPU1、fl制御回路3および外部設定1段
5がインサーキットエミュレータに含まれる部分である
。
5がインサーキットエミュレータに含まれる部分である
。
CPUIには、実機4のCPUと同し種類のCPtJを
使用する。
使用する。
従来は、外部設定手段5として、手動スイッチや制御用
ソフトウェアなどを使用して制御回路3の動作モードを
切換えている。しかし、従来の外部設定手段5では、操
作が複雑なだけでなく、外部設定手段5の操作を誤ると
、例えばCPUとして第2図のCPU 1を使用してい
るのに、回路設定は第2図のCPU2の状態になってし
まうという場合がある。このようなことが起こると、イ
ンサーキットエミュレータとして動作できな(なったり
、回路素子を破壊してしまうという問題がある。
ソフトウェアなどを使用して制御回路3の動作モードを
切換えている。しかし、従来の外部設定手段5では、操
作が複雑なだけでなく、外部設定手段5の操作を誤ると
、例えばCPUとして第2図のCPU 1を使用してい
るのに、回路設定は第2図のCPU2の状態になってし
まうという場合がある。このようなことが起こると、イ
ンサーキットエミュレータとして動作できな(なったり
、回路素子を破壊してしまうという問題がある。
(c)発明の目的
この考案は、インサーキットエミュレータ内のCPUの
種類を電気的に識別し、その結果を識別信シ)として取
り出すCPU識別回路を新たに設け、このCPU識別回
路の出力で制御回路の動作モードを切り換えるようにし
たインサーキットエミュレータの提供を目的とする。
種類を電気的に識別し、その結果を識別信シ)として取
り出すCPU識別回路を新たに設け、このCPU識別回
路の出力で制御回路の動作モードを切り換えるようにし
たインサーキットエミュレータの提供を目的とする。
fd)発明の実施例
最初に、この4゛案による実施例の構成図を第1図に示
す。
す。
第1図の6は識別回路、1〜4は第3図と同じものであ
る。
る。
識別回路6は、CPUIの信号の一部である特徴信号を
受け、この特徴信号からCPU 1の種類を判別し、識
別信号を1tlII御回路3に送って制御回路3の動作
モードを制御するものである。
受け、この特徴信号からCPU 1の種類を判別し、識
別信号を1tlII御回路3に送って制御回路3の動作
モードを制御するものである。
次に、第1図の実施例の回路図を第4図に示す。
第4図では、CPUとして、第2図に示したCPUIと
CPU2を使用する場合の例を示している。
CPU2を使用する場合の例を示している。
CPU 1の特徴信号としては、第2図におけるCPU
1のビン51を使用する。
1のビン51を使用する。
ビン51は、CPUIでは常に「1」であり、CPU2
では偶数アドレスのアクセスで必ず「0」となる。した
がって、リセット解除後の最初のメモリアクセスで必ず
「0」となり、CPUIとCPU2の間には差が出てく
る。これを識別回路6内のあらかしめクリヤしたフリッ
プフロップ6Aのセット入力に接続すれば、CPUIの
ときだけフリップフロップ6Aは直ちにセットされる。
では偶数アドレスのアクセスで必ず「0」となる。した
がって、リセット解除後の最初のメモリアクセスで必ず
「0」となり、CPUIとCPU2の間には差が出てく
る。これを識別回路6内のあらかしめクリヤしたフリッ
プフロップ6Aのセット入力に接続すれば、CPUIの
ときだけフリップフロップ6Aは直ちにセットされる。
このフリップフロップ6Aの出力をCPt1識別信号と
して制御回路3に送るようにする。
して制御回路3に送るようにする。
制御回路3は、識別信号が「1」のときはCPUがCP
UIなので、実機4への10〜17のピ/が入出力端子
になるように制御する。
UIなので、実機4への10〜17のピ/が入出力端子
になるように制御する。
また、識別信号が「0」のときはCPUがCPU2なの
で、実機4への10〜17のピンが出力端子になるよう
に制御する。
で、実機4への10〜17のピンが出力端子になるよう
に制御する。
(e1発明の効果
この発明によれば、構成要素の一部が相違する霞種類の
CPUに対応するインサーキットエミュレータにおいて
、CPUa別回路の出力で制御回路の動作モードを切り
換えるようにしているので、モードが誤ってセットされ
る危険がなくなり、信頼性が高く、また操作のh単なエ
ミュレータを提供することができる。
CPUに対応するインサーキットエミュレータにおいて
、CPUa別回路の出力で制御回路の動作モードを切り
換えるようにしているので、モードが誤ってセットされ
る危険がなくなり、信頼性が高く、また操作のh単なエ
ミュレータを提供することができる。
第1図はこの発明による実施例の構成図、第2図は構成
要素の一部が相違する異種類のCPUの信号ピンのうち
、相違する部分の一覧表の一例を示す図、 第3図は従来のインサーキットエミュレータの構成図、 第4図は第1図の実施例回路図。 l・・・・・・CPU12・・・・・・CPU、3・・
・・・・制御回路、4・・・・・・実機、5・・・・・
・外部設定り段、6・・・・・・識別回路。 代理人 弁理ト 小 俣 欽 r71第1図 第2図 第 3 図 第 4 図 CPtJ 1 制御回路リセ
ット 昭和61年6月lにト1 1.=Il’件の表示 昭和61年持重、1願第73648号 2、発明の名称 イ/サーキ、トエミュレー夕のCPUJ別回路3、抽1
1をする者 jC件との関係 特許出願人 住 所 東京都大田区蒲1114丁目19番7号名称
安藤電気株式会社 代表者 大 城 俊 − 4、代理人 〒144 居 所 東京都大田区蒲ff14丁口19番7号安藤
iff気株式会社内 氏名(8402)弁理上小俣欽司 5、補正命令のト1付 自 発 6、補正により増加する発明の数 07、補正の対
象 明細書の「発明の詳細な説明」の欄。 8、補正の内容 (1)明細書第5ベーノ第11行及び第18行の「4案
」を「発明」と補正する。 (2)明細書第6ペーノ第12行のrcPUIJをrc
PU2」と補正する。 (3)明細書筒6へ一ノ第13行のrcPU2Jをrc
PUIJと補正する。
要素の一部が相違する異種類のCPUの信号ピンのうち
、相違する部分の一覧表の一例を示す図、 第3図は従来のインサーキットエミュレータの構成図、 第4図は第1図の実施例回路図。 l・・・・・・CPU12・・・・・・CPU、3・・
・・・・制御回路、4・・・・・・実機、5・・・・・
・外部設定り段、6・・・・・・識別回路。 代理人 弁理ト 小 俣 欽 r71第1図 第2図 第 3 図 第 4 図 CPtJ 1 制御回路リセ
ット 昭和61年6月lにト1 1.=Il’件の表示 昭和61年持重、1願第73648号 2、発明の名称 イ/サーキ、トエミュレー夕のCPUJ別回路3、抽1
1をする者 jC件との関係 特許出願人 住 所 東京都大田区蒲1114丁目19番7号名称
安藤電気株式会社 代表者 大 城 俊 − 4、代理人 〒144 居 所 東京都大田区蒲ff14丁口19番7号安藤
iff気株式会社内 氏名(8402)弁理上小俣欽司 5、補正命令のト1付 自 発 6、補正により増加する発明の数 07、補正の対
象 明細書の「発明の詳細な説明」の欄。 8、補正の内容 (1)明細書第5ベーノ第11行及び第18行の「4案
」を「発明」と補正する。 (2)明細書第6ペーノ第12行のrcPUIJをrc
PU2」と補正する。 (3)明細書筒6へ一ノ第13行のrcPU2Jをrc
PUIJと補正する。
Claims (1)
- 【特許請求の範囲】 1 構成要素の一部が相違する異種類のCPUに対し、
制御回路の動作を選択するようにしたインサーキットエ
ミュレータにおいて、 前記CPUの特徴信号を入力とし、前記特徴信号から前
記CPUの差異を識別するCPU識別回路を備え、 前記CPU識別回路の出力により、前記制御回路を前記
CPUに適合する動作モードに切り換えることを特徴と
するインサーキットエミュレータのCPU識別回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61073648A JPS62247275A (ja) | 1986-03-31 | 1986-03-31 | インサ−キツトエミユレ−タのcpu識別回路 |
AU70693/87A AU577978B2 (en) | 1986-03-31 | 1987-03-26 | In circuit emulator |
US07/306,252 US4964074A (en) | 1986-03-31 | 1989-02-02 | In-circuit emulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61073648A JPS62247275A (ja) | 1986-03-31 | 1986-03-31 | インサ−キツトエミユレ−タのcpu識別回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62247275A true JPS62247275A (ja) | 1987-10-28 |
Family
ID=13524316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61073648A Pending JPS62247275A (ja) | 1986-03-31 | 1986-03-31 | インサ−キツトエミユレ−タのcpu識別回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4964074A (ja) |
JP (1) | JPS62247275A (ja) |
AU (1) | AU577978B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02179622A (ja) * | 1988-12-30 | 1990-07-12 | Canon Inc | 非線形光学素子 |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5426767A (en) * | 1987-08-03 | 1995-06-20 | Compaq Computer Corporation | Method for distinguishing between a 286-type central processing unit and a 386-type central processing unit |
DE69024086T2 (de) | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US5228039A (en) * | 1990-05-09 | 1993-07-13 | Applied Microsystems Corporation | Source-level in-circuit software code debugging instrument |
US5581695A (en) * | 1990-05-09 | 1996-12-03 | Applied Microsystems Corporation | Source-level run-time software code debugging instrument |
GB9018991D0 (en) * | 1990-08-31 | 1990-10-17 | Ncr Co | Work station with timing independant interface units |
US5226047A (en) * | 1990-10-03 | 1993-07-06 | Chips And Technologies, Inc. | In-circuit emulation of a microprocessor mounted on a circuit board |
EP0510241A3 (en) * | 1991-04-22 | 1993-01-13 | Acer Incorporated | Upgradeable/downgradeable computer |
US5761479A (en) * | 1991-04-22 | 1998-06-02 | Acer Incorporated | Upgradeable/downgradeable central processing unit chip computer systems |
US5551012A (en) * | 1991-04-22 | 1996-08-27 | Acer Incorporated | Single socket upgradeable computer motherboard with automatic detection and socket reconfiguration for inserted CPU chip |
US5289580A (en) * | 1991-05-10 | 1994-02-22 | Unisys Corporation | Programmable multiple I/O interface controller |
US5495594A (en) * | 1991-07-12 | 1996-02-27 | Zilog, Inc. | Technique for automatically adapting a peripheral integrated circuit for operation with a variety of microprocessor control signal protocols |
EP0529142A1 (en) * | 1991-08-30 | 1993-03-03 | Acer Incorporated | Upgradeable/downgradeable computers |
KR930006553A (ko) * | 1991-09-27 | 1993-04-21 | 리차드 이. 살웬 | 디지탈 컴퓨터 시스템 |
JPH05313936A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | インサーキットエミュレータ |
US5790834A (en) * | 1992-08-31 | 1998-08-04 | Intel Corporation | Apparatus and method using an ID instruction to identify a computer microprocessor |
DE4412428C2 (de) * | 1993-04-16 | 1996-05-30 | Mitsubishi Electric Corp | Emulator |
US5574892A (en) * | 1993-06-30 | 1996-11-12 | Intel Corporation | Use of between-instruction breaks to implement complex in-circuit emulation features |
EP0640978A3 (en) * | 1993-08-31 | 1998-10-07 | Ohmeda Inc. | Non-invasive software update apparatus |
US5640542A (en) * | 1993-10-29 | 1997-06-17 | Intel Corporation | On-chip in-circuit-emulator memory mapping and breakpoint register modules |
US5860024A (en) * | 1996-04-15 | 1999-01-12 | Advanced Micro Devices, Inc. | Microprocessor with automatic name generation including performance indication |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US7526422B1 (en) | 2001-11-13 | 2009-04-28 | Cypress Semiconductor Corporation | System and a method for checking lock-step consistency between an in circuit emulation and a microcontroller |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7099818B1 (en) * | 2002-03-29 | 2006-08-29 | Cypress Semiconductor Corporation | System and method for automatically matching components in a debugging system |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8286125B2 (en) * | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US10180925B2 (en) * | 2016-03-28 | 2019-01-15 | Nxp Usa, Inc. | Integrated circuit with pin level access to IO pins |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56103746A (en) * | 1980-01-21 | 1981-08-19 | Nec Corp | Information processor |
JPS59141077A (ja) * | 1983-01-31 | 1984-08-13 | Ando Electric Co Ltd | 集積回路測定装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4025906A (en) * | 1975-12-22 | 1977-05-24 | Honeywell Information Systems, Inc. | Apparatus for identifying the type of devices coupled to a data processing system controller |
US4231087A (en) * | 1978-10-18 | 1980-10-28 | Bell Telephone Laboratories, Incorporated | Microprocessor support system |
US4633417A (en) * | 1984-06-20 | 1986-12-30 | Step Engineering | Emulator for non-fixed instruction set VLSI devices |
US4674089A (en) * | 1985-04-16 | 1987-06-16 | Intel Corporation | In-circuit emulator |
-
1986
- 1986-03-31 JP JP61073648A patent/JPS62247275A/ja active Pending
-
1987
- 1987-03-26 AU AU70693/87A patent/AU577978B2/en not_active Ceased
-
1989
- 1989-02-02 US US07/306,252 patent/US4964074A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56103746A (en) * | 1980-01-21 | 1981-08-19 | Nec Corp | Information processor |
JPS59141077A (ja) * | 1983-01-31 | 1984-08-13 | Ando Electric Co Ltd | 集積回路測定装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02179622A (ja) * | 1988-12-30 | 1990-07-12 | Canon Inc | 非線形光学素子 |
Also Published As
Publication number | Publication date |
---|---|
AU7069387A (en) | 1987-10-15 |
AU577978B2 (en) | 1988-10-06 |
US4964074A (en) | 1990-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62247275A (ja) | インサ−キツトエミユレ−タのcpu識別回路 | |
US5680556A (en) | Computer system and method of operation thereof wherein a BIOS ROM can be selectively locatable on diffeent buses | |
RU2009539C1 (ru) | Плата расширения вычислительной системы | |
EP0698240B1 (en) | Apparatus and method for automatic recognition and configuration of a peripheral device | |
US5878238A (en) | Technique for supporting semi-compliant PCI devices behind a PCI-to-PCI bridge | |
KR950002162B1 (ko) | Cpu 로직의 자동 절환 장치 | |
KR20010020441A (ko) | 버스 인터페이스 시스템 및 그 방법 | |
TW584800B (en) | Method, computer and peripheral/expansion bus bridge for booting up with debug system | |
US5276864A (en) | Personal computer with alternate system controller error detection | |
JPH0676087A (ja) | 実装されたマイクロプロセッサのタイプに適応可能なデータ処理システム及びマイクロプロセッサのタイプの検出方法 | |
US6081861A (en) | PCI migration support of ISA adapters | |
JPS61248298A (ja) | Prom回路 | |
JPH0749785A (ja) | プログラムをプロセッサに接続されるプログラム・メモリにロードする方法 | |
JP2859913B2 (ja) | エミュレーションテスタ | |
JPS594337Y2 (ja) | プログラム自動切換装置 | |
JPS59123933A (ja) | アドレス比較方式 | |
JPH04288631A (ja) | エミュレーションテスタの接続装置 | |
KR0157843B1 (ko) | 아이디이 입출력 포트 변환 인터페이스 | |
JPS60231242A (ja) | マイクロプロセツサ開発支援装置 | |
CN112487738A (zh) | 一种板卡设计阶段信号控制方法、***、终端及存储介质 | |
JPH02293948A (ja) | マイクロコンピュータlsi | |
JPH02236739A (ja) | アドレス一致検出プリントサーキットボード | |
JPH0782407B2 (ja) | マイクロプロセッサのリセット処理方法 | |
JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
JPS61290559A (ja) | インタフエ−ス制御回路 |