JPS62243360A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS62243360A JPS62243360A JP8500986A JP8500986A JPS62243360A JP S62243360 A JPS62243360 A JP S62243360A JP 8500986 A JP8500986 A JP 8500986A JP 8500986 A JP8500986 A JP 8500986A JP S62243360 A JPS62243360 A JP S62243360A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- film
- polycrystalline silicon
- type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000007363 ring formation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラトランジスタとシヨ・ノドキーダイ
オードを一体に有する半導体装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device that integrally includes a bipolar transistor and a short-nodky diode.
近年の半導体装置では同一半導体基板上にバイポーラト
ランジスタとショットキーダイオードを一体に形成した
構成のものが提案されているが、従来多用されているバ
イポーラトランジスタのベースとエミッタの各電極を多
結晶シリコンを用いた自己整合法によって分離形成する
方法を用いてこの種の半導体装置を製造する場合には、
新たに次のような工程を付加する必要がある。すなわち
、バイポーラトランジスタの製造工程の途中で予め半導
体基板にショットキーダイオードのガードリングを形成
しておき、その後にバイポーラトランジスタの多結晶シ
リコン電極を絶縁分離するための厚いシリコン酸化膜を
形成し、しかる後にこの厚いシリコン酸化膜の一部を前
記ガードリング領域において除去し、このガードリング
内にショットキー接合の電極を形成してショットキーダ
イオードを形成する方法が採られている。In recent years, semiconductor devices have been proposed in which a bipolar transistor and a Schottky diode are integrally formed on the same semiconductor substrate. When manufacturing this type of semiconductor device using a method of separating and forming by a self-alignment method,
It is necessary to add the following new process. That is, a Schottky diode guard ring is formed in advance on a semiconductor substrate during the manufacturing process of a bipolar transistor, and then a thick silicon oxide film is formed to insulate and separate the polycrystalline silicon electrode of the bipolar transistor. A method is adopted in which a portion of this thick silicon oxide film is later removed in the guard ring region, and a Schottky junction electrode is formed within the guard ring to form a Schottky diode.
上述した従来の製造方法では、通常のバイポーラトラン
ジスタの製造に加えて、半導体基板にガードリングを形
成する工程と、一旦形成した厚いシリコン酸化膜を除去
する工程とを追加しなければならず、工程数が多くなり
製造工程が複雑になるという問題がある。また、ガード
リングを形成した領域においてシリコン酸化膜の一部を
開孔する際の位置合わせ制御が必要とされる等の問題も
ある。In the conventional manufacturing method described above, in addition to the normal manufacturing of bipolar transistors, it is necessary to add a step of forming a guard ring on the semiconductor substrate and a step of removing the thick silicon oxide film once formed. There is a problem that the number increases and the manufacturing process becomes complicated. Further, there are also problems such as the need for positioning control when opening a part of the silicon oxide film in the region where the guard ring is formed.
本発明は以上の問題を解消し、製造工程の増大及び製造
の複雑化を招くことなくバイポーラトランジスタとショ
ソＩ・キーダイオードを一体化した半導体装置の製造を
可能とするものである。The present invention solves the above problems and makes it possible to manufacture a semiconductor device that integrates a bipolar transistor and a Shoso I/Key diode without increasing the number of manufacturing steps or complicating the manufacturing process.
本発明の半導体装置の製造方法は、−の導電型の半導体
基板上に絶縁膜を形成し、この絶縁膜の所定箇所に窓を
形成する工程と、この絶縁膜上に逆導電型の不純物を含
む多結晶シリコン膜を形成し、前記窓を通して半導体基
板に逆導電型の不純物を拡散してガードリングを形成す
る工程と、前記多結晶シリコン膜を選択的に除去して前
記ガードリング及びトランジスタ形成領域の一部に開孔
を形成し、この開孔内に半導体基板を露出させる工程と
、前記ガードリング領域をマスクした状態で前記トラン
ジスタ形成領域の開孔内に露出された半導体基板に逆導
電型の不純物及び一導電型の不純物を順次導入してベー
ス及びエミッタを形成する工程と、前記ガードリング領
域のマスクを除去した後に、開孔内に露出された半導体
基板主面にショットキー材料を形成してショットキーダ
イオードを形成する工程とを含んでいる。The method for manufacturing a semiconductor device of the present invention includes the steps of forming an insulating film on a semiconductor substrate of negative conductivity type, forming windows at predetermined locations on this insulating film, and adding impurities of opposite conductivity type onto this insulating film. forming a polycrystalline silicon film containing a polycrystalline silicon film, and diffusing impurities of opposite conductivity type into the semiconductor substrate through the window to form a guard ring, and selectively removing the polycrystalline silicon film to form the guard ring and the transistor. forming an opening in a part of the region and exposing the semiconductor substrate in the opening; and applying reverse conductivity to the semiconductor substrate exposed in the opening in the transistor formation region while masking the guard ring region. After sequentially introducing a type impurity and one conductivity type impurity to form a base and an emitter, and removing the mask of the guard ring region, a Schottky material is applied to the main surface of the semiconductor substrate exposed in the opening. forming a Schottky diode.
次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図（ａ）〜（ｈ）は本発明の一実施例を製造工程順
に示す断面図である。FIGS. 1(a) to 1(h) are cross-sectional views showing an embodiment of the present invention in the order of manufacturing steps.
先ず、第１図（ａ）のように、Ｐ型シリコン基板１に逆
の導電型であるＮ型不純物を高濃度に導入してＮ型埋込
コレクタ２を選択的に形成し、更にこのＮ型埋込コレク
タ２を含む領域上に低濃度のＮ型エピタキシャル層３を
１〜２μｍの厚さで形成する。続いて、選択酸化法によ
り厚いシリコン酸化膜４を形成して素子領域を分離する
。また、素子領域ではＮ型エピタキシャル層３の表面を
一旦露出させ、この上にシリコン酸化膜５を２０００〜
２５００人の厚さに成長させる。First, as shown in FIG. 1(a), N-type impurities of the opposite conductivity type are introduced into a P-type silicon substrate 1 at a high concentration to selectively form an N-type buried collector 2. A lightly doped N-type epitaxial layer 3 with a thickness of 1 to 2 μm is formed on the region including the buried collector 2 . Subsequently, a thick silicon oxide film 4 is formed by selective oxidation to isolate the element regions. In addition, in the element region, the surface of the N-type epitaxial layer 3 is once exposed, and a silicon oxide film 5 is deposited on it at a thickness of 2,000 to 2,000.
Grow to a depth of 2,500 people.
そして、このシリコン酸化膜５を選択的にエツチング除
去し、バイポーラトランジスタのコレクタ電極形成領域
６及びショットキーダイオードのガードリング形成領域
７において窓を開設し、この窓内に夫々前記Ｎ型エピタ
キシャル層３の表面を露出させる。Then, this silicon oxide film 5 is selectively etched away to form windows in the collector electrode formation region 6 of the bipolar transistor and the guard ring formation region 7 of the Schottky diode, and the N-type epitaxial layer 3 is formed in each window. expose the surface of
次いで、同図（ｂ）のように、全面に第１の多結晶シリ
コン膜８を２０００〜５０００人の厚さに成長し、更に
この上に耐酸化性被膜であるシリコン窒化膜（図示せず
）を選択的に形成し、このシリコン窒化膜を用いて前記
第１の多結晶シリコン膜８を選択酸化することによりこ
の多結晶シリコン膜８の全厚さに亘るシリコン酸化膜９
を形成し、コレクタ多結晶シリコン電極８ａを画成する
。この場合、コレクタ多結晶シリコン電極８ａ上の前記
シリコン窒化膜を除去し、この状態でリンを拡散するこ
とにより、コレクタ多結晶シリコン電極８ａをＮ導電型
とする。Next, as shown in FIG. 6B, a first polycrystalline silicon film 8 is grown to a thickness of 2,000 to 5,000 nm over the entire surface, and a silicon nitride film (not shown), which is an oxidation-resistant film, is then grown on the entire surface. ) is selectively formed, and by selectively oxidizing the first polycrystalline silicon film 8 using this silicon nitride film, a silicon oxide film 9 is formed over the entire thickness of this polycrystalline silicon film 8.
is formed to define a collector polycrystalline silicon electrode 8a. In this case, the silicon nitride film on the collector polycrystalline silicon electrode 8a is removed and phosphorus is diffused in this state to make the collector polycrystalline silicon electrode 8a of N conductivity type.
また、これに続いて今度はコレクタ多結晶シリコン電極
８ａをアルミニうム膜１０でマスクして前記第１の多結
晶シリコン膜８にポロンをイオン注入し、これをＰ導電
型の多結晶シリコン膜８ｂとして構成しておく。Subsequently, the collector polycrystalline silicon electrode 8a is masked with an aluminum film 10, and poron ions are implanted into the first polycrystalline silicon film 8, which is then replaced with a P conductivity type polycrystalline silicon film. 8b.
しかる後、同図（Ｃ）のように、全面に化学気相成長（
ＣＶＤ）法により第１のシリコン窒化膜１１を２０００
〜３０００人の厚さに成長する。そして、９００〜１０
００℃の熱処理を行うことにより、Ｐ導電型化した前記
第１の多結晶シリコン膜８ｂからエピタキシャル層３内
にボロンを拡散させ、ショットキーダイオードのガード
リング１２を形成する。After that, as shown in the same figure (C), chemical vapor deposition (
The first silicon nitride film 11 is deposited at a temperature of 2,000 yen by
Grows to ~3000 people thick. And 900-10
By performing heat treatment at 00° C., boron is diffused into the epitaxial layer 3 from the first polycrystalline silicon film 8b, which has become P conductive, to form a guard ring 12 of a Schottky diode.
更に、このガードリング１２内の領域及びバイポーラト
ランジスタの形成領域の一部、ずなわちベース、エミッ
タ形成領域を除く所定箇所にフォトレジスト膜１３をパ
ターン形成し、これをマスクにして反応性イオンエツチ
ング（ＲＩ Ｂ）法によって前記第１のシリコン窒化膜
１１及び第１の多結晶シリコン膜８ｂを順次異方性エツ
チングし、ガードリング１２内の領域及びヘース、エミ
ッタ形成領域に開孔を形成して前記シリコン酸化膜５の
一部５ａ、５ｂを露呈させる。このとき、ガードリング
１２内の領域の開孔内にはガードリング１２の表面１部
も同時に露呈される。Furthermore, a photoresist film 13 is patterned at a predetermined location excluding the region within this guard ring 12 and a part of the bipolar transistor formation region, that is, the base and emitter formation regions, and reactive ion etching is performed using this as a mask. The first silicon nitride film 11 and the first polycrystalline silicon film 8b are sequentially anisotropically etched by the (RI B) method to form openings in the region within the guard ring 12, the heath, and the emitter formation region. Parts 5a and 5b of the silicon oxide film 5 are exposed. At this time, a portion of the surface of the guard ring 12 is also exposed within the opening in the area within the guard ring 12.
次いで、前記フォトレジスト膜１３を除去した後、同図
（ｄ）のようにＣＶＤ法により全面に第２のシリコン窒
化膜１４を１０００〜２０００人の厚さに形成し、続い
てＲＩＥ法によりこの第２のシリコン窒化膜１４を異方
性エツチングすることにより、前記第１の多結晶シリコ
ン膜８ｂの開孔の側面にのみこの第２のシリコン窒化膜
１４を残存させる。Next, after removing the photoresist film 13, a second silicon nitride film 14 is formed on the entire surface by CVD to a thickness of 1000 to 2000 nm, as shown in FIG. By anisotropically etching the second silicon nitride film 14, the second silicon nitride film 14 remains only on the side surfaces of the openings in the first polycrystalline silicon film 8b.
なお、この時第１のシリコン窒化膜１１と第２のシリコ
ン窒化膜１４は一体化されることになる。Note that at this time, the first silicon nitride film 11 and the second silicon nitride film 14 are integrated.
そして、開孔内に露出しているシリコン酸化膜５ａ、５
ｂをバソファード弗酸によって除去する。Then, the silicon oxide films 5a, 5 exposed in the openings are
b is removed using Batho-Fade hydrofluoric acid.
この時、シリコン酸化膜５ａでは第１の多結晶シリコン
１Ｉ８ｂの下側までサイドエ・ノチングを行い、約５０
００変形度のアンダーカットを形成する。At this time, side etching is performed on the silicon oxide film 5a to the bottom of the first polycrystalline silicon 1I8b, and approximately 50%
An undercut with a degree of deformation of 00 is formed.
次に、同図（ｅ）のように第２の多結晶シリコン膜１５
を２０００〜４０００人成長して前記アンダーカット部
位を埋め戻し、この部位において第２の多結晶シリコン
膜１５を前記第１の多結晶シリコン膜８ｂに接続させる
。そして、９００°Ｃの熱処理によって第１の多結晶シ
リコン膜８ｂに含まれているポロンを第２の多結晶シリ
コン膜１５及びＮ型エピタキシャル層３に拡散させ、バ
イポーラトランジスタのグラフトベース１７を形成する
。次に、ポロン含有濃度差による多結晶シリコンのエツ
チングレート差を利用して第２の多結晶シリコン膜１５
を前記アンダーカットの埋め戻し部位のみに残存するよ
うに選択エツチングを行う。その後、露出している第２
の多結晶シリコン膜１５の側面とＮ型エピタキシャル層
３及びガードリング１２を含むショットキーダイオード
形成領域の表面を酸化してシリコン酸化膜１６を成長さ
せる。Next, the second polycrystalline silicon film 15 is deposited as shown in FIG.
2000 to 4000 layers are grown to backfill the undercut portion, and the second polycrystalline silicon film 15 is connected to the first polycrystalline silicon film 8b at this portion. Then, by heat treatment at 900° C., poron contained in the first polycrystalline silicon film 8b is diffused into the second polycrystalline silicon film 15 and the N-type epitaxial layer 3, thereby forming the graft base 17 of the bipolar transistor. . Next, the second polycrystalline silicon film 15 is etched using the difference in etching rate of polycrystalline silicon due to the difference in concentration of poron.
Selective etching is performed so that the etching remains only in the backfilling area of the undercut. Then the exposed second
A silicon oxide film 16 is grown by oxidizing the side surface of the polycrystalline silicon film 15 and the surface of the Schottky diode formation region including the N-type epitaxial layer 3 and the guard ring 12.
次いで、同図（ｆ）のように第３の多結晶シリコン膜１
８を５００〜１５００人成長するとともに、この上にフ
ォトレジスト膜１９を選択的に形成し、これをマスクに
してエミッタ形成領域における前記第３の多結晶シリコ
ン膜１８をエツチング除去する。更に、このフォトレジ
スト［！１９をマスクにしてボロンを１．０〜５．ＯＸ
１０１３ｃ ｍ−”のドーズ量でイオン注入し、Ｐ型
活性ベース領域２０を形成する。この時、ショットキー
ダイオードの形成領域は前記第３の多結晶シリコン膜１
８とフォトレジスト膜１９に覆われているためポロンが
注入されることはない。Next, the third polycrystalline silicon film 1 is formed as shown in FIG.
At the same time, a photoresist film 19 is selectively formed thereon, and using this as a mask, the third polycrystalline silicon film 18 in the emitter formation region is removed by etching. Furthermore, this photoresist [! Use 19 as a mask and apply boron from 1.0 to 5. OX
Ion implantation is performed at a dose of 1013 cm-'' to form a P-type active base region 20. At this time, the Schottky diode formation region is formed in the third polycrystalline silicon film 1.
8 and photoresist film 19, no poron is implanted.
次に、フォトレジスト膜１９を除去した後に、同図（ｇ
）のようにＣＶＤ法により第３のシリコン窒化膜２１を
１０００〜２０００人成長し、続いてＲＩＥ法によって
前記第３のシリコン窒化膜２１を異方性エツチングして
溝形状部の側面にのみ前記第３のシリコン窒化膜２１を
残存させる。更に、エミッタ形成領域の底部のシリコン
酸化膜１６をエツチング除去する。この時ショットキー
ダイオード形成領域では前記第３の多結晶シリコン膜１
８で覆われているために、シリコン酸化膜１６はエツチ
ングされることはない。Next, after removing the photoresist film 19,
), a third silicon nitride film 21 of 1,000 to 2,000 layers is grown by the CVD method, and then the third silicon nitride film 21 is anisotropically etched by the RIE method so that the third silicon nitride film 21 is etched only on the side surfaces of the groove-shaped portion. The third silicon nitride film 21 is left. Furthermore, the silicon oxide film 16 at the bottom of the emitter formation region is removed by etching. At this time, in the Schottky diode formation region, the third polycrystalline silicon film 1
8, the silicon oxide film 16 is not etched.
そして、第４の多結晶シリコン１Ｈｊ２２を１５００〜
２５００人成長し、全面に砒素を５．ＯＸ １０１５〜
１．０〜Ｘ １０１６ｃｍ−”のドーズ量でイオン注入
し、９００〜９５０℃で押込み拡散によってＮ型エミッ
タ２３を前記Ｐ型活性ベース領域２０内に形成すること
よってバイポーラトランジスタが形成される。Then, the fourth polycrystalline silicon 1Hj22 was heated to 1500~
2,500 people grew and the whole surface was covered with arsenic. OX 1015～
A bipolar transistor is formed by forming an N-type emitter 23 in the P-type active base region 20 by ion implantation at a dose of 1.0 to 1016 cm-'' and by push-diffusion at 900 to 950°C.
この時、ショットキーダイオード形成領域には、シリコ
ン酸化膜１６がマスクとなり砒素は拡散されない。また
、前記エミッタ２３とグラフトベース１７は前記第３の
シリコン窒化膜２１によってその距離が制御性良く確保
されているために、高濃度の逆導電型領域の接触による
耐圧低下も発生しない。At this time, the silicon oxide film 16 serves as a mask in the Schottky diode formation region, and arsenic is not diffused. Further, since the distance between the emitter 23 and the graft base 17 is ensured with good controllability by the third silicon nitride film 21, a breakdown voltage drop does not occur due to contact of the high concentration opposite conductivity type regions.
次に、同図（ｈ）のように砒素がイオン注入された第４
の多結晶シリコン膜２２及び第３の多結晶シリコン膜１
８を選択的に除去することよってエミッタ電極２４を形
成する。そして、ＣＶＤ法によりシリコン酸化膜２５を
２０００〜３０００人成長し、エミッタ、コレクタ、シ
ョットキーダイオード。Next, as shown in the same figure (h), arsenic ions were implanted into the fourth
polycrystalline silicon film 22 and third polycrystalline silicon film 1
By selectively removing 8, an emitter electrode 24 is formed. Then, 2,000 to 3,000 silicon oxide films 25 are grown using the CVD method to form emitters, collectors, and Schottky diodes.
更に図示は省略するがベース、抵抗等の各種コンタクト
をＲＩＥ法により開孔する。これにより、ショットキー
ダイオード領域ではＮ型エピタキシャル層３とガードリ
ング層１２が露出される。この上にショットキー材料、
例えば白金を３００〜８００人の厚さにスパッタ成膜し
、更に熱処理して白金シリサイド２６を形成し、ショッ
トキーダイオードが形成される。この時、他のコンタク
ト部でも白金シリサイド２６が形成される。Furthermore, although not shown in the drawings, various contacts such as a base and a resistor are formed by the RIE method. As a result, the N-type epitaxial layer 3 and the guard ring layer 12 are exposed in the Schottky diode region. On top of this, the Schottky material,
For example, a Schottky diode is formed by sputtering platinum to a thickness of 300 to 800 mm and further heat-treating it to form platinum silicide 26. At this time, platinum silicide 26 is also formed in other contact portions.
以下、アルミニウム２７を通常の方法により電極配線を
形成し、半導体装置を完成する。Thereafter, electrode wiring is formed on the aluminum 27 by a conventional method to complete a semiconductor device.
したがって、この製造方法では、バイポーラトランジス
タのグラフトベース１７とエミッタ２３及びショットキ
ーダイオードのガードリング１２を夫々自己整合的に形
成することが可能となる。Therefore, with this manufacturing method, it is possible to form the graft base 17 and emitter 23 of the bipolar transistor and the guard ring 12 of the Schottky diode in a self-aligned manner.
また、グラフトベース１７とガードリング１２は、第１
の多結晶シリコン膜８ｂに含有されているボロンをＮ型
エピタキシャル層３に拡散して形成しているが、夫々別
個の工程で拡散しているために、バイポーラトランジス
タのエミッタ２３とグラフトベース１７の接触による耐
圧の低下を発生することなくショットキーダイオードの
ガードリング１２を確実に形成することが可能である。In addition, the graft base 17 and the guard ring 12 are connected to the first
The boron contained in the polycrystalline silicon film 8b is diffused into the N-type epitaxial layer 3. However, since the boron is diffused in separate steps, the emitter 23 and graft base 17 of the bipolar transistor are It is possible to reliably form the guard ring 12 of the Schottky diode without causing a drop in breakdown voltage due to contact.
また、その為に特別なフォトレジスト工程を付加する必
要もない。Further, there is no need to add a special photoresist process for this purpose.
また、実施例のようにバイポーラトランジスタとショッ
トキーダイオードを一体に構成し、かつ第１の多結晶シ
リコン８ｂをグラフトベース１７とガードリング１２に
夫々接続させてなる半導体装置の構成では、ショットキ
ーダイオードをクランプダイオードとして用いることも
可能である。Furthermore, in the structure of the semiconductor device in which the bipolar transistor and the Schottky diode are integrated as in the embodiment and the first polycrystalline silicon 8b is connected to the graft base 17 and the guard ring 12, the Schottky diode is It is also possible to use it as a clamp diode.
以上説明したように本発明は、−の導電型の半導体基板
上に絶縁膜を形成し、この絶縁膜の所定箇所に窓を形成
した上で、この絶縁膜上に形成した逆導電型の不純物を
含む多結晶シリコン膜によって半導体基板に逆導電型の
不純物を拡散してガードリングを形成し、かつこの半導
体基板のバイポーラトランジスタ形成領域の一部に逆導
電型の不純物及び一導電型の不純物を順次導入してベー
ス及びエミッタを形成した後に、前記ガードリング領域
における開孔内に露出された半導体基板主面にショット
キー材料を形成してショットキーダイオードを形成する
工程を含んでいるので、ショットキーダイオードのガー
ドリングをバイポーラトランジスタのベース（グラフト
ベース）と同様に自己整合的に整合でき、しかもこれを
絶縁膜に開設した窓によって所望の位置に容易に形成で
きる。このため、従来のようなガードリング形成工程及
びその後における厚いシリコン酸化膜の除去工程等の複
雑な工程は不要となり、しかもこの際の位置合わせが不
要とされるのでその製造を極めて容易なものにでき、高
性能なバイポーラトランジスタとショットキーダイオー
ドが共存する半導体装置の製造が達成できる。As explained above, the present invention involves forming an insulating film on a semiconductor substrate of negative conductivity type, forming windows at predetermined locations on this insulating film, and then using impurities of opposite conductivity type formed on this insulating film. A guard ring is formed by diffusing impurities of opposite conductivity type into a semiconductor substrate using a polycrystalline silicon film containing impurities, and impurities of opposite conductivity type and impurities of one conductivity type are diffused into a part of the bipolar transistor forming region of this semiconductor substrate. The method includes the step of sequentially introducing a Schottky material to form a base and an emitter, and then forming a Schottky material on the main surface of the semiconductor substrate exposed in the opening in the guard ring region to form a Schottky diode. The guard ring of the key diode can be self-aligned in the same way as the base (graft base) of the bipolar transistor, and moreover, it can be easily formed at a desired position using a window formed in the insulating film. This eliminates the need for complicated processes such as the conventional guard ring formation process and subsequent thick silicon oxide film removal process, and also eliminates the need for alignment, making manufacturing extremely easy. This makes it possible to manufacture semiconductor devices in which high-performance bipolar transistors and Schottky diodes coexist.
第１図（ａ）〜（ｈ）は本発明の一実施例を製造工程順
に示す断面図である。
１・・・Ｐ型シリコン基板、２・・・Ｎ型埋込コレクタ
、３・・・Ｎ型エピタキシャル層、４．５ （５ａ、
５ｂ）・・・シリコン酸化膜、８ （８ａ、８ｂ）・・
・第１の多結晶シリコン膜、９・・・シリコン酸化膜、
１０・・・アルミニウム膜、１１・・・第１のシリコン
窒化膜、１２・・・ガードリング、１２・・・フォトレ
ジスト膜、１４・・・第２のシリコン窒化膜、１５・・
・第２の多結晶シリコン膜、１６・・・シリコン酸化膜
、１７・・・グラフトベース、１８・・・第３の多結晶
シリコン膜、１９・・・フォトレジスト膜、２０・・・
活性ベース、２１・・・第３のシリコン窒化膜、２２・
・・第４の多結晶シリコン膜、２３・・・エミッタ、２
４・・・エミッタ電極、２５・・・シリコン酸化膜、２
６・・・白金シリサイド、２７・・・アルミニウム。FIGS. 1(a) to 1(h) are cross-sectional views showing an embodiment of the present invention in the order of manufacturing steps. DESCRIPTION OF SYMBOLS 1... P-type silicon substrate, 2... N-type buried collector, 3... N-type epitaxial layer, 4.5 (5a,
5b)...Silicon oxide film, 8 (8a, 8b)...
・First polycrystalline silicon film, 9... silicon oxide film,
DESCRIPTION OF SYMBOLS 10... Aluminum film, 11... First silicon nitride film, 12... Guard ring, 12... Photoresist film, 14... Second silicon nitride film, 15...
- Second polycrystalline silicon film, 16... silicon oxide film, 17... graft base, 18... third polycrystalline silicon film, 19... photoresist film, 20...
Active base, 21...Third silicon nitride film, 22.
...Fourth polycrystalline silicon film, 23... Emitter, 2
4... Emitter electrode, 25... Silicon oxide film, 2
6...Platinum silicide, 27...Aluminum.
Claims (1)
ショットキーダイオードとを形成してなる半導体装置の
製造方法において、前記一の導電型の半導体基板上に絶
縁膜を形成し、この絶縁膜の所定箇所に窓を形成する工
程と、この絶縁膜上に逆導電型の不純物を含む多結晶シ
リコン膜を形成し、前記窓を通して半導体基板に逆導電
型の不純物を拡散してガードリングを形成する工程と、
前記多結晶シリコン膜を選択的に除去して前記ガードリ
ング及びトランジスタ形成領域の一部に開孔を形成し、
この開孔内に半導体基板を露出させる工程と、前記ガー
ドリング領域をマスクした状態で前記トランジスタ形成
領域の開孔内に露出された半導体基板に逆導電型の不純
物及び一導電型の不純物を順次導入してベース及びエミ
ッタを形成する工程と、前記ガードリング領域のマスク
を除去した後に、開孔内に露出された半導体基板主面に
ショットキー材料を形成してショットキーダイオードを
形成する工程とを含むことを特徴とする半導体装置の製
造方法。(1) In a method for manufacturing a semiconductor device in which a bipolar transistor and a Schottky diode are formed on the same semiconductor substrate, an insulating film is formed on the semiconductor substrate of the one conductivity type, and predetermined locations of the insulating film are formed on the semiconductor substrate of the one conductivity type. forming a polycrystalline silicon film containing impurities of opposite conductivity type on the insulating film, and diffusing the impurities of opposite conductivity type into the semiconductor substrate through the window to form a guard ring. ,
selectively removing the polycrystalline silicon film to form an opening in a part of the guard ring and transistor formation region;
A step of exposing the semiconductor substrate in the opening, and sequentially applying impurities of opposite conductivity type and impurities of one conductivity type to the semiconductor substrate exposed in the opening of the transistor formation region while masking the guard ring region. and forming a Schottky diode by forming a Schottky material on the main surface of the semiconductor substrate exposed in the opening after removing the mask in the guard ring region. A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8500986A JPS62243360A (en) | 1986-04-15 | 1986-04-15 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8500986A JPS62243360A (en) | 1986-04-15 | 1986-04-15 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243360A true JPS62243360A (en) | 1987-10-23 |
Family
ID=13846742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8500986A Pending JPS62243360A (en) | 1986-04-15 | 1986-04-15 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243360A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278436A (en) * | 1989-04-25 | 1991-12-10 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
-
1986
- 1986-04-15 JP JP8500986A patent/JPS62243360A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278436A (en) * | 1989-04-25 | 1991-12-10 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
| JP2543224B2 (en) * | 1989-04-25 | 1996-10-16 | 松下電子工業株式会社 | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02125623A (en) | Manufacture of self-alignment transistor | |
| JPH06101473B2 (en) | Semiconductor device | |
| JPH025432A (en) | Semiconductor device and its manufacture | |
| JPS63200568A (en) | Bipolar transistor employing cmos technology and manufacture of the same | |
| WO1991005372A1 (en) | Integrated circuit device | |
| JPS62243360A (en) | Manufacture of semiconductor device | |
| US5187108A (en) | Method of manufacturing a bipolar transistor | |
| JPS5911644A (en) | Manufacture of semiconductor device | |
| JPS624339A (en) | Semiconductor device and manufacture thereof | |
| JP2890509B2 (en) | Method for manufacturing semiconductor device | |
| JPS6143858B2 (en) | ||
| JPS62281367A (en) | Manufacture of semiconductor device | |
| KR930011542B1 (en) | Manufacturing method of bipolar transistor | |
| JP2557840B2 (en) | Semiconductor device manufacturing method | |
| KR950000137B1 (en) | Manufacturing method of semiconductor device | |
| JPS63211755A (en) | Manufacture of semiconductor device | |
| JPS6122866B2 (en) | ||
| JP2836393B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3146490B2 (en) | Method for manufacturing semiconductor device | |
| JPS63177555A (en) | Manufacture of semiconductor device | |
| JPS61187365A (en) | Manufacture of semiconductor device | |
| JPH04162631A (en) | Manufacture of semiconductor device | |
| JPS6346769A (en) | Manufacture of semiconductor device | |
| JPS621260A (en) | Semiconductor device and manufacture thereof | |
| JPH01214166A (en) | Semiconductor integrated circuit device with bipolar transistor |