JPS62243324A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS62243324A JPS62243324A JP8644186A JP8644186A JPS62243324A JP S62243324 A JPS62243324 A JP S62243324A JP 8644186 A JP8644186 A JP 8644186A JP 8644186 A JP8644186 A JP 8644186A JP S62243324 A JPS62243324 A JP S62243324A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- metal
- resist
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims 6
- 238000000576 coating method Methods 0.000 claims 6
- 239000010408 film Substances 0.000 abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 239000007789 gas Substances 0.000 abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 5
- 239000001257 hydrogen Substances 0.000 abstract description 5
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 5
- 238000006722 reduction reaction Methods 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract 1
- 229910052721 tungsten Inorganic materials 0.000 description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 15
- 239000010937 tungsten Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910020968 MoSi2 Inorganic materials 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- -1 Mo(GO)6 Inorganic materials 0.000 description 1
- 229910015255 MoF6 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910008940 W(CO)6 Inorganic materials 0.000 description 1
- XMPZLAQHPIBDSO-UHFFFAOYSA-N argon dimer Chemical compound [Ar].[Ar] XMPZLAQHPIBDSO-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- RLCOZMCCEKDUPY-UHFFFAOYSA-H molybdenum hexafluoride Chemical compound F[Mo](F)(F)(F)(F)F RLCOZMCCEKDUPY-UHFFFAOYSA-H 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は微細な電極コンタクトや多層配線を有する高密
度大集積な半導体集積回路の製造方法に関するものであ
る。
度大集積な半導体集積回路の製造方法に関するものであ
る。
従来の技術
］ンタクトに電極を形成する場合において、通常は人Ｅ
等の金属が用いられ、その堆積法としてはスパッタ法が
採用されている。しかしながらコンタクトの幅が１μｍ
以下の微細寸法になるとＡＩのスパッタ法ではコンタク
トの側面にほとんどムｌが付着し力くなる。その結果、
人ｌ配線が断線したりエレクトロマイグレーション耐性
等の信頼性に重要な問題が発生することになる。
等の金属が用いられ、その堆積法としてはスパッタ法が
採用されている。しかしながらコンタクトの幅が１μｍ
以下の微細寸法になるとＡＩのスパッタ法ではコンタク
トの側面にほとんどムｌが付着し力くなる。その結果、
人ｌ配線が断線したりエレクトロマイグレーション耐性
等の信頼性に重要な問題が発生することになる。
これを防ぐためにコンタクトに選択的にメタルを埋込む
技術がある。この例を以下に示す。
技術がある。この例を以下に示す。
第９図に従来の製造法を用いて、微細コンタクトに選択
的に金属を埋込んだ場合の断面図を示す。
的に金属を埋込んだ場合の断面図を示す。
同図において８は半導体基板、９は拡散層、１０は絶縁
膜、１１はコンタクトホール、１２はコンタクトホール
１１に埋込まれた高融点金属のタングステン、１３は絶
縁膜上に堆積したタングステン、１４は拡散層に侵入し
たタングステンである。
膜、１１はコンタクトホール、１２はコンタクトホール
１１に埋込まれた高融点金属のタングステン、１３は絶
縁膜上に堆積したタングステン、１４は拡散層に侵入し
たタングステンである。
これは以下に述べる製法により形成された。即ち、絶縁
膜１ｏにコンタクトホール１１を開孔した後、ｗＦ６（
６弗化タングステン）と基板シリコン８を反応させ、 ２ｗＦ６＋３８工→２ ｗ ＋３８ｉＦ４タングステン
（ロ））１２をコンタクトホール１１に選択的に成長さ
せる。この時、コンタクトホール１１の底面にはシリコ
ン基板が露出しているので生じる。即ち、長時間反応さ
せると、絶縁物１゜上に付着した反応副産物や絶縁膜１
ｏの表面にはじめから存在する核を中心としてＷ１３が
堆積されることになる。このように絶縁膜１ｏ上にＷ１
３が堆積すると選択性が失なわれ、コンタクトホール１
２のみにＷ１２を埋込むことが不可能となる。
膜１ｏにコンタクトホール１１を開孔した後、ｗＦ６（
６弗化タングステン）と基板シリコン８を反応させ、 ２ｗＦ６＋３８工→２ ｗ ＋３８ｉＦ４タングステン
（ロ））１２をコンタクトホール１１に選択的に成長さ
せる。この時、コンタクトホール１１の底面にはシリコ
ン基板が露出しているので生じる。即ち、長時間反応さ
せると、絶縁物１゜上に付着した反応副産物や絶縁膜１
ｏの表面にはじめから存在する核を中心としてＷ１３が
堆積されることになる。このように絶縁膜１ｏ上にＷ１
３が堆積すると選択性が失なわれ、コンタクトホール１
２のみにＷ１２を埋込むことが不可能となる。
この方法では約２０００〜３０００への厚みのＷの選択
成長が限度であり、０．５〜１μｍの深さを持つコンタ
クトを完全に埋込むことが出来ない。
成長が限度であり、０．５〜１μｍの深さを持つコンタ
クトを完全に埋込むことが出来ない。
さらにコンタクト１１底面の周辺部では絶縁膜１０のス
トレス等の原因により、Ｗ１４が拡散層９まで侵入し、
拡散層９と半導体基板８との接合を破壊に至らしめる。
トレス等の原因により、Ｗ１４が拡散層９まで侵入し、
拡散層９と半導体基板８との接合を破壊に至らしめる。
以上述べたごとく、従来の製造法では、厚くＷを埋込む
ことが出来ないだめ、配線の断線が起こったり、まだ、
信頼性上の問題。
ことが出来ないだめ、配線の断線が起こったり、まだ、
信頼性上の問題。
接合破壊等の問題が発生する。
＋ １＼本発明
は従来の欠点を鑑みてなされたもので、簡単な方法で、
金属の侵入によるコンタクトの破壊を防ぐと共に選択的
にコンタクトホールを金属で埋込むことを目的としてい
る。
は従来の欠点を鑑みてなされたもので、簡単な方法で、
金属の侵入によるコンタクトの破壊を防ぐと共に選択的
にコンタクトホールを金属で埋込むことを目的としてい
る。
問題点を解決するだめの手段
６、、−７
本発明は上記問題点を解決するため、コンタクトホール
を形成した後、コンタクトホールの側面及び底面にのみ
薄く半導体薄膜あるいは金属を含む薄膜を形成する。そ
の後、金属を含んだガスを反応させ、選択的にコンタク
トホールを金属で埋込むものである。
を形成した後、コンタクトホールの側面及び底面にのみ
薄く半導体薄膜あるいは金属を含む薄膜を形成する。そ
の後、金属を含んだガスを反応させ、選択的にコンタク
トホールを金属で埋込むものである。
作用
本発明は上記の方法により、微細なコンタクトホールに
断線することなく電極配線を形成することが出来る上に
、コンタクトの破壊防止、配線の信頼性向上に効果があ
る。
断線することなく電極配線を形成することが出来る上に
、コンタクトの破壊防止、配線の信頼性向上に効果があ
る。
実施例
第１図は本発明の実施例において、金属（タングステン
）を完全に埋込んだ微細なコンタクトの断面図である。
）を完全に埋込んだ微細なコンタクトの断面図である。
同図において１は半導体基板（シリコン層）、２は高濃
度の拡散層（シリコン層）、３は絶縁膜、４はコンタク
トホール、５はコンタクトホール４の側面及び底面に選
択的に形成された多結晶シリコン膜、７はコンタクトホ
ール４に選択的に埋込まれたタングステン（Ｗ）である
。
度の拡散層（シリコン層）、３は絶縁膜、４はコンタク
トホール、５はコンタクトホール４の側面及び底面に選
択的に形成された多結晶シリコン膜、７はコンタクトホ
ール４に選択的に埋込まれたタングステン（Ｗ）である
。
第２図〜第８図にて製造方法を説明する。第２図におい
て、１は半導体シリコン基板、２は高濃度の拡散層、３
は絶縁膜でコンタクトホール４が形成され、拡散層２が
露出している。第３図において全面にＣＶＤ法で多結晶
シリコン膜５を１ｏＯ〜１０ｏＯ人と薄く堆積する。こ
の場合、多結晶シリコン膜のかわりに金属を含む膜を堆
積してもよい。例を上げると、ｗ８ｉ２ 、ｗ 、Ｍｏ
、 ＭｏＳｉ２等がある。ＣＶＤ法はステップカバレ
ジがよいのでコンタクトホール４の側面に充分に膜が付
着する。
て、１は半導体シリコン基板、２は高濃度の拡散層、３
は絶縁膜でコンタクトホール４が形成され、拡散層２が
露出している。第３図において全面にＣＶＤ法で多結晶
シリコン膜５を１ｏＯ〜１０ｏＯ人と薄く堆積する。こ
の場合、多結晶シリコン膜のかわりに金属を含む膜を堆
積してもよい。例を上げると、ｗ８ｉ２ 、ｗ 、Ｍｏ
、 ＭｏＳｉ２等がある。ＣＶＤ法はステップカバレ
ジがよいのでコンタクトホール４の側面に充分に膜が付
着する。
第４図においてレジスト６を全面にコートし、表面の平
坦化を行なう０レジスト６は液状なのでコンタクトホー
ル４はレジスト６で完全に埋まる。
坦化を行なう０レジスト６は液状なのでコンタクトホー
ル４はレジスト６で完全に埋まる。
引き続き第５図において、レジスト６をドライエツチン
グ法により全面エツチングし、コンタクトホール４のみ
レジスト６を残す。コンタクトホールのレジスト６の厚
みはエツチング時間によってコントロール出来る。コン
タクトホール４上にハ厚いレジスト５が残っているので
この工程が可トホール４が埋まる物質であり、かつ薄膜
５、及び絶縁３がエツチングされずに、上記物質が除去
出来るものであれば何でもよく例としてはポリイミドで
もよい。第６図においてレジスト５をマスクとして多結
晶シリコン膜５をエツチングし、コンタクトホール４の
側面及び底面にのみ多結晶シリコン膜６を残す。第７図
においてレジスト６を除去した後、ｗＦ６（ｅ弗化タン
グステン）を人ｒ（アルゴン）で希釈したガスを多結晶
シリコン膜５と反応させタングステン膜（Ｗ）を堆積さ
せる。即ち、 ２ ｗＦ６−１−３８ｉ→２ｗ−４−３８ｉＦ４ の
シリコン還元反応を利用してコンタクトホール４の側面
及び底面のみにタングステン７を選択成長させる。
グ法により全面エツチングし、コンタクトホール４のみ
レジスト６を残す。コンタクトホールのレジスト６の厚
みはエツチング時間によってコントロール出来る。コン
タクトホール４上にハ厚いレジスト５が残っているので
この工程が可トホール４が埋まる物質であり、かつ薄膜
５、及び絶縁３がエツチングされずに、上記物質が除去
出来るものであれば何でもよく例としてはポリイミドで
もよい。第６図においてレジスト５をマスクとして多結
晶シリコン膜５をエツチングし、コンタクトホール４の
側面及び底面にのみ多結晶シリコン膜６を残す。第７図
においてレジスト６を除去した後、ｗＦ６（ｅ弗化タン
グステン）を人ｒ（アルゴン）で希釈したガスを多結晶
シリコン膜５と反応させタングステン膜（Ｗ）を堆積さ
せる。即ち、 ２ ｗＦ６−１−３８ｉ→２ｗ−４−３８ｉＦ４ の
シリコン還元反応を利用してコンタクトホール４の側面
及び底面のみにタングステン７を選択成長させる。
この反応ではｗＦ６は主に多結晶シリコン５と反応する
ので、半導体基板１に存在する単結晶シリコンの拡散層
１とはほとんど反応しない。したがって、ｗＦ６が拡散
層２と反応し絶縁膜３の界面に沿ってタングステンが侵
入する現象、及びｗＦが拡散層２と反応し、タングステ
ンが垂直方向に進み接合が破壊される現象が阻止される
。この結果、タングステン７による接合破壊、コンタク
ト破壊が起こらない。次に第８図においてｗＦ６とＨ２
（水素）を含んだガスを反応させる。即ち、ＷＦ６ ＋
３ Ｈ２→ｗ＋ｅＨＦ の水素還元反応を利用してタ
ングステン７を成長させる。この時、水素は金属表面の
みに吸着してイオン化する性質があるので、水素還元反
応はコンタクトホール４の側面及び底面からのみ成長し
、絶縁膜３上には成長しない。さらに、コンタクトホー
ル４において、側面からの反応による堆積も利用してい
るので、短時間でコンタクトホール４を埋込むことが出
来る。例えば、アスペクト比が１のコンタクトホールで
は時間が半分になる。さらにコンタクトが微細になるほ
どその効果が大きい。成長時間が短かいと、絶縁膜３上
に反応の副産物が付着しない上に、はじめから絶縁膜３
上に存在する核を中心としてタングステンが堆積されな
い。そのため選択性が保たれコンタクトホール４をタン
グステン７コンタクトホール４の側面に付着している多
結晶シリコン５の高さをコントロール出来るので、コン
タクトホール４に埋込まれたタングステン７の平坦性を
よくすることが出来る。この後は通常のスパッタ法で簡
単に電極や配線を形成することが可能となる。
ので、半導体基板１に存在する単結晶シリコンの拡散層
１とはほとんど反応しない。したがって、ｗＦ６が拡散
層２と反応し絶縁膜３の界面に沿ってタングステンが侵
入する現象、及びｗＦが拡散層２と反応し、タングステ
ンが垂直方向に進み接合が破壊される現象が阻止される
。この結果、タングステン７による接合破壊、コンタク
ト破壊が起こらない。次に第８図においてｗＦ６とＨ２
（水素）を含んだガスを反応させる。即ち、ＷＦ６ ＋
３ Ｈ２→ｗ＋ｅＨＦ の水素還元反応を利用してタ
ングステン７を成長させる。この時、水素は金属表面の
みに吸着してイオン化する性質があるので、水素還元反
応はコンタクトホール４の側面及び底面からのみ成長し
、絶縁膜３上には成長しない。さらに、コンタクトホー
ル４において、側面からの反応による堆積も利用してい
るので、短時間でコンタクトホール４を埋込むことが出
来る。例えば、アスペクト比が１のコンタクトホールで
は時間が半分になる。さらにコンタクトが微細になるほ
どその効果が大きい。成長時間が短かいと、絶縁膜３上
に反応の副産物が付着しない上に、はじめから絶縁膜３
上に存在する核を中心としてタングステンが堆積されな
い。そのため選択性が保たれコンタクトホール４をタン
グステン７コンタクトホール４の側面に付着している多
結晶シリコン５の高さをコントロール出来るので、コン
タクトホール４に埋込まれたタングステン７の平坦性を
よくすることが出来る。この後は通常のスパッタ法で簡
単に電極や配線を形成することが可能となる。
本実施例では、第７図、第８図において、金属を含んだ
ガスとしてｗＦ６を用いた例を示したが、他のガスとし
てＭｏＦ６ 、Ｍｏ（ＧＯ）６ 、Ｗ（ＣＯ）６を使っ
て同様にＭｏやＷを堆積することができる。
ガスとしてｗＦ６を用いた例を示したが、他のガスとし
てＭｏＦ６ 、Ｍｏ（ＧＯ）６ 、Ｗ（ＣＯ）６を使っ
て同様にＭｏやＷを堆積することができる。
また第１図〜第８図に示しだ拡散層２はシリコン層であ
るが、この表面に、ｗ Ｓｉ２ 、 Ｔｉ Ｓｉ２ 、
Ｍｏ Ｓｉ２ 。
るが、この表面に、ｗ Ｓｉ２ 、 Ｔｉ Ｓｉ２ 、
Ｍｏ Ｓｉ２ 。
Ｍｏ、Ｔｉ等の膜があっても当然ながら本発明の方法を
用いることが出来るのは言うまでもない。
用いることが出来るのは言うまでもない。
発明の効果
以上述べたように本発明によれば、簡単な方法で、コン
タクトを破壊することなく微細なコンタクトホールを選
択的に金属で埋込むことができるので、電極や配線を形
成しても断線が起こらない）書にエレクトロマイグレー
ション耐性等の信頼性向上に著しい効果がある。従って
高密度で大集積な半導体集積回路の実現が容易となる。
タクトを破壊することなく微細なコンタクトホールを選
択的に金属で埋込むことができるので、電極や配線を形
成しても断線が起こらない）書にエレクトロマイグレー
ション耐性等の信頼性向上に著しい効果がある。従って
高密度で大集積な半導体集積回路の実現が容易となる。
第１図は本発明の一実施例における微細なコンタクトの
断面図、第２図〜第８図は上記微細なコンタクトの製造
プロセスを説明するだめの断面図、第９図は従来の製造
法による微細なコンタクトの断面図である。 １・・・・・・半導体基板、２・・・・・・拡散層、３
・・・・・・絶縁膜、４・・・・・・コンタクトホール
、５・・・・・・多結晶シリコン膜、７・・・・・・コ
ンタクトホールに埋込まれたタングステン（Ｗ）。
断面図、第２図〜第８図は上記微細なコンタクトの製造
プロセスを説明するだめの断面図、第９図は従来の製造
法による微細なコンタクトの断面図である。 １・・・・・・半導体基板、２・・・・・・拡散層、３
・・・・・・絶縁膜、４・・・・・・コンタクトホール
、５・・・・・・多結晶シリコン膜、７・・・・・・コ
ンタクトホールに埋込まれたタングステン（Ｗ）。
Claims (2)
- （１）半導体基板上の絶縁膜に電極又は配線用のコンタ
クトホールを形成する第１の工程、上記コンタクトホー
ルの側面及び底面にのみ薄く半導体膜又は第１の金属を
含んだ膜を形成する第２の工程、第２の金属を含んだガ
スを反応させて上記コンタクトホールに上記第２の金属
を選択的に成長させる第３の工程を含むことを特徴とす
る半導体集積回路の製造方法。 - （２）第２の工程が、コンタクトホールを含む全面に半
導体膜と第１の金属を含んだ膜と上記絶縁膜とはエッチ
ング特性の異なる塗布膜を表面が平坦化されるように形
成する工程、上記塗布膜をエッチングすることにより上
記コンタクトホールのみ上記塗布膜を残す工程、上記塗
布膜をマスクとして上記半導体膜又は上記第１の金属を
含んだ膜を除去し上記コンタクトホールの側面及び底面
にのみ薄く上記半導体膜又は上記第１の金属を含んだ膜
を形成する工程、上記塗布膜を除去する工程よりなるこ
とを特徴とする特許請求の範囲第１項記載の半導体集積
回路の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8644186A JPS62243324A (ja) | 1986-04-15 | 1986-04-15 | 半導体集積回路の製造方法 |
| US07/532,170 US5084413A (en) | 1986-04-15 | 1990-05-29 | Method for filling contact hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8644186A JPS62243324A (ja) | 1986-04-15 | 1986-04-15 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243324A true JPS62243324A (ja) | 1987-10-23 |
Family
ID=13887002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8644186A Pending JPS62243324A (ja) | 1986-04-15 | 1986-04-15 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243324A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247830A (ja) * | 1988-08-10 | 1990-02-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03230531A (ja) * | 1990-02-06 | 1991-10-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
| USRE36663E (en) * | 1987-12-28 | 2000-04-18 | Texas Instruments Incorporated | Planarized selective tungsten metallization system |
| JP2008227532A (ja) * | 1993-10-22 | 2008-09-25 | At & T Corp | タングステン形成プロセス |
-
1986
- 1986-04-15 JP JP8644186A patent/JPS62243324A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36663E (en) * | 1987-12-28 | 2000-04-18 | Texas Instruments Incorporated | Planarized selective tungsten metallization system |
| JPH0247830A (ja) * | 1988-08-10 | 1990-02-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03230531A (ja) * | 1990-02-06 | 1991-10-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2008227532A (ja) * | 1993-10-22 | 2008-09-25 | At & T Corp | タングステン形成プロセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3179212B2 (ja) | 半導体装置の製造方法 | |
| JPS62260340A (ja) | 半導体装置の製造方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JPS62243324A (ja) | 半導体集積回路の製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPS6390838A (ja) | 電気的相互接続部の製造方法 | |
| JPS62243325A (ja) | 半導体集積回路の製造方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JPS62243326A (ja) | 半導体集積回路の製造方法 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JP2694950B2 (ja) | 高融点金属膜の形成方法 | |
| EP0427254B1 (en) | Method for forming a contact region | |
| KR950011984B1 (ko) | 텅스텐 플러그 제조방법 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JPS62141739A (ja) | 半導体集積回路の製造方法 | |
| JPH05283536A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JPH0778815A (ja) | 半導体装置及びその製造方法 | |
| JPS63244772A (ja) | 半導体装置のコンタクトホ−ル | |
| JPH0448635A (ja) | 半導体装置の製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPS62269340A (ja) | 絶縁分離層にあけられた接触孔にタングステンを充填する方法 | |
| KR0168162B1 (ko) | 반도체 소자의 금속배선 형성방법 |