JPS62240999A - Liquid crystal matrix display unit - Google Patents
Liquid crystal matrix display unitInfo
- Publication number
- JPS62240999A JPS62240999A JP2628187A JP2628187A JPS62240999A JP S62240999 A JPS62240999 A JP S62240999A JP 2628187 A JP2628187 A JP 2628187A JP 2628187 A JP2628187 A JP 2628187A JP S62240999 A JPS62240999 A JP S62240999A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- circuit
- scanning
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000011159 matrix material Substances 0.000 title claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 10
- 238000012935 Averaging Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 2
- RYOOHIUJEJZCFT-UHFFFAOYSA-N 2-[2-(diethylamino)ethylamino]-2-phenylacetic acid 3-methylbutyl ester Chemical compound CCN(CC)CCNC(C(=O)OCCC(C)C)C1=CC=CC=C1 RYOOHIUJEJZCFT-UHFFFAOYSA-N 0.000 description 1
- 235000014036 Castanea Nutrition 0.000 description 1
- 241001070941 Castanea Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶マトリクス表示装置に係り、特にその駆
動電圧波形を発生する回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a liquid crystal matrix display device, and particularly to an improvement of a circuit that generates a driving voltage waveform thereof.
G従来の技術〕
従来、液晶マトリクス交叉点を線順次走査方式で且つ電
圧平均化法で交流駆動することが知られているが、先に
本願出願人はこの種の駆動方式を具体的に実現する装置
として第1図に示すような液晶マトリクスパネル表示装
置を提案した(特願昭51−1.12994号)。G. Prior Art] Conventionally, it has been known to AC drive the intersection points of a liquid crystal matrix using a line sequential scanning method and a voltage averaging method, but the applicant has previously specifically realized this type of driving method. As a device for this purpose, a liquid crystal matrix panel display device as shown in FIG. 1 was proposed (Japanese Patent Application No. 1982-1.12994).
第1図νこおいて、10は液晶マトリクスパネルであり
1画素となるべき多数のマトリクス交叉点を定めるよう
にたがいに交叉して配置された複数の走査電極X1〜X
4及び信号電極Y1〜Y4を有する。各マトリクス交叉
点において対向電極間に介在する液晶は、それに印加さ
れる電圧がある値(しきい値電圧vthと称する)をこ
えると、液平晶分子の配向状態が変化し、光透過率が変
化する。この種のパネルで画像表示を行うにあたっては
、液晶の特性にみあった線順次走査方式で走査電極X1
〜x4を走査する一方、信号電極Y1〜Y4側へ画像信
号を供給するようになっており、その場合の駆動方式と
しては、液晶の励起状態のむらを防ぐために電圧平均化
法と呼ばれろ交流駆動方式が好んで用いられる。In FIG. 1 ν, numeral 10 is a liquid crystal matrix panel, and a plurality of scanning electrodes X1 to
4 and signal electrodes Y1 to Y4. When the voltage applied to the liquid crystal interposed between the opposing electrodes at each matrix intersection exceeds a certain value (referred to as threshold voltage vth), the orientation state of the liquid crystal molecules changes and the light transmittance decreases. Change. When displaying images on this type of panel, scanning electrodes
~ x4 is scanned, while image signals are supplied to the signal electrodes Y1 to Y4. In this case, the driving method used is AC driving, which is called the voltage averaging method, to prevent unevenness in the excited state of the liquid crystal. method is preferred.
このような線順次走査方式及び電圧平均化法を採用した
第1図の表示装置において、12は線順次走査信号を発
生する走査回路、16.18は第2図に示すような選択
電圧V s l、非選択電圧vN・、lをそれぞれ発生
する電圧発生回路、20は線順次走査信号に応じて電圧
VSI、 VNSI を組合せて各走査電極に供給すべ
き駆動電圧波形を合成する第1の電子スイッチ回路、2
2は画像信号入力端子2221を有する直列−並列変換
回路、24は1行分の画像信号を記憶するラインメモリ
、28゜30は、第2図に示すような選択電圧Vsz、
非選択電圧VNS2をそれぞれ発生する電圧発生回路、
32は、ラインメモリ24からの画像信号の各ビット状
態に応じて電圧VSZ、V〜s2を組合せて各信号電極
に供給すべき駆動電圧波形を合成する第2の電子スイッ
チ回路である。電子スイッチ回路20は、それぞれ各走
査電極毎に接続された電子スイッチ20a、20bのペ
アを有し、各一方の電子スイッチ20aの制御端子には
正相の走査信号が印加され、各他方の電子スイッチ20
bの制御端子にはインバータ14を介して逆相の走査信
号が印加されるようになっている。電子スイッチペアは
、一方のスイッチがオンのときは他方のスイッチがオフ
するように交互に開閉動作してその共通出力側には第2
図に示すように選択電圧V s 1及び非選択電圧VN
SIの組合せからなる走査電極駆動用電圧波形VXを発
生させる。電圧スイッチ回路32も上記した回路20と
同様に構成されており、それぞれ各信号電極毎に接続さ
れた電子スイッチ32a、32bのペアを有し、各一方
の電子スイッチ32aの制御端子には正相の画像信号前
えられ、各他方の電子スイッチ20bの制御端子にはイ
ンバータ26を介して逆相の画像信号が印加されるよう
になっている。電子スイッチ32a。In the display device shown in FIG. 1 which employs such a line sequential scanning method and voltage averaging method, 12 is a scanning circuit that generates a line sequential scanning signal, and 16.18 is a selection voltage V s as shown in FIG. 1, a voltage generating circuit that generates non-selection voltages vN. switch circuit, 2
2 is a serial-to-parallel conversion circuit having an image signal input terminal 2221; 24 is a line memory that stores image signals for one row; 28 and 30 are selection voltages Vsz as shown in FIG.
voltage generation circuits each generating a non-selection voltage VNS2;
32 is a second electronic switch circuit that combines the voltages VSZ and V to s2 according to each bit state of the image signal from the line memory 24 to synthesize a drive voltage waveform to be supplied to each signal electrode. The electronic switch circuit 20 has a pair of electronic switches 20a and 20b connected to each scanning electrode, and a positive-phase scanning signal is applied to the control terminal of each electronic switch 20a, and the electronic switch 20b is connected to each scanning electrode. switch 20
A reverse phase scanning signal is applied to the control terminal b via the inverter 14. The electronic switch pair alternately opens and closes so that when one switch is on, the other switch is off, and a second switch is connected to the common output side.
As shown in the figure, the selection voltage V s 1 and the non-selection voltage VN
A scanning electrode driving voltage waveform VX consisting of a combination of SIs is generated. The voltage switch circuit 32 is also configured in the same manner as the circuit 20 described above, and has a pair of electronic switches 32a and 32b connected to each signal electrode, and the control terminal of each electronic switch 32a is connected to the positive phase. An image signal of opposite phase is applied to the control terminal of each other electronic switch 20b via an inverter 26. Electronic switch 32a.
32bのペアは前述の電子スイッチ20a、20bと同
様に開閉動作し、その共通出力端には第2図に示すよう
に選択電圧VS2及び非選択電圧V NS2の組合せか
らなる信号電極駆動用の電圧波形VYを発生する。液晶
マトリクスパネル10に駆動電圧vx、VYを印加した
場合に実際に液晶に加わる電圧は第2図に示すようにV
x −V vの交流波形となり、Aは選択状態、B及
びCは半選択状態、Dは非選択状態となる。The pair 32b opens and closes in the same manner as the electronic switches 20a and 20b described above, and their common output terminal receives a voltage for driving a signal electrode consisting of a combination of a selection voltage VS2 and a non-selection voltage VNS2, as shown in FIG. Generate waveform VY. When driving voltages vx and VY are applied to the liquid crystal matrix panel 10, the voltage actually applied to the liquid crystal is V as shown in FIG.
It becomes an AC waveform of x - V v, A is in a selected state, B and C are in a half-selected state, and D is in a non-selected state.
第2図に示したような駆動電圧波形を得るために、選択
電圧v s iとしてはV oと0の2つの電位レベル
をもつ信号が、非選択電圧V N 51としては1/a
Voと(11/a)Voの2つのレベルをもつ信号が、
選択電圧VS2としてはOとVoの2つのレベルをもつ
信号が、非選択電圧VNS2とては2/aVoと(1−
2/ a ) V oの2つのレベルをもつ信号がそれ
ぞれ必要とされ、電圧発生回路16.18,28.30
はそれぞれの信号を発生するパルス発振器で構成されて
いる。なお、aは液晶の駆動条件に応じて定められる定
数であり。In order to obtain the driving voltage waveform as shown in FIG.
A signal with two levels, Vo and (11/a)Vo, is
The selection voltage VS2 is a signal with two levels O and Vo, and the non-selection voltage VNS2 is 2/aVo and (1-
2/a) Signals with two levels of V o are required, respectively, and voltage generation circuits 16.18, 28.30
consists of a pulse oscillator that generates each signal. Note that a is a constant determined according to the driving conditions of the liquid crystal.
例えば特開昭50−68419号公報に示される様に、
デユーティ比を1/Nとすると、最適にはa=f丁+
1の近傍に設定される。For example, as shown in Japanese Patent Application Laid-open No. 50-68419,
If the duty ratio is 1/N, optimally a=f+
It is set near 1.
第1図の回路では、場合によっては第3図に示すような
駆動電圧波形Vx、Vvを発生させて、液晶にV x
−V vなる第2図の場合と同様の交流波形を加えるこ
とができる6゛この場合には、v s iとして+(1
1/a)Voと−(11/a)Voの2レベルの信号、
VNSI として0レベルの信号、Vs2及びVxsz
としてはたがいに逆位相の±1/aVoの交流信号をそ
れぞれ発生させる。In the circuit shown in FIG. 1, depending on the situation, drive voltage waveforms Vx and Vv as shown in FIG. 3 are generated, and V x
It is possible to add an AC waveform similar to that shown in FIG.
1/a) Vo and -(11/a) Vo two-level signals,
0 level signal as VNSI, Vs2 and Vxsz
As a result, alternating current signals of ±1/aVo with opposite phases are generated.
しかしながら、上記した従来装置には、(1)電圧発生
回路16.18,28.30の内部構成が複雑であるた
め装置仕様の変更に対処できないこと、(2)それらの
電圧発生回路が個々別々に設けられているため最適駆動
条件を設定するための調整作業が複雑であること、(3
)回路の標準化が困難であることなどの問題点がある。However, the above-mentioned conventional device has two problems: (1) the internal configuration of the voltage generating circuits 16, 18, 28, 30 is complicated and it cannot cope with changes in device specifications; and (2) those voltage generating circuits are (3) The adjustment work to set the optimal drive conditions is complicated because
) There are problems such as the difficulty of standardizing the circuit.
さらに、この様な表示装置としては、特開昭52−55
832号公報に記載される様な、抵抗分圧回路を用いる
ことが知られている。この公知技術に於いては、抵抗数
4であり、各々の抵抗の値は一方の電位端子側のものか
ら他方の電位端子側のものへ
1:1:1:1
または1分割比を任意に取るために。Furthermore, as such a display device, Japanese Patent Application Laid-Open No. 52-55
It is known to use a resistive voltage divider circuit as described in Japanese Patent No. 832. In this known technology, the number of resistors is 4, and the value of each resistor is 1:1:1:1 or an arbitrary division ratio of 1:1:1:1 from one potential terminal side to the other potential terminal side. To take.
(、f;V−1) : 1 : 1 : (F−1
,)(n:デユーティ比)の比関係を満足する様に抵抗
が配置されている。(, f; V-1) : 1 : 1 : (F-1
, ) (n: duty ratio).
しかしながら、該抵抗分圧回路では、
(1)5つの電位レベルしか発生できないので、第2図
に示す様な最適な電圧平均法に好適な6つの電位レベル
は発生することができない。However, in this resistive voltage divider circuit, (1) only five potential levels can be generated; therefore, six potential levels suitable for the optimal voltage averaging method as shown in FIG. 2 cannot be generated;
(2)分圧比を任意に取る際に(f「〜1)と(^G−
1との計2つの抵抗の値を調整する必要がある。(2) When taking the partial pressure ratio arbitrarily, (f"~1) and (^G-
It is necessary to adjust the values of two resistors, 1 and 1.
などの問題点がある。There are other problems.
本発明の目的は、この種の問題点を解決し、液晶の駆動
条件の設定が容易であり且つ回路の標準化が可能な簡単
な構成の液晶マトリクス表示装置本発明の特徴とすると
ころを要約していえば、走査電極に供給すべき駆動電圧
波形と信号電極に供給すべき駆動電圧波形とを発生する
回路を、抵抗分圧回路と電子スイッチ回路群との組合わ
せにより単一のものとして構成した点にある。The purpose of the present invention is to provide a liquid crystal matrix display device having a simple configuration that solves these kinds of problems, allows easy setting of liquid crystal driving conditions, and allows standardization of circuits, and summarizes the features of the present invention. In other words, the circuit that generates the drive voltage waveform to be supplied to the scanning electrodes and the drive voltage waveform to be supplied to the signal electrodes is configured as a single circuit by combining a resistive voltage divider circuit and a group of electronic switch circuits. At the point.
抵抗分圧回路は、一対の電位端子間に直列接続された複
数の抵抗を有し、これらの電位端子ないし抵抗間接続点
から駆動電圧波形を構成するに必要なすべての電位レベ
ルを取出すように構成される。A resistive voltage divider circuit has a plurality of resistors connected in series between a pair of potential terminals, and extracts all the potential levels necessary to configure the drive voltage waveform from these potential terminals or the connection point between the resistors. configured.
さらに本発明の好ましい実施例を述べると、電子スイッ
チ回路群の一つは、上記電位レベルのうちたがいに対を
なすものをそれぞれ同期信号に応じてたがいに逆位相で
開閉するための複数の電子スイッチペアを有し、これら
の電子スイッチペアにより選択・非選択電圧を発生させ
るように構成される。Further, in a preferred embodiment of the present invention, one of the electronic switch circuits includes a plurality of electronic switch circuits for opening and closing pairs of potential levels in opposite phases in accordance with synchronizing signals. It has switch pairs and is configured to generate selection and non-selection voltages by these electronic switch pairs.
〔作用〕
このような特徴によれば、回路構成が簡単になり回路の
標準化が可能になるほか、装置仕様の変更に対処するの
が極めて容易になり、特に最適駆動条件の設定ないしそ
の変更が簡単になる利点がある。[Function] These features not only simplify the circuit configuration and enable circuit standardization, but also make it extremely easy to deal with changes in device specifications, especially when setting or changing optimal drive conditions. It has the advantage of being simple.
以下、添付図面に示す実施例について本発明の詳細な説
明する。Hereinafter, the present invention will be described in detail with reference to embodiments shown in the accompanying drawings.
第4図を参照するに1本発明の一実施例による液晶マト
リクス表示装置の回路構成が示されている。同図の回路
において第1図におけると同一部分に同一符号を付して
あり、これらの部分の動作は前述したものと同様である
ので特に詳述しない。簡単のため、この例では3×3の
液晶マトリクスパネル10を駆動する場合をとり上げて
、本発明の特徴となる電圧発生回路40の構成及び動作
を詳述する。第4図において、ell、 e12・・・
・・・essはマトリク、ス交叉点に位置する液晶体又
は画素を示し、V X 1〜VX3は走査電極x1〜x
3を駆動する電圧、V v s〜Vvsは信号電極Y1
〜Y3を駆動するための電圧を示す。また、81〜S3
は順次走査信号、LL−L3は1行分の画像信号の各ビ
ットを示す。Referring to FIG. 4, there is shown a circuit configuration of a liquid crystal matrix display device according to an embodiment of the present invention. In the circuit shown in FIG. 1, the same parts as those in FIG. For the sake of simplicity, in this example, a case where a 3×3 liquid crystal matrix panel 10 is driven will be taken up, and the configuration and operation of the voltage generating circuit 40, which is a feature of the present invention, will be described in detail. In Fig. 4, ell, e12...
. . . ess indicates a liquid crystal body or pixel located at the intersection of the matrix, and V X 1 to VX3 indicate scanning electrodes x1 to x
3, Vvs~Vvs is the signal electrode Y1
- Shows the voltage for driving Y3. Also, 81-S3
denotes a sequential scanning signal, and LL-L3 denotes each bit of an image signal for one row.
走査側の選択電圧VSI及び非選択電圧VNSI並びに
信号側の選択電圧Vsz及び非選択電圧VNSZを発生
ずる′重圧発生回路40は、第5図に示すような構成に
なっており、抵抗分圧回路43と、電子スイッチ回路5
0とを含んでいる。抵抗分圧回路43は一吋の電位点4
4Aと44Fとの間に直列接続された抵抗43A、43
B、43C,43D。The heavy pressure generation circuit 40 that generates the selection voltage VSI and non-selection voltage VNSI on the scanning side and the selection voltage Vsz and non-selection voltage VNSZ on the signal side has a configuration as shown in FIG. 5, and is a resistive voltage divider circuit. 43 and electronic switch circuit 5
Contains 0. The resistor voltage divider circuit 43 has a potential point 4 of 1 inch.
Resistors 43A and 43 connected in series between 4A and 44F
B, 43C, 43D.
43Eとをそなえ、電位点44Aには電源端子41から
可変抵抗42を介して電源電圧Vooが印加され、電位
点44Fは○電位又は接地電位に接続されている。抵抗
43A、−13B、43C。43E, the power supply voltage Voo is applied from the power supply terminal 41 to the potential point 44A via the variable resistor 42, and the potential point 44F is connected to the O potential or the ground potential. Resistors 43A, -13B, 43C.
/13D、43Eの値は先に第2図に関して説明した選
択・非選択電圧を構成する電位レベルを得るためそれぞ
れRlR,(a−4)R,R,Rに選ばれ、その抵抗比
はl:1: (a−4):1:1となっている。この
ように各抵抗43A〜43Eに重みをもたせておくこと
により抵抗間接続点44B、44C,44D、44Eに
は、電位点44Aの電位をVo、44Fのそれを○とし
た場パ合に、それぞれ(l l/a)Vo、(12/
a )Vo。The values of /13D and 43E are selected as RlR, (a-4)R, R, and R, respectively, in order to obtain the potential levels constituting the selection and non-selection voltages previously explained with reference to FIG. 2, and the resistance ratio is l :1:(a-4):1:1. By giving weights to each of the resistors 43A to 43E in this way, the connection points 44B, 44C, 44D, and 44E have the following values: (l l/a) Vo, (12/
a) Vo.
2/aVo 、1/aVoなる電位を得ることができる
。Potentials of 2/aVo and 1/aVo can be obtained.
一方、電子スイッチ回路50は、4つの電子スイッチペ
ア5 L、5153.54をそれぞれ構成する電子スイ
ッチ51a及び51b、52a及び52b、53a及び
53b、54a及び54bをそなえている。電子スイッ
チ51a、51bの出力端は出力端子55に、電子スイ
ッチ52a。On the other hand, the electronic switch circuit 50 includes electronic switches 51a and 51b, 52a and 52b, 53a and 53b, and 54a and 54b, which constitute four electronic switch pairs 5L and 5153.54, respectively. The output terminals of the electronic switches 51a and 51b are output terminals 55 and the electronic switch 52a.
52bの出力端は出力端子56に、電子スイッチ53a
、53bの出力端は出力端子57に、電子スイッチ54
a、54bの出力端は出力端子58にそれぞれ共通接続
されている。48は同期間クロック信号CPを印加する
ための端子であり、この端子48は一方で電子スイッチ
51a、51b。The output end of 52b is connected to the output terminal 56, and the electronic switch 53a
, 53b are connected to the output terminal 57, and the electronic switch 54 is connected to the output terminal 57.
The output terminals of a and 54b are commonly connected to an output terminal 58, respectively. 48 is a terminal for applying a clock signal CP for the same period, and this terminal 48 is connected to electronic switches 51a and 51b.
53b、54bの各制御入力端子に接続され、他方でイ
ンバータ49を介して電子スイッチ51b。53b, 54b, and an electronic switch 51b via an inverter 49 on the other hand.
52a、53a、54aの各制御入力端子に接続されて
いる。この結果、各電子スイッチペアの電子スイッチは
一方が閉じるときは他方が開くというにたがいに逆位相
で開閉動作を行うようになっている。電子スイッチペア
51を構成する一方の電子スイッチ51aには電位点4
4Aの電圧VOが、他方の電子スイッチ51bには電位
点44Fの電圧Oがそれぞれ供給されており、出力端子
55には第7図に示すようにクロック信号CPに応じて
走査電極側の選択電圧V S 1が発生される。It is connected to each control input terminal of 52a, 53a, and 54a. As a result, the electronic switches of each electronic switch pair open and close in opposite phases, such that when one closes, the other opens. One electronic switch 51a constituting the electronic switch pair 51 has a potential point 4.
A voltage VO of 4A is supplied to the other electronic switch 51b, a voltage O of a potential point 44F is supplied to the other electronic switch 51b, and the selected voltage on the scanning electrode side is supplied to the output terminal 55 in accordance with the clock signal CP as shown in FIG. V S 1 is generated.
電子スイッチペア52を構成する一方の電子スイッチ5
2aには接続点44Bの電圧(1−1/a)V。One electronic switch 5 constituting the electronic switch pair 52
2a is the voltage (1-1/a)V at the connection point 44B.
が、他の電子スイッチ52bには接続点44Eの電圧1
/aVoがそれぞれ供給され、出力端子56には第7図
に示すようにクロック信号CPに応じて走査電極側の非
選択電圧VNSIが発生される。However, the voltage 1 at the connection point 44E is applied to the other electronic switch 52b.
/aVo are respectively supplied, and a non-selection voltage VNSI on the scan electrode side is generated at the output terminal 56 in accordance with the clock signal CP as shown in FIG.
電子スイッチペア53の一方の電子スイッチ53aには
電位点44Aから電圧Voが供給されるとともに他方の
スイッチ53bには電位点44Fから電圧0が供給され
、従って第7図に示すように出力端子57にはグロック
信号CPに応じて信号電極側の選択電圧VS2が発生さ
れる。さらに、電子スイッチペア54の一方の電子スイ
ッチ54Qには接続点44. C電圧(1−2/a)V
oが供給されるとともに他方の電子スイッチ54bには
接続点44Dの電圧2/aVoが供給され、出力端子5
8からは、第7図に示すようにクロック信号CPに応じ
て信号電極側の非選択電圧V xszが得られろ。One electronic switch 53a of the electronic switch pair 53 is supplied with a voltage Vo from a potential point 44A, and the other switch 53b is supplied with a voltage 0 from a potential point 44F. Therefore, as shown in FIG. A selection voltage VS2 on the signal electrode side is generated in response to the glock signal CP. Further, one electronic switch 54Q of the electronic switch pair 54 has a connection point 44. C voltage (1-2/a)V
o is supplied, and the other electronic switch 54b is supplied with the voltage 2/aVo at the connection point 44D, and the output terminal 5
8, the non-selection voltage Vxsz on the signal electrode side can be obtained in response to the clock signal CP as shown in FIG.
なお、第4図及び第5図に示した各電子スイッチとして
は、第6図に示すようなコンプリメンタリ・メタル・オ
キサイド・セミコンダクタ(CMO3)集積回路からな
る電子スイッチを使用することができる。第6図で、I
Nは入力端子。Note that as each of the electronic switches shown in FIGS. 4 and 5, an electronic switch made of a complementary metal oxide semiconductor (CMO3) integrated circuit as shown in FIG. 6 can be used. In Figure 6, I
N is the input terminal.
OUTは出力端子、VCは制御端子、Vs3はソース電
源を示す。OUT is an output terminal, VC is a control terminal, and Vs3 is a source power supply.
ここで、第8図を参照して、第4図の液晶マトリクス表
示装置の全体的な動作を略述する。第8図に示すように
、クロック信号CPに応じて走査信号SL、S2.S3
が走査回路12から発生される。いま、画素e 13+
Q 22+ 831を点灯させるものとすると1画像
信号はラインメモリ24から第8図LL、L2.L3に
示すように発生される。Here, with reference to FIG. 8, the overall operation of the liquid crystal matrix display device of FIG. 4 will be briefly described. As shown in FIG. 8, scanning signals SL, S2 . S3
is generated from the scanning circuit 12. Now pixel e 13+
When Q22+ 831 is turned on, one image signal is transferred from the line memory 24 to LL, L2 . It is generated as shown in L3.
Slと1.3がHレベルにあるとき、駆動電圧VXt。When Sl and 1.3 are at H level, the drive voltage VXt.
VY3が選択電圧VSI、 VS2でそれぞれ形成され
るので1画素e13が表示され、同様にしてS2とL2
がHレベルのとき画素e22が表示され、S3とL】が
Hレベルのとき画素e31が表示されるO点灯されない
又は表示されない画素に関係した走査電極や信号電極に
は、例えば第8図に一例として示されるMFiX 1
、 Y Lへのそれぞれの印加電圧V x s 、 V
v lと同様な電圧が印加され、当舷画素は半選択状
態又は非選択状態にある。Since VY3 is formed by the selection voltages VSI and VS2, one pixel e13 is displayed, and in the same way, S2 and L2 are formed.
When S3 and L] are at H level, pixel e22 is displayed, and when S3 and L] are at H level, pixel e31 is displayed. MFiX 1 denoted as
, Y L respectively applied voltages V x s , V
A voltage similar to v l is applied, and the port pixel is in a half-selected or unselected state.
以上に詳述したように、本実施例によれば、選択・非選
択電圧発生回路の構成が簡略であるとともに電子スイッ
チ回路部50などは容易に標準化できるので好都合であ
る。As described in detail above, this embodiment is advantageous because the configuration of the selection/non-selection voltage generation circuit is simple and the electronic switch circuit section 50 and the like can be easily standardized.
また、抵抗分圧回路43を用いているので電源電圧vD
Dの大きさを直接かえるか又は抵抗42の値をかえるこ
とにより一方の基準電位Voを易にかえることができる
。In addition, since the resistance voltage divider circuit 43 is used, the power supply voltage vD
One of the reference potentials Vo can be easily changed by directly changing the magnitude of D or by changing the value of the resistor 42.
基準電圧Voをかえることにより、液晶の明るさ及びコ
ントラストを調整することができる。特にこの場合可変
抵抗42を使用すると、Voに関する装置仕様の変更に
容易に対処でき、得策である。By changing the reference voltage Vo, the brightness and contrast of the liquid crystal can be adjusted. Particularly in this case, it is advantageous to use the variable resistor 42 because it can easily accommodate changes in device specifications regarding Vo.
さらに、最適即効条件の設定ないし変更は、1本の抵抗
43Cを調づさするだけで筒壁に実施することができ、
この点でも種々の装置仕様に対する柔軟性が高い。Furthermore, setting or changing the optimum instantaneous conditions can be carried out on the cylinder wall by simply adjusting one resistor 43C.
In this respect as well, it is highly flexible for various device specifications.
本発明は−1−記した実施例に限定されることなく種々
の改変形態で実施することができる。例えば第5図の回
路における可変抵抗42の代わりに又はそれと共に感温
抵抗を電源端子41と電位点44Aとの間に接続するこ
とができ、その場合の感温抵抗としてはその抵抗温度特
性が第9図に示される液晶のしきい値電圧V L hの
温度変化に対応したものを使用するようにすれば、しき
い値電圧の温度変化を自動的に補償することができるの
で礪めて有益である。The present invention is not limited to the examples described above, and can be implemented in various modified forms. For example, instead of or together with the variable resistor 42 in the circuit of FIG. 5, a temperature-sensitive resistor can be connected between the power supply terminal 41 and the potential point 44A. By using a liquid crystal threshold voltage VLh that corresponds to temperature changes as shown in Figure 9, temperature changes in the threshold voltage can be automatically compensated for, reducing the Beneficial.
以上述へた様に本発明によれば、液晶の駆動条件の設定
が容易であり、且つ回路の標準化が可能な簡略な構成の
液晶マトリクス表示装青を’(’:’tろことができる
。As described above, according to the present invention, it is possible to create a liquid crystal matrix display device with a simple configuration in which the driving conditions of the liquid crystal can be easily set and the circuit can be standardized. .
第1図は、先行技術による液晶マトリクス表示装置の回
路図、第2図及び第3図は、第1図の装置を電圧平均化
法にしたがって交流駆動する場合の駆動電圧波形を示す
波形図、第4図は本発明の一実施例による液晶マトリク
ス表示装置の回路図。
第5図は、第4図の装置における選択・非選択電圧発生
回路の詳細な構成を示す結線図、第6図は。
第5図の、回路で使用可能な電子スイッチの一例を示す
回路図、第7図及び第8図は、第4図及び第5図の回路
の動作を説明するためのタイムチャート、第9図は、第
5図の回路において使用される液晶の温度特性の一例を
示すグラフである。
1o・・・液晶マトリクスパネル、12・・・走査回路
、14.26.49・・・インバータ、16,18゜2
8.30,40・・・選択・非選択電圧発生回路、20
.32.50・・・電子スイッチ回路、22・・・直列
−並列変換回路、24・・・ラインメモリ、42・・・
栗3図
¥4−区
系6図
率8図FIG. 1 is a circuit diagram of a liquid crystal matrix display device according to the prior art, and FIGS. 2 and 3 are waveform diagrams showing drive voltage waveforms when the device of FIG. 1 is driven with alternating current according to the voltage averaging method. FIG. 4 is a circuit diagram of a liquid crystal matrix display device according to an embodiment of the present invention. FIG. 5 is a wiring diagram showing the detailed configuration of the selection/non-selection voltage generation circuit in the device shown in FIG. 4, and FIG. FIG. 5 is a circuit diagram showing an example of an electronic switch that can be used in the circuit, FIGS. 7 and 8 are time charts for explaining the operation of the circuits in FIGS. 4 and 5, and FIG. 5 is a graph showing an example of the temperature characteristics of the liquid crystal used in the circuit of FIG. 5. FIG. 1o...Liquid crystal matrix panel, 12...Scanning circuit, 14.26.49...Inverter, 16,18゜2
8.30,40...Selection/non-selection voltage generation circuit, 20
.. 32.50... Electronic switch circuit, 22... Series-parallel conversion circuit, 24... Line memory, 42...
Chestnut 3 figures ¥4 - Ward system 6 figures rate 8 figures
Claims (1)
うにたがいに交叉して配置された複数の走査電極及び信
号電極を有する液晶マトリクスパネルと、 走査信号を発生する走査回路と、 入力される画像信号を1行分の並列信号に変換する直列
−並列変換回路と、 上記1行分の画像信号を記憶するラインメモリと、 一方の電位端子側のものから他方の電位端子側のものへ
下記の比関係 1:1:(a−4):1:1 (但し、aは任意の定数)を実質的に満足するように定
められて接続された5つの抵抗を有し、これらの電位端
子ないし抵抗間接続点から複数の電位レベルを取出すよ
うにした抵抗分圧回路と、 上記走査信号によつて上記複数の電位レベルから上記走
査電極に供給すべき駆動電圧波形と、上記ラインメモリ
に記憶される画像信号によつて上記複数の電位レベルか
ら上記信号電極に供給すべき駆動電圧波形とを発生する
電子スイッチ回路群と、 を具備することを特徴とする液晶マトリクス表示装置。 2、特許請求の範囲第1項において、上記aは駆動条件
に応じて定められる定数であることを特徴とする液晶マ
トリクス表示装置。[Claims] 1. A liquid crystal matrix panel having a plurality of scanning electrodes and signal electrodes arranged to intersect each other so as to define a large number of matrix intersection points to become pixels, and a scanning circuit that generates a scanning signal. , a serial-to-parallel conversion circuit that converts the input image signal into parallel signals for one row, a line memory that stores the image signal for one row, and a voltage terminal from one potential terminal to the other potential terminal. It has five resistors connected so as to substantially satisfy the following ratio relationship 1:1:(a-4):1:1 (where a is an arbitrary constant) to the one on the side. , a resistive voltage divider circuit configured to take out a plurality of potential levels from these potential terminals or connection points between the resistors; a drive voltage waveform to be supplied to the scanning electrode from the plurality of potential levels according to the scanning signal; A liquid crystal matrix display device comprising: an electronic switch circuit group that generates a driving voltage waveform to be supplied to the signal electrode from the plurality of potential levels according to an image signal stored in the line memory; . 2. A liquid crystal matrix display device according to claim 1, wherein a is a constant determined depending on driving conditions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2628187A JPS62240999A (en) | 1987-02-09 | 1987-02-09 | Liquid crystal matrix display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2628187A JPS62240999A (en) | 1987-02-09 | 1987-02-09 | Liquid crystal matrix display unit |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7630390A Division JPH02275989A (en) | 1990-03-26 | 1990-03-26 | Liquid crystal matrix display device |
JP2076302A Division JPH0677188B2 (en) | 1990-03-26 | 1990-03-26 | Liquid crystal matrix display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62240999A true JPS62240999A (en) | 1987-10-21 |
JPH0122628B2 JPH0122628B2 (en) | 1989-04-27 |
Family
ID=12188904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2628187A Granted JPS62240999A (en) | 1987-02-09 | 1987-02-09 | Liquid crystal matrix display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62240999A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49108995A (en) * | 1973-01-22 | 1974-10-16 | ||
JPS49124997A (en) * | 1973-01-24 | 1974-11-29 | ||
JPS5068419A (en) * | 1973-10-19 | 1975-06-07 | ||
JPS51128296A (en) * | 1975-05-01 | 1976-11-09 | Seiko Instr & Electronics Ltd | Indicator |
JPS5255832A (en) * | 1975-11-04 | 1977-05-07 | Seiko Epson Corp | Passive display-type electronic apparatus |
-
1987
- 1987-02-09 JP JP2628187A patent/JPS62240999A/en active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49108995A (en) * | 1973-01-22 | 1974-10-16 | ||
JPS49124997A (en) * | 1973-01-24 | 1974-11-29 | ||
JPS5068419A (en) * | 1973-10-19 | 1975-06-07 | ||
JPS51128296A (en) * | 1975-05-01 | 1976-11-09 | Seiko Instr & Electronics Ltd | Indicator |
JPS5255832A (en) * | 1975-11-04 | 1977-05-07 | Seiko Epson Corp | Passive display-type electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0122628B2 (en) | 1989-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5864328A (en) | Driving method for a liquid crystal display apparatus | |
US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
US5066945A (en) | Driving apparatus for an electrode matrix suitable for a liquid crystal panel | |
US6252571B1 (en) | Liquid crystal display device and its drive method and the drive circuit and power supply circuit device used therein | |
JPH06274133A (en) | Driving circuit for display device, and display device | |
US5343217A (en) | Method for driving a ferroelectric liquid crystal displays and bias voltage circuit therefor | |
JP3317871B2 (en) | Display device | |
US6919869B2 (en) | Liquid crystal display device and a driving method employing a horizontal line inversion method | |
JPS5823090A (en) | Display | |
JPS62240999A (en) | Liquid crystal matrix display unit | |
JPS6120000B2 (en) | ||
JPH0627899A (en) | Liquid crystal display device and electronic equipment | |
US5864327A (en) | Method of driving liquid crystal display device and liquid crystal display device | |
JPH02275988A (en) | Liquid crystal matrix display device | |
JPS6150197A (en) | Liquid crystal matrix panel drive | |
JP3108293B2 (en) | LCD drive circuit | |
KR0182023B1 (en) | Gray voltage generating circuit for data conversion improving view angle | |
JPH05150737A (en) | Driving circuit for display device | |
JPH07281640A (en) | Gradation driving method of active matrix type liquid crystal display and active matrix type liquid crystal display | |
JPH0766255B2 (en) | Active matrix display device | |
JP3153788B2 (en) | Display device drive circuit | |
JPH02275989A (en) | Liquid crystal matrix display device | |
JPH01112222A (en) | Driving device | |
WO1994000791A1 (en) | Two-terminal type active matrix liquid crystal display device and driving method thereof | |
JP3545090B2 (en) | Liquid crystal display |