JPS62239621A - Multi-rotation encoder - Google Patents
Multi-rotation encoderInfo
- Publication number
- JPS62239621A JPS62239621A JP8103586A JP8103586A JPS62239621A JP S62239621 A JPS62239621 A JP S62239621A JP 8103586 A JP8103586 A JP 8103586A JP 8103586 A JP8103586 A JP 8103586A JP S62239621 A JPS62239621 A JP S62239621A
- Authority
- JP
- Japan
- Prior art keywords
- output
- bit
- outputs
- sensor
- msb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000252233 Cyprinus carpio Species 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、減速装置を介した複数の符号板を有する多
回転エンコーダに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multi-rotation encoder having a plurality of code plates connected through a speed reduction device.
[従来の技術]
多回転エンコーダは、広範囲の移動距離を高精度で検出
制御する必要のあるロボット、クレーンの台車、又はN
C装置等に広く用いられている。又、多回転エンコーダ
の中でも、グレー符号出力のものは読取りにおける誤差
の発生がないことから、特にアブソリュートエンコーダ
に適している。[Prior Art] Multi-rotation encoders are used in robots, crane carts, or N
It is widely used in C devices, etc. Further, among multi-rotation encoders, those with gray code output are particularly suitable as absolute encoders because they do not generate errors in reading.
第4図は一般的な多回転エンコーダの構成を示す側面図
である。図において、(1)は回転量を伝達するための
入力軸、(2)は入力軸(1〉に一体に固定され且つグ
レーコードが形成された高速符号板、(3)は入力軸(
1)に接続され回転数を例えば178にする減速装置、
(4)は減速装置(3)の回転軸に接続され且つグレー
コードが形成された低速符号板である。更に、図示しな
い減速装置を介して、適宜数の低速符号板が設けられて
いてもよい。FIG. 4 is a side view showing the configuration of a general multi-rotation encoder. In the figure, (1) is an input shaft for transmitting the amount of rotation, (2) is a high-speed code plate that is integrally fixed to the input shaft (1) and has a gray code formed on it, and (3) is an input shaft (
1) a reduction gear that is connected to and makes the rotation speed, for example, 178;
(4) is a low-speed code plate connected to the rotating shaft of the reduction gear (3) and on which a gray code is formed. Further, an appropriate number of low-speed code plates may be provided via a speed reduction device (not shown).
又、第5図は第4図内の各符号板(2)及び(4)に形
成されたグレーコードを示す説明図であり、出力(G1
)をMSBとする(G1)〜(G6)の6ビツトのグレ
ー符号出力構成で示されている。第5図から明らかなよ
うに、グレー符号出力(C1)〜(C6)は、任意の計
数値から次の計数値へ移るときに1つのビットのみが状
態を変えるようになっており、誤差の発生しにくいもの
となっている。Moreover, FIG. 5 is an explanatory diagram showing the gray code formed on each code plate (2) and (4) in FIG. 4, and the output (G1
) is the MSB, and is shown in a 6-bit Gray code output configuration of (G1) to (G6). As is clear from Fig. 5, in the Gray code outputs (C1) to (C6), only one bit changes state when moving from an arbitrary count value to the next count value, and the error It is less likely to occur.
しかし、多回転エンコーダの場合、シングル回転エンコ
ーダの場合とは異なり、低速符号板(4)は、減速装置
(3)を介しているため回転角度に伝達誤差を含んでお
り、又、低速符号板(4)のグレーコード自体に製作上
の角度誤差があるので、計数シーケンスが正常に得られ
ないという問題がある。この問題を解決するため、従来
は各ビットに対して2つのセンサを位相をずらせて配置
し、これらセンサから得られる2個の信号のうちいずれ
かの選択を高速符号板(2)の信号状態により決定する
2重読取法が用いられてきた。However, in the case of a multi-rotation encoder, unlike the case of a single-rotation encoder, the low-speed code plate (4) includes a transmission error in the rotation angle because it is passed through the reduction gear (3), and the low-speed code plate (4) includes a transmission error in the rotation angle. (4) Since the gray code itself has an angular error due to manufacturing, there is a problem that the counting sequence cannot be obtained normally. In order to solve this problem, conventionally two sensors are arranged with a phase difference for each bit, and the selection of one of the two signals obtained from these sensors is determined by the signal state of the high-speed code plate (2). A dual reading method has been used to determine the
第6図は従来のグレー符号式多回転エンコーダの出力部
を示す回路図、第7図は第6図の各部の信号を示すタイ
ミングチャート図である0図において、(Gl)〜(C
4)は低速符号板(4)から得られるグレー符号出力で
あり、第5図に示した各ビット(G1)〜(G4)に対
応し、((:1)はMSB、(G4)はMSBから4番
目のビットである。 (にM)は高速符号板(2)にお
けるMS11ビットの出力(G5)に対し位相が90°
ずれたMSB出力であり、周知の信号処理により得られ
る。FIG. 6 is a circuit diagram showing the output section of a conventional Gray code multi-rotation encoder, and FIG. 7 is a timing chart showing the signals of each part in FIG.
4) is the gray code output obtained from the low-speed code plate (4), which corresponds to each bit (G1) to (G4) shown in FIG. (M) has a phase of 90° with respect to the MS11 bit output (G5) in the high-speed code plate (2).
It is a shifted MSB output and is obtained by well-known signal processing.
(GIL)〜(C4L)は各ビットの一方のセンサから
の出力、(GIR)〜((:4R)は各ビットの他方の
センサからの出力であり、各出力(にIR)〜(G4R
)は、第7図に示すようにそれぞれ各出力(にIL)〜
(C4L)より位相がずれている。このずれ量は、出力
(C4L) −(G4R)において電気的に90°とな
っている。(GIL) to (C4L) are the outputs from one sensor for each bit, (GIR) to ((:4R) are the outputs from the other sensor for each bit, and each output (IR) to (G4R) is the output from the other sensor for each bit.
) are each output (IL) ~ as shown in Figure 7.
The phase is shifted from (C4L). This amount of deviation is electrically 90 degrees at the output (C4L) - (G4R).
〈11)〜(19)は各出力((:IL)=(GIR)
〜(C4L) 、(G4R)及び(GM)が入力される
DCアンプ、(21)〜(29)は各DCアンプ(11
)〜(19)の出力端子にそれぞれ接続されたシュミッ
トトリガ、(30)は出力(CM)を入力とするシュミ
ットトリガ(29)の出力端子に接続されたインバータ
である。 (31)〜(38)は各シュミットトリガ(
21)〜(28)の出力をそれぞれ一方の入力とするア
ンドゲートであり、各アンドゲート(32)、(34)
、(36)及び(3))の他方の入力端子はシュミット
トリガ(29)の出力端子に接続され、各アントゲ−!
−(31)、(33)、(35)及び(38)の他方の
入力端子はインバータ(30)の出力端子に接続されて
いる。<11) to (19) are each output ((:IL)=(GIR)
- (C4L), (G4R) and (GM) are input DC amplifiers, (21) - (29) are each DC amplifier (11
) to (19) are respectively connected to the output terminals, and (30) is an inverter connected to the output terminal of the Schmitt trigger (29) whose input is the output (CM). (31) to (38) are each Schmitt trigger (
21) to (28) as one input, each of the AND gates (32) and (34)
, (36) and (3)) are connected to the output terminal of the Schmitt trigger (29), and each ant game!
- The other input terminals of (31), (33), (35) and (38) are connected to the output terminal of the inverter (30).
(41)〜(44)はグレー符号出力(C1)〜(G4
)を生成するためのオアゲートであり、それぞれの入力
端子は隣接する各一対のアンドゲート(31)及び(3
2)、(33)及び(34)、(35)及び(36)、
(37)及び(38)の出力端子に接続されている。(41) to (44) are gray code outputs (C1) to (G4
), and each input terminal connects each pair of adjacent AND gates (31) and (3
2), (33) and (34), (35) and (36),
It is connected to the output terminals of (37) and (38).
従来の多回転エンコーダは上記のように構成されており
、MSB出力(GM)がrH,のときは各アンドゲート
(32)、(34)、(36)、(37)が開いて各出
力(GIR) 〜(G3R)及び(G4R)が有効とな
り、MSB出力(GM)が「L」のときは各アンドゲー
ト(31)、(33) 、(35)、(38)が開いて
出力(GIL)〜(C3L)及び(C4L)が有効とな
る0例えばグレー符号出力(C4〉を生成する場合、M
SB出力(CM)が’HJ (7)、!:きは出力(に
4R)を選択し、MSB出力(にM)が「L」のときは
出力(C4L)を選択するようになっている。このとき
、2つのセンサからの出力(C4L)及び(G4R)ノ
fれ、!(90” >C1、予め減速装置(3)の伝達
誤差及び角度誤差を吸収するように設定されていること
は言うまでもない。The conventional multi-rotation encoder is configured as described above, and when the MSB output (GM) is rH, each AND gate (32), (34), (36), and (37) is opened and each output ( GIR) ~ (G3R) and (G4R) are enabled, and when the MSB output (GM) is "L", each AND gate (31), (33), (35), (38) opens and the output (GIL ) to (C3L) and (C4L) are valid. For example, when generating a gray code output (C4), M
SB output (CM) is 'HJ (7),! :When the output (4R) is selected, the output (C4L) is selected when the MSB output (M) is "L". At this time, the outputs (C4L) and (G4R) from the two sensors are output! (90''>C1) It goes without saying that this is set in advance to absorb the transmission error and angular error of the reduction gear (3).
以下、同様に、各出力(にIR)〜((:3R)及び(
tl、11.)〜(C4L)についても、第7図の太線
部に示すように順次選択されて、各ビット毎に正確なグ
レー符号出力〈G1)〜(C3)が得られる。Similarly, each output (IR) ~ ((:3R) and (
tl, 11. ) to (C4L) are also sequentially selected as shown by the thick line in FIG. 7, and accurate gray code outputs <G1) to (C3) are obtained for each bit.
[発明が解決しようとする問題点]
従来の多回転エンコーダは以上のように、正確なグレー
符号出力(C1)〜(G4)を得るため、各ビット毎に
2つのセンサを必要としていたので、装置の小形化及び
低価格化が計れないという問題点があった。[Problems to be Solved by the Invention] As described above, the conventional multi-rotation encoder requires two sensors for each bit in order to obtain accurate gray code outputs (C1) to (G4). There was a problem in that it was impossible to reduce the size and cost of the device.
この発明は上記のような問題点を解決するためになされ
たもので、ビット毎に前記一対のMSBを1つのみで済
ませ、小形且つ低価格の多回転エンコーダを得ることを
目的とする。The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a compact and low-cost multi-rotation encoder that requires only one pair of MSB for each bit.
[問題点を解決するための手段]
この発明に係る多回転エンコーダは、グレーコードの各
ビット毎に1つずつ設けられたセンサと、このセンサか
ら得られる各ビット毎に前記一対のMSB出力と高速符
号板から得られる143Bビツトの出力及び一対のMS
B出力とに基づいて、各ビット毎のグレー符号出力を得
る手段とを備えたものである。[Means for Solving the Problems] The multi-rotation encoder according to the present invention includes a sensor provided for each bit of the gray code, and the pair of MSB outputs for each bit obtained from the sensor. 143B bit output from high speed code plate and a pair of MSs
B output, and means for obtaining a gray code output for each bit based on the B output.
し作用]
この発明においては、グレー符号出力を得る手段が、低
速符号板のセンサ出力の変化点が存在する領域ではMS
B出力の一方をグレー符号出力とし、低速符号板のセン
サ出力の変化点が存在しない領域ではセンサ出力をその
ままグレー符号出力とする。[Operation] In the present invention, the means for obtaining the gray code output is configured such that the MS
One of the B outputs is used as a gray code output, and in a region where there is no change point in the sensor output of the low-speed code plate, the sensor output is used as it is as a gray code output.
[実施例]
以下、この発明の一実施例を図について説明する。第1
図はこの発明の実施例の出力部を示す回路図、第2図は
第1図の各部の信号を示すタイミングチャート図であり
、(G1)〜(C5)及び(にM)は前述の従来装置と
同様のものである。[Example] Hereinafter, an example of the present invention will be described with reference to the drawings. 1st
The figure is a circuit diagram showing the output section of the embodiment of the present invention, FIG. 2 is a timing chart showing the signals of each part of FIG. 1, and (G1) to (C5) and (M) are the conventional It is similar to the device.
(に10)〜(C4o)は低速符号板の各ビット毎の1
つのセンサから得られるセンサ出力、(51)〜(54
)は各センサ出力(Gio)〜(に40)が入力される
DCアンプ、(55)〜(58)は各DCアンプ(51
)〜(54)に接続されたシュミットトリガ、(59)
はMSB出力(GM)を反転するインバータ、(コ)は
インバータ(59)によりMSB出力(CM)が反転さ
れた14sI)出力、(P rl)〜(Pr16)は各
センサ出力(C1o)〜(C4o)の立ち上がり変化点
及び立ち下がり変化点の存在する領域である。(10) to (C4o) are 1 for each bit of the low-speed code plate
Sensor output obtained from two sensors, (51) to (54
) is a DC amplifier to which each sensor output (Gio) to (40) is input, and (55) to (58) are each DC amplifier (51).
) ~ (54) Schmitt trigger connected to (59)
is the inverter that inverts the MSB output (GM), (co) is the 14sI) output in which the MSB output (CM) is inverted by the inverter (59), (Prl) to (Pr16) are the respective sensor outputs (C1o) to ( This is an area where the rising change point and the falling change point of C4o) exist.
(60)は各出力(Glo)〜(C4o)及び(G5)
に基づいて立ち上がり(Pr)点及び立ち下がり(pr
)点に応じた各出力信号(Sl)〜(S8)を生成する
論理回路であり、第3図に示したような入出力ロジック
を実現するP−ROM又はゲートアレイ等で構成されて
いる。(61)〜(64)は隣接する各一対の出力信号
(S8〉及び(S7)、(S6)及び(S5〉、(S4
)及び(S3)、(S2)及び(Sl)をそれぞれ入力
とするオアゲートである。(60) is each output (Glo) ~ (C4o) and (G5)
The rising (Pr) point and falling (pr) point based on
) It is a logic circuit that generates each output signal (Sl) to (S8) according to the point, and is composed of a P-ROM or a gate array, etc. that realizes the input/output logic as shown in FIG. (61) to (64) are adjacent pairs of output signals (S8> and (S7), (S6) and (S5>, (S4)
), (S3), (S2), and (Sl) as inputs, respectively.
(65)は各出力信号(Sl)〜(S8)に応じてMS
B出力 。(65) is MS according to each output signal (Sl) to (S8).
B output.
(にH)又は(Gill)を選択し、各センサ出力((
:1o)〜(C4+))の変化点領域(P rl)〜(
Pr16)に対応した極性出力(GIC)〜((:4C
)を生成する極性選択回路であり、各出力信号(S8)
〜(Sl)をそれぞれ一方の入力とするアントゲ−t−
(66)〜(73)と、隣接する各一対のアンドゲート
(66)及び(67)、(68)及び(69)、(70
)及び(71)、(72)及び(73)の出力をそれぞ
れ入力として、各極性出力(G4C)〜(GIC)を生
成するオアグーt−(74)〜(77)とから構成され
ている。そして、アンドゲート(66)、(68)、(
70)及び(73)の他方の入力端子にはMSII出力
(GM)が印加され、アンドゲート(67)、(69)
、(71)及び(72)の他方の入力端子には14sB
出力(開)が印加されている。Select (H) or (Gill) and select each sensor output ((
:1o)~(C4+)) changing point area (P rl)~(
Polarity output (GIC) corresponding to Pr16) ~ ((:4C
) is a polarity selection circuit that generates each output signal (S8).
Antogame t- with ~(Sl) as one input, respectively.
(66) to (73) and each pair of adjacent AND gates (66) and (67), (68) and (69), (70
) and (71), (72), and (73), respectively, and generate polarity outputs (G4C) to (GIC). And gate (66), (68), (
MSII output (GM) is applied to the other input terminals of AND gates (67) and (69).
, (71) and (72) have 14sB at the other input terminal.
Output (open) is applied.
(80)は各オアゲート(61)〜(64)の出力に応
じて各センサ出力(1;lo)〜((:4o)又は各極
性出力CG IC)〜(G4C)を選択し、各ビット毎
の変化部及び定常部を対応させて各グレー符号出力(C
4)〜〈G1)を生成−する出力選択回路であり、各出
力(GIC)、(Glo)〜(に4C)、(C4o)を
それぞれ一方の入力とするアンドゲート〈81)〜(8
8)と、隣接する各一対のアントゲ−) (81)及び
(82)、(83)及び(84)−(85)及び(86
)、(87)及び(88)をそれぞれ入力として各グレ
ー符号出力(G4)〜(C1)を生成するオアゲート(
89)〜(92)とから構成されている。そして、各ア
ンドゲート(81)、(83)、(85)及び(87)
の他方の入力端子には、それぞれ各オアゲート(61)
〜(64)の出力が印加され、各アンドゲート(82)
、(84)、<86)及び(88〉の他方の入力端子に
は、それぞれインバータ(93)〜(96)を介した各
オアゲート〈61)〜(64)の出力が印加されている
。(80) selects each sensor output (1;lo) to ((:4o) or each polarity output CG IC) to (G4C) according to the output of each OR gate (61) to (64), and Each gray code output (C
4) It is an output selection circuit that generates ~<G1), and it is an AND gate (81) ~ (8
8) and each pair of adjacent anime games) (81) and (82), (83) and (84) - (85) and (86
), (87) and (88) as inputs to generate each gray code output (G4) to (C1) (
89) to (92). And each AND gate (81), (83), (85) and (87)
The other input terminal of each OR gate (61)
The outputs of ~(64) are applied, and each AND gate (82)
, (84), <86) and (88>, the outputs of the OR gates <61) to (64) are applied via inverters (93) to (96), respectively.
次に、第1図乃至第3図を参照しながら、この発明の一
実施例の動作について説明する。尚、この発明に係る多
回転エンコーダの基本構造及びグレーコードは第4図及
び第5図に示したものと同様である。又、センサ出力(
Glo)〜(C4o)の各変化点領域(P rl)〜(
Pr16)における変化点には、減速装置(3〉による
伝達誤差が当然台まれている。Next, the operation of one embodiment of the present invention will be described with reference to FIGS. 1 to 3. The basic structure and gray code of the multi-rotation encoder according to the present invention are the same as those shown in FIGS. 4 and 5. Also, the sensor output (
Glo) to (C4o), each change point region (P rl) to (
The change point in Pr16) naturally includes a transmission error due to the reduction gear (3>).
まず、第2図に示したように、出力(C5)がr)(J
の範囲内にセンサ出力(C4o)の変化点が存在し、「
L」の範囲内に他のセンサ出力(G 2o)〜((:4
o)の各変化点が存在するように、高速符号板(2)及
び低速符号板(4)を結きしておく。First, as shown in Fig. 2, the output (C5) is r) (J
There is a change point of the sensor output (C4o) within the range of ``
Other sensor outputs (G2o) to ((:4
The high-speed code plate (2) and the low-speed code plate (4) are connected so that each change point of o) exists.
更に、論理回路り60〉の入力信号となるセンサ出力(
Glo)〜((:4o)及び(G5)と、出力信号(S
l) 〜(S8>とのロジック関係を、第3図に示した
ようにセンサ出力(C1o)〜(C4o)の各変化点領
域(Prl)〜(Pf 16)に対応して、所定のMS
B出力(にM)又は(>)を選択する出力信号(Sl)
〜(S8)を生成するようにしておく、尚、第3図の「
*」は各変化点領域(P rl)〜(Pr16)におい
てrH,又は「L」に変化するセンサ出力であり、論理
回路(60)が入力信号として使用しない状態を示す。Furthermore, the sensor output (
Glo) ~ ((:4o) and (G5) and the output signal (S
l) As shown in FIG. 3, the logical relationship between ~(S8>) and the predetermined MS are
Output signal (Sl) to select B output (to M) or (>)
〜(S8) is generated. In addition, “
*” is a sensor output that changes to rH or “L” in each change point region (Prl) to (Pr16), and indicates a state in which the logic circuit (60) does not use it as an input signal.
ここで、低速符号板(4)のMSBから4番目のセンサ
出力(C,4o)に基づいて、正確なグレー符号出力(
C4)を得る場合について述べる。Here, based on the fourth sensor output (C, 4o) from the MSB of the low speed code plate (4), the accurate gray code output (
The case where C4) is obtained will be described.
センサ出力((:4o)の各立ち上がり変化点は、各領
域(Prl ) 、(Pr5) 、 (r’r9) 、
(Pr13)内に存在しているが、このとき論理回路(
60〉の出力信号(Sl)はrH」であり、他の出力信
号(Sl)〜(S8)は「L」である。Each rising change point of the sensor output ((:4o) is in each region (Prl), (Pr5), (r'r9),
(Pr13), but at this time the logic circuit (
60>'s output signal (Sl) is "rH", and the other output signals (Sl) to (S8) are "L".
従って、これらの各領域においては極性選択回路(65
)内ノアントケート(73)カ開き、MSB出力((:
+4>カ極性出力(G4C)として得られる。又、この
とき、オアゲート(64)の出力はrH,となり、出力
選択回路(80)内のアンドゲート(87)を開くので
、MSB出カ((:M)はグレー符号出力(C4)とし
て出力される。Therefore, in each of these areas, the polarity selection circuit (65
), open the inner box (73), and output the MSB ((:
+4> Obtained as positive polarity output (G4C). Also, at this time, the output of the OR gate (64) becomes rH, which opens the AND gate (87) in the output selection circuit (80), so the MSB output ((:M) is output as a gray code output (C4). be done.
又、センサ出力(C4o)の立ち下がり変化点は、各領
域(Pf3)、(Pf7)、(Pfll)、(Pr15
)内4.: 存在L テいるが、このとき論理回路(S
O)の出力信号(s2)はr)[Jテアリ、他の出力信
号(Sl)〜(S8)ハ’ L J テある。従って、
これらの各領域においては、極性選択回路(65)内の
アンドゲート(72)が開き、MS[l出力〈開〉が極
性出力(に4C)として得られる。そして、オアゲート
(64)の出力がrH」となって、出力選択回路(80
)内のアンドゲート(87)を開くので、MSB出力(
−)はグレー符号出力(G4)として出力される。Moreover, the falling change points of the sensor output (C4o) are in each region (Pf3), (Pf7), (Pfll), (Pr15
) 4. : Existence L exists, but at this time the logic circuit (S
The output signal (s2) of O) is the other output signals (Sl) to (S8). Therefore,
In each of these regions, the AND gate (72) in the polarity selection circuit (65) opens, and MS[l output <open> is obtained as a polarity output (4C). Then, the output of the OR gate (64) becomes rH, and the output selection circuit (80
) opens the AND gate (87), so the MSB output (
-) is output as a gray code output (G4).
一方、センサ出力(C4o)の変化点が存在しない領域
即ち出力(C5)がrl、jの領域においては、出力信
号(Sl)及び(Sl)が共に「L」であるから、極性
選択回路(65)内のアンドゲート(72)及びくフ3
)は閉じて、極性出力(C4o)は出力されない、又、
オアゲート(64)の出力が「L」となるため、出力選
択回路(80)内のアンドゲート(87)は閉じ、アン
ドゲート(88)は開かれる。従って、センサ出力(C
4o)がそのままグレー符号出力(C4)として出力さ
れる。On the other hand, in the region where there is no changing point of the sensor output (C4o), that is, in the region where the output (C5) is rl,j, both the output signals (Sl) and (Sl) are "L", so the polarity selection circuit ( AND gate (72) in 65) and cuff 3
) is closed, the polarity output (C4o) is not output, and
Since the output of the OR gate (64) becomes "L", the AND gate (87) in the output selection circuit (80) is closed and the AND gate (88) is opened. Therefore, the sensor output (C
4o) is output as is as a gray code output (C4).
こうして、各変化点の存在する領域においては、極性選
択回路(65)により、正常計数シーケンスの変化点と
変化の方向が同じになるようにMSn出力(GM)又は
(侶)が選択され、変化点が存在しない領域においては
、センサ出力(に4o)がそのまま出力選択回路(80
)に入力され、誤差がなく正常シーケンスを満足するグ
レー符号出方(G4)が得られる。In this way, in the region where each change point exists, the polarity selection circuit (65) selects the MSn output (GM) or (other) so that the direction of change is the same as the change point of the normal counting sequence, and In the area where there is no point, the sensor output (4o) is directly sent to the output selection circuit (80
), and a gray code output method (G4) that is free from errors and satisfies a normal sequence is obtained.
次に、MSBから3番目のセンサ出力(C3o)に基づ
いて正確なグレー符号出力(C3)を得る場合について
述べる。Next, a case will be described in which an accurate gray code output (C3) is obtained based on the third sensor output (C3o) from the MSB.
センサ出力(f;3o)の各立ち上がり変化点は、各領
域(Pr2)及び(PrlO)内に存在しているが、こ
のとき論理回路(60)の出力信号(S3)はr)(J
であり、他の出力信号(Sl>、(Sl)、(S4)〜
(S8)は「し」である。Each rising change point of the sensor output (f; 3o) exists within each region (Pr2) and (PrlO), but at this time, the output signal (S3) of the logic circuit (60) is
and other output signals (Sl>, (Sl), (S4)~
(S8) is "shi".
従って、これらの各領域(PrZ)及び(PrlO)に
おいては、極性選択回路(65)内のアンドゲート(7
1)が開き、出力(鮒)が極性出力(G3C)として得
られる。一方、このとき、オアゲート(63)の出力は
rH,となり、出力選択回路(80)内のアンドゲート
(85)を開くので、出力〈開)はグレー符号出力(G
3)として出力される。Therefore, in each of these regions (PrZ) and (PrlO), the AND gate (7) in the polarity selection circuit (65)
1) is opened and the output (carp) is obtained as a polar output (G3C). On the other hand, at this time, the output of the OR gate (63) becomes rH, which opens the AND gate (85) in the output selection circuit (80), so the output (open) becomes the gray code output (G
3) is output.
又、センサ出力(C3o)の立ち下がり変化点は、各領
域(Pf6)及び(Pr14)内に存在しているが、こ
のとき論理回路(60)の出力信号(S4)はr )(
」であり、他の出力信号(Sl)〜(S3)及び(S5
)〜(S8)は「し」である。従って、これらの各領域
においては、極性選択回路(65)内のアンドゲート(
70)が開き、MS[l出力(GM)が極性出力((:
3C)として得られる。そして、同様にオアゲート(6
3〉の出力がr)(」となって、出力選択回路(80)
内のアンドゲート(85)を開くので、MSB出力(G
M)はグレー符号出力(G3)として出力される。Further, the falling change point of the sensor output (C3o) exists within each region (Pf6) and (Pr14), but at this time, the output signal (S4) of the logic circuit (60) is r )(
”, and other output signals (Sl) to (S3) and (S5
) to (S8) are "shi". Therefore, in each of these regions, the AND gate (
70) opens, and the MS[l output (GM) becomes the polarity output ((:
3C). And similarly, or gate (6
The output of 3> becomes r)('', and the output selection circuit (80)
Since the AND gate (85) inside is opened, the MSB output (G
M) is output as a Gray code output (G3).
一方、センサ出力(G3o)の変化点が存在しない領域
においては、出力信号(S3)及び(S4)が共に「シ
」であるから、極性選択回路(65)内のアンドゲート
(70)及び(71)は閉じて、極性出力(G3o)は
出力されない、又、オアゲート(63)の出力は「し」
となるため、出力選択回路(80)内のアンドゲート(
85)は閉じ、アンドゲート(86)が開かれる。従っ
て、センサ出力(に3o)がそのままグレー符号出力(
(:3)として出力される。On the other hand, in the region where there is no changing point of the sensor output (G3o), the output signals (S3) and (S4) are both "S", so the AND gate (70) in the polarity selection circuit (65) and ( 71) is closed, the polarity output (G3o) is not output, and the output of the OR gate (63) is "OFF".
Therefore, the AND gate (
85) is closed and the AND gate (86) is opened. Therefore, the sensor output (3o) is the gray code output (
(:3) is output.
こうして、前述と同様に誤差がなく正常シーケンスを満
足するグレー符号出力(G3)が得られる。In this way, a gray code output (G3) that is free from errors and satisfies the normal sequence is obtained as described above.
同様に、センサ出力1:2o)に対しては、立ち上がり
変化点の存在する領域(Pr4)では出力信号(S5)
のみを r)(J としてMSB出力(α)を選択し、
立ち下がり(Pf)変化点の存在する領域(Pr12)
では出力信号(S6)のみを r)(」として+4sB
出力(CM)を選択し、変化点の存在しない領域ではセ
ンサ出力(G2o)をそのまま出力することにより、正
確なグレー符号出力(C2)を得ることができる。Similarly, for sensor output 1:2o), in the region where the rising change point exists (Pr4), the output signal (S5)
r) (J and select the MSB output (α),
Area where falling (Pf) change point exists (Pr12)
Then, only the output signal (S6) is set as r)('' and +4sB
By selecting the output (CM) and directly outputting the sensor output (G2o) in a region where no change point exists, an accurate gray code output (C2) can be obtained.
又、センサ出力(Glo)に対しては、立ち上がり変化
点の存在する領域(Pr8)では出力信号(S7)のみ
を 「H」としてMSB出力((7))を選択し、立ち
下がり変化点の存在する領域(Pr16)では出力信号
(S8〉のみをrH,としてMSB出力(GM)を選択
し、変化点の存在しない領域ではセンサ出力(G lo
)をそのまま出力(第2図太線参照)することにより、
正確なグレー符号出力(Gl)を得ることができる。Also, for the sensor output (Glo), in the region where the rising change point exists (Pr8), only the output signal (S7) is set to "H" and the MSB output ((7)) is selected, and the falling change point is In the region where the change point exists (Pr16), the MSB output (GM) is selected with only the output signal (S8> as rH), and in the region where the change point does not exist, the sensor output (G lo
) by outputting it as is (see thick line in Figure 2),
Accurate Gray code output (Gl) can be obtained.
このような処理により得られる各グレー符号出力りG1
)〜(G4)は、論理回路(60)の切換タイミング前
後において各ビット共状態が同じなので、各センサ出力
(Glo)〜(に40)がどんなタイミングで読込まれ
たとしても±1カウント以内の誤差であるから、各MS
B出力(CM)又は(保〉により完全に規制されて正確
なものとなる。Each gray code output G1 obtained by such processing
) to (G4), each bit has the same state before and after the switching timing of the logic circuit (60), so no matter what timing each sensor output (Glo) to (40) is read, it will be within ±1 count. Since it is an error, each MS
It is completely regulated by B output (CM) or (maintenance) and becomes accurate.
尚、上記実施例においては低速符号板(4)上のグレー
コード数が4ビツトの場合について説明したが、更にビ
ット数が増えたとしても、論理回路(60)の入力信号
及び出力信号を増やし、第3図と同様のロジックを構成
すればよく、この発明の実施例として適用できることは
言うまでもない。In the above embodiment, the case where the number of gray codes on the low-speed code board (4) is 4 bits has been explained, but even if the number of bits increases further, the input and output signals of the logic circuit (60) can be increased. , it is sufficient to configure the same logic as in FIG. 3, and it goes without saying that this can be applied as an embodiment of the present invention.
[発明の効果]
以上のようにこの発明によれば、各ビット毎にセンサを
1つのみ設け、各センサから得られるセンサ出力と高速
符号板から得られる14snビツトの出力及び一対のN
SB出力とに基づいて、各ビット毎のグレー符号出力を
得る手段を設け、各センサ出力の変化点が存在する領域
では、MSB出力の一方をグレー符号出力とし、センサ
出力の変化点が存在しない領域ではセンサ出力をそのま
まグレー符号出力とするように構成したので、各ビット
毎に前記一対のMSB及びこれに付随する回路の数が半
分となり、WR整箇所が減ると共に小形化及び低価格化
を実現した多回転エンコーダが得られる効果がある。[Effects of the Invention] As described above, according to the present invention, only one sensor is provided for each bit, and the sensor output obtained from each sensor, the 14 sn bit output obtained from the high-speed code plate, and a pair of N
A means for obtaining a gray code output for each bit is provided based on the SB output, and in a region where a changing point of each sensor output exists, one of the MSB outputs is used as a gray code output, and there is no changing point of the sensor output. In the area, the sensor output is directly output as a gray code output, so the number of the pair of MSBs and associated circuits for each bit is halved, reducing the number of WR adjustment points and reducing the size and cost. This has the effect of providing a multi-rotation encoder.
第1図はこの発明の一実施例の出力部を示す回路図、第
2図は第1図の各部の信号を示すタイミングチャート図
、第3図は第1図内の論理回路の入出力ロジックを示す
説明図、第4図は一般的な多回転エンコーダの構成を示
す側面図、第5図は第4図内の各符号板に形成されたグ
レーコードを示す説明図、第6図は従来の多回転エンコ
ーダの出力部を示す回路図、第7図は第6図内の各部の
信号を示すタイミングチャート図である。
(2)・・・高速符号板 (3)・・・減速装置(
4)・・・低速符号板 (60)・・・論理回路(
65)・・・極性選択回路 (80)・・・出力選択
回路(G5)・・・MSBビットの出力
(GM)、(GR>・・・MSB出力
(にIC)〜(G4C)・・・極性出力(Glo)〜(
(:4o)・=センサ出力(C1)〜(C4)・・・グ
レー符号出力向、図中、同一符号は同−又は相当部分を
示す。
第7図
G1Fig. 1 is a circuit diagram showing an output section of an embodiment of the present invention, Fig. 2 is a timing chart showing signals of each part in Fig. 1, and Fig. 3 is an input/output logic of the logic circuit in Fig. 1. Fig. 4 is a side view showing the configuration of a general multi-rotation encoder, Fig. 5 is an explanatory drawing showing the gray code formed on each code plate in Fig. 4, and Fig. 6 is a conventional FIG. 7 is a circuit diagram showing the output section of the multi-rotation encoder, and FIG. 7 is a timing chart showing signals of each section in FIG. (2)...High-speed code plate (3)...Deceleration device (
4)...Low speed code board (60)...Logic circuit (
65)...Polarity selection circuit (80)...Output selection circuit (G5)...MSB bit output (GM), (GR>...MSB output (IC) to (G4C)... Polarity output (Glo) ~ (
(:4o)=sensor output (C1) to (C4)...Gray code output direction, in the figure, the same code indicates the same or equivalent part. Figure 7 G1
Claims (3)
された低速符号板と、この低速符号板に形成された複数
ビットのグレーコードと、このグレーコードの各ビット
毎に1つずつ設けられたセンサと、これらセンサから得
られる各ビット毎のセンサ出力と前記高速符号板のMS
Bビットの出力及び一対のMSB出力とに基づいて、前
記各ビット毎のグレー符号出力を得る手段とを備え、前
記センサ出力の変化点が存在する領域では、前記MSB
出力の一方をグレー符号出力とし、前記センサ出力の変
化点が存在しない領域では前記センサ出力をグレー符号
出力としたことを特徴とする多回転エンコーダ。(1) A low-speed code plate connected to a high-speed code plate that rotates at high speed via a speed reduction device, a multi-bit gray code formed on this low-speed code plate, and one for each bit of this gray code. sensors, sensor outputs for each bit obtained from these sensors, and MS of the high-speed code plate.
means for obtaining a gray code output for each bit based on the B-bit output and a pair of MSB outputs, and in a region where a change point of the sensor output exists, the MSB
A multi-rotation encoder characterized in that one of the outputs is a gray code output, and in a region where there is no change point of the sensor output, the sensor output is a gray code output.
の出力に対しそれぞれ位相が90°ずれた互いに反転前
記高速符号板のMSBビットの出力及び低速符号板の各
ビット毎のセンサ出力が入力される論理回路と、この論
理回路の出力信号に応じて各ビット毎に前記一対のMS
B出力の一方を選択する極性選択回路と、前記論理回路
の出力信号に応じて各ビット毎に前記センサ出力又は前
記極性選択回路の極性出力を選択する出力選択回路とか
らなることを特徴とする特許請求の範囲第1項記載の多
回転エンコーダ。(2) A pair of MSB outputs are mutually inverted and have a phase shift of 90 degrees with respect to the output of the MSB bit of the high-speed code plate, and the output of the MSB bit of the high-speed code plate and the sensor output for each bit of the low-speed code plate are input. the pair of MSs for each bit according to the output signal of this logic circuit.
A polarity selection circuit that selects one of the B outputs, and an output selection circuit that selects the sensor output or the polarity output of the polarity selection circuit for each bit in accordance with the output signal of the logic circuit. A multi-rotation encoder according to claim 1.
ことを特徴とする特許請求の範囲第2項記載の多回転エ
ンコーダ。(3) The multi-rotation encoder according to claim 2, wherein the logic circuit is a P-ROM or a gate array.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8103586A JPS62239621A (en) | 1986-04-10 | 1986-04-10 | Multi-rotation encoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8103586A JPS62239621A (en) | 1986-04-10 | 1986-04-10 | Multi-rotation encoder |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62239621A true JPS62239621A (en) | 1987-10-20 |
Family
ID=13735197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8103586A Pending JPS62239621A (en) | 1986-04-10 | 1986-04-10 | Multi-rotation encoder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62239621A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191425A (en) * | 1990-05-09 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Image pickup apparatus having a gray counter |
-
1986
- 1986-04-10 JP JP8103586A patent/JPS62239621A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191425A (en) * | 1990-05-09 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Image pickup apparatus having a gray counter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62239621A (en) | Multi-rotation encoder | |
JPS58129855A (en) | Deciding circuit for pulse pattern normalcy | |
JPH07182863A (en) | Internal address generation circuit | |
JPS62216557A (en) | Phase ambiguity removing circuit | |
JP2001189075A (en) | Packaging method | |
JPS63113311A (en) | Encoder | |
JP2540803B2 (en) | Absolute terrain multi-rotation position detector | |
JPH0535519B2 (en) | ||
JPS61134855A (en) | Data transfer device | |
JPH04176098A (en) | Shift register | |
JPS6045817A (en) | Tachymeter simulation method and circuit | |
SU815737A2 (en) | Position sine-cosine shaft angular position-to-code converter | |
JPH0731627Y2 (en) | Counter circuit | |
SU1569977A1 (en) | Multifunctional counter | |
JPH01136019A (en) | Pulse encoder circuit | |
JPH06727Y2 (en) | Multi-stage absolute resolver device | |
JPS60147996A (en) | Semiconductor storage device | |
JP2896133B1 (en) | Encoder device | |
JPH05172505A (en) | Reference circuit of angle converter | |
JPH0739962B2 (en) | Encoder signal open phase detection circuit | |
JPH1038548A (en) | Displacement measuring instrument | |
JP3034623B2 (en) | Output method of absolute encoder signal | |
JPH0322283A (en) | Semiconductor storage device | |
JPS5868298A (en) | Shift register circuit | |
JPS58181104A (en) | Sequence controller |