JPS62233894A - Arithmetic unit for drift similarity - Google Patents

Abstract

PURPOSE:To improve a processing speed by providing plural product sum arithmetic units and supplying the image data of one in series and the image data of the other in paralell, and carrying out plural kinds of drift arithmetic operations at one time. CONSTITUTION:Three kinds of arithmetic operations are performed at one a time and then this is repeated three times to perform 9 kinds of arithmetic operations. For the purpose, address specification needs to be devices. Namely, when arithmetic operations (d), (e), and (f) are carried out, the arithmetic operation (e) is performed by a product sum arithmetic unit 4b, the arithmetic operation (d) is performed by a product sum arithmetic unit 4a, and the arithmetic operation (g) is performed by a product sum arithmetic unit 4c, but when data in an address 1 of a memory 2a is latched in a latch circuit 3b, data in an address 1 of a memory 2b is read out. Namely, addresses from an address generating circuit 1a are made precedent to addresses from an address generating circuit 1b.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、２種類の画像データを互いにずらしてその
類似度を演算するためのずらし類似度演算装置に関する
。かへる演算は例えば文字２図形等の認識装置において
、辞書パターンデータと未知パターンデータとの間の類
似度（相関値）を調べる場合等で必要とされる。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a shifting similarity computing device for shifting two types of image data to each other and computing their similarity. The calculation is required when, for example, in a character-two-figure recognition device, the degree of similarity (correlation value) between dictionary pattern data and unknown pattern data is checked.

〔従来の技術〕[Conventional technology]

この種の認識装置として、例えば第４図の如きアルゴリ
ズムをコンピュータによって処理するものが知られてい
る。As this type of recognition device, for example, one in which an algorithm as shown in FIG. 4 is processed by a computer is known.

これは、認識の対象となる文書を入力した後、二次元ラ
インセンサの如き光電変換素子に上り光電変換を行なっ
てその画像データをメモリに取り込み（（り参照）、こ
の画像データに対してコンピュータにより線素の方向付
け（ベクトル化）および正規化等を行ない（■＋　（”
ｒ）参照）、さらにベクトルを所定方向に伝播させ所定
位置で停止させる停止・伝播操作′ｆｃ施してベクトル
化特ｆｆｆｆ１を抽出した後（■６照）、予め格納され
ている各種辞書パターンとの積を加算した積和で表わさ
れる類似度（相関値）計算を行ない（■β照）、その最
大値を検出しく■診照）、これによって未知パターンの
同定を行ない、認識結果として出力するものである。After inputting a document to be recognized, it goes up to a photoelectric conversion element such as a two-dimensional line sensor, performs photoelectric conversion, and captures the image data into memory (see (see)). Direction (vectorization) and normalization of line elements are performed using (■+ (”
r)), and then performs a stop/propagation operation 'fc' to propagate the vector in a predetermined direction and stop it at a predetermined position to extract the vectorization characteristic ffff1 (see section 6). Calculate the degree of similarity (correlation value) expressed as the sum of products (■β comparison), detect the maximum value (■diagnosis), identify the unknown pattern, and output it as a recognition result. It is.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このような積和による類似度演算は、ＭＲ率を向上させ
るために未知の画像データと辞書の画像データとを互い
に上下、左右、斜めの８方向にずらして行なわれるため
（以下、か〜る演算をずらし類似度演算とも云う。なお
、このずらし類似度演算は正確にはずらし無しを含む９
種類の演算を含む。）、処理時間が掛かりすぎるばかり
でなく、処理能力の大きなコンピュータが必要になると
云う問題がある。This kind of similarity calculation by sum of products is performed by shifting the unknown image data and the dictionary image data in eight directions (vertically, horizontally, and diagonally) in order to improve the MR rate (hereinafter referred to as This calculation is also called a shifting similarity calculation. Note that this shifting similarity calculation is exactly 9 including no shifting.
Contains types of operations. ), there are problems in that it not only takes too much processing time, but also requires a computer with a large processing capacity.

したがって、この発明はずらし類似度演算を簡単な構成
で高速に行なうことが可能な演算装置を提供することを
目的とする。Therefore, an object of the present invention is to provide an arithmetic device that can perform shift similarity calculations at high speed with a simple configuration.

〔問題点を解決するための手段〕 ２種類の画像データをそれぞれ記憶する第１゜第２の記
憶手段と、第１記憶手段から順次読み出される一方の画
像データをそれぞれラッチする複数のラッチ手段と、各
ラッチ手段からの一方の画像データと第２記憶手段から
読み出される他方の画像データとの積和をそれぞれ演算
する複数の演算手段とを設け、第２記憶手段から順次読
み出される他方の画像はその都度演算手段のそれぞれに
同時に争えるようにする。[Means for solving the problem] First and second storage means for respectively storing two types of image data, and a plurality of latching means for respectively latching one image data sequentially read from the first storage means. , a plurality of calculation means are provided for calculating the sum of products of one image data from each latch means and the other image data read from the second storage means, and the other image sequentially read from the second storage means is Each time, each calculation means can be challenged at the same time.

〔作用〕[Effect]

認識率を向上させるためのずらし類似度演算をハードウ
ェアで実現するには、単純には９つの積和演算器を設け
ればよいが、このようにすると装置が大型化しコスト高
となるので、この発明では９個よりも少ない数の積和演
算器を設け、一方の画像データは直列に、かつ他方の画
像データは並列に転送することにより一度に複数独類の
ずらし類似度演算を行ない、構成を簡素化して演算速度
を向上させる。In order to implement the shifted similarity calculation in hardware to improve the recognition rate, it would be simple to install nine product-sum calculation units, but this would increase the size of the device and increase the cost. In this invention, a number of product-sum calculation units smaller than nine is provided, and one image data is transferred serially and the other image data is transferred in parallel, thereby performing multiple unique shift similarity calculations at once, Simplify the configuration and improve calculation speed.

〔実施例〕〔Example〕

第１図はこの発明の実施例を示す構成図、第２図は入力
画像データメモリまたは辞書バクーンデータメモリの構
成例を示す概要図、第６図はすらしの態様を説明するた
めの祝明図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention, FIG. 2 is a schematic diagram showing an example of the configuration of an input image data memory or dictionary Bakun data memory, and FIG. It is a diagram.

第１図において、１ａ、１ｂはアドレス発生回路、２ａ
は入力画ＰＡ（未知パターン）データを格納するメモリ
、２ｂは辞書パターンデータを格納するメモリ、３　ａ
　ｒ　３　ｂ　＋　３　ｃはラッチ回路、４ａ、４ｂ、
４ｃは積和演算器である。なお、積和演算器としては市
販の集積回路（ＩＣ）を用いることができる。In FIG. 1, 1a and 1b are address generation circuits; 2a and 1b are address generation circuits;
2b is a memory that stores input image PA (unknown pattern) data; 3a is a memory that stores dictionary pattern data;
r3b+3c is a latch circuit, 4a, 4b,
4c is a product-sum calculator. Note that a commercially available integrated circuit (IC) can be used as the product-sum calculator.

メモ’Ｊ　２　ａには未知パターンの画像データが、ま
たメモＩＪ　２　ｂには辞書パターンの画像データがそ
れぞれ格納される。一般に、これらの画像データはパタ
ーンの有、無に応じて２値化され、さらに適宜な大きさ
のメツシュ（画素）に分割されて例えば第２図の如く記
憶される。これは有効画面を１６ＸＩ６の画素で表わし
た場合の例であり、”１１１　ａ、２１　’１５　””
”が画素デーｊ１（１またはＯ）である。こ〜で、デー
タａ１１　）　ａ１２１　ａ１３・・・・・・の１貝に
アドレス１，２．３・・・・・・を与えるものとすると
、メモリには１〜２５６までのアドレスが付されること
になる。各メモリ２ａ＃２ｂの内容はアドレス発生回路
１ａ、１ｂによってそれぞれ読み出され、後者の内容は
直接、また前者の内容はラッチ回路５ａ、５ｂおよび３
ｃを介してそれぞれ積和演算器４　ａ　ｐ　４　ｂおよ
び４ｃに与えられる。The image data of the unknown pattern is stored in the memo 'J 2 a, and the image data of the dictionary pattern is stored in the memo IJ 2 b. Generally, these image data are binarized depending on the presence or absence of a pattern, and are further divided into meshes (pixels) of appropriate size and stored as shown in FIG. 2, for example. This is an example when the effective screen is represented by 16XI6 pixels, "111 a, 21 '15"
” is pixel data j1 (1 or O). Here, if we give addresses 1, 2.3, etc. to one shell of data a11 ) a121 a13... The memories will be assigned addresses from 1 to 256.The contents of each memory 2a and 2b are read out by address generation circuits 1a and 1b, respectively, with the latter contents being read directly and the former contents being read out by the latch circuit. 5a, 5b and 3
The signals are supplied to the product-sum calculators 4a p 4b and 4c through c, respectively.

ところで、すらしの態様としては第６図に示す如く、９
種類のものが考えられる。同図（ホ）はずらしの無い状
態、また（二）　、　（へ）は左右に、（ロ）、（チ）
は上下に、そして（イ）、（ハ）。By the way, as shown in Figure 6, the mode of surashi is 9.
Various types are possible. In the same figure (E), there is no shift, and (2) and (F) are left and right, (B) and (C).
are up and down, and (a) and (c).

（）　）　、　（Ｉｊ　）は斜めにずらした状態をそれ
ぞれ示しており、したがって９種類のずらし類似度演算
が必要であることがわかる。なお、同図において、Ａは
未知パターンデータまたはそのメモリを、まだＢは辞書
パターンデータまたはそのメモリをそれぞれ示している
。( ) ) and (Ij) respectively indicate diagonally shifted states, and it can therefore be seen that nine types of shift similarity calculations are required. In the figure, A indicates unknown pattern data or its memory, and B indicates dictionary pattern data or its memory.

前述した如く９種類の演算を行なうためには９個の積和
演算器を設ければ良いが、このようにすると装置が大型
化しコスト高になるばかりでなく、演算速度も低下する
ので、第１図の実施例では１度に３種類の演算を行ない
、これを６回繰り返して９種類の演算を実現するように
している。そのためには、アドレス指定に工夫が必要と
なるが、こへでは次のようにしている。As mentioned above, in order to perform nine types of calculations, it is sufficient to provide nine product-sum calculation units, but this not only increases the size and cost of the device, but also reduces the calculation speed. In the embodiment shown in FIG. 1, three types of calculations are performed at one time, and this is repeated six times to realize nine types of calculations. In order to do this, it is necessary to devise an address specification, but here we do it as follows.

まず、第５図の（ニ）、（ホ）、（へ）の演算を行なう
場合について考える。このとき、第３図（ホ）の演算を
第１図の積和演算器４ｂにて行ない、（ニ）の演算を積
和演算器４ａにて、また（へ）の演算を積和演算器４ｃ
Ｋてそれぞれ行なうようにするが、そのためにはラッチ
回路６ｂにメモリ２ａのアドレス１のデータがラッチさ
れた時点で、メモリ２ｂのアドレス１のデータが読み出
されるようにしておくことが必要でおる。つまり、アド
レス発生回路１ａからのアドレスをアドレス発生回路１
ｂからのアドレスよりも１アドレス分だけ先行させてお
くことにより、積和演算器４ｂでは常に未知パターンの
ｎ番目のデータと、辞書パターンのｎ番目のデータとを
一致させて積知演算を行なうようにする。なお、これは
第６図（ホ）の演算に相当する。一方、メモリ２ｂから
ｎ番目のデータが読み出されているときは、積和演算器
４ａにはメモリ２ａの（ｎ＋１）番目のデータが、また
積和演算器４Ｃにはメモリ２ａの（ｎ−１）番目のデー
タがラッチ回路３ａ　、３ｃを介してそれぞれ導入され
ていることから、積和演算器４ａでは第３図（ニ）の演
算、積和演算器４Ｃでは第３図（へ）の演算がそれぞれ
行なわれることになる。なお、第３図（ニ）は未知パタ
ーンデータが辞書パターンデータに対して１列分だけ先
行している場合（図の左側にずれている場合）でおり、
同（へ）はその逆の場合である。First, let us consider the case where operations (d), (e), and (f) in FIG. 5 are performed. At this time, the calculation in FIG. 3(e) is performed in the product-sum calculator 4b in FIG. 4c
In order to do this, it is necessary to read out the data at address 1 of the memory 2b at the time when the data at address 1 of the memory 2a is latched by the latch circuit 6b. In other words, the address from address generation circuit 1a is
By preceding the address from b by one address, the product-sum calculator 4b always matches the n-th data of the unknown pattern with the n-th data of the dictionary pattern to perform the product-accumulation calculation. Do it like this. Note that this corresponds to the calculation in FIG. 6 (e). On the other hand, when the nth data is read from the memory 2b, the (n+1)th data of the memory 2a is stored in the product-sum calculator 4a, and the (n-1)th data of the memory 2a is stored in the product-sum calculator 4C. Since the 1)-th data is introduced through the latch circuits 3a and 3c, the product-sum calculator 4a performs the calculation in FIG. 3(d), and the product-sum calculator 4C performs the calculation in FIG. 3(f). Each calculation will be performed. Note that FIG. 3 (D) shows a case where the unknown pattern data precedes the dictionary pattern data by one column (shifted to the left side of the figure).
Same (to) is the opposite case.

このような関係は第３図（イ）、（ロ）および（ハ）の
演算についても同様でおる。たｙし、この場合は未知と
辞書のデータに１行分の差があるので１行分のアドレス
、例えば第２図の例では６１６″を考慮し、ラッチ回路
３ｂにメモリ２ａのアドレス１７のデータがラッチされ
た時点で、メモリ２ｂのアドレス１のデータが読み出さ
れるようにする。つまり、アドレス発生回路１ａからの
アドレスを、アドレス発生回路１ｂからのアドレスより
も１７アドレス分だけ先行させることが必要でちる。さ
らに、第６図（））、（チ）および（す）の場合は、ア
ドレス発生回路１ｂからのアドレスの方を、アドレス発
生回路１ａからのアドレスよりも１７アドレス分だけ先
行させることにより、同様にして行なうことができる。This relationship holds true for the calculations in FIGS. 3(a), 3(b), and 3(c). However, in this case, since there is a one-line difference between the unknown data and the data in the dictionary, the address for one line, for example, 616'' in the example of FIG. When the data is latched, the data at address 1 of the memory 2b is read out.In other words, the address from the address generation circuit 1a can be made to precede the address from the address generation circuit 1b by 17 addresses. In addition, in the cases of ()), (h), and (s) in Figure 6, the address from the address generation circuit 1b is preceded by the address from the address generation circuit 1a by 17 addresses. This can be done in the same way.

こうして、１回に３種類の演算を行ない、これを３回実
行することにより、第３図に示す如き９種類のずらし類
似度演算を行なうことが可能になる。In this way, by performing three types of calculations at one time and executing them three times, it becomes possible to perform nine types of shift similarity calculations as shown in FIG.

なお、こ〜では未知パターンデータを直列に、辞書パタ
ーンデータを並列にそれぞれ転送するようにしたが、こ
の関係を逆に、つまり辞書バター／データの方を直列に
転送するようにしても良いことは云う迄もない。また、
ラッチ回路および積和演算器をこ〜では３個としたが、
一般的にはこの妓に限定されないことも勿論である。Note that in this example, the unknown pattern data is transferred serially and the dictionary pattern data is transferred in parallel, but this relationship may be reversed, that is, the dictionary butter/data may be transferred serially. Needless to say. Also,
In this example, there are three latch circuits and sum-of-products arithmetic units, but
Of course, in general, it is not limited to these prostitutes.

〔発明の効果〕〔Effect of the invention〕

？−／７″１尭日日Ｗ　　Ｉ−−）−＋Ｌイ　　ぜ仁１
　栢什Ｊ麻傭竹か田Ｗイｈ簡単なハードウェアを用いて
行なうようにしたので、高速な処理が可能となり、コン
ピュータの負担を軽減し得る利点がもたらされる。また
、複数の積和演算器を設け、一方の画像データを直列に
、か・つ他方の画像データを並列に与えて複数種類のず
らし類似度演算を同時に行なうようにしたので、処理速
度をより一層向上させることができる。? −/7″1 孭日日WI−−)−＋Lい 連 1
Since this is carried out using simple hardware, high-speed processing is possible, which has the advantage of reducing the burden on the computer. In addition, multiple product-sum calculation units are provided, and one image data is applied serially, while the other image data is applied in parallel, allowing multiple types of shift similarity calculations to be performed simultaneously, further increasing processing speed. This can be further improved.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の実施例を示す構成図、第２図は入力
画像データメモリまたは辞書パターンデータメモリの構
成例を示す概要図、第３図はずらしの態様を説明するだ
めの説明図、第４図は文字認識装置における処理フロー
の一例を示すフローチャートである。 符号説明 Ｉａ、１ｂ・・・・・・アドレス発生回路、２ａ・・・
・・・入力画イΦ（未知パターン）データメモリ、２ｂ
・・・・・・辞ｔｌ）　パターンデータメモリ、３　ａ
　＋　３　ｂ　＋　５　ｃ・・・・・・ラッチ回路、４
ａ　、４ｂ　、４ｃ・・・・・・ＪＪ′（和演算器。 ｇｉ　　■ 冨２Ｗｉ Ｗｉ　３　図 （イ）　　　　　　　　　　　　　　　　（ロ）　　　
　　　　　　　　　　　　　（ハ）（ニ）　　　　　　
　　　　　　　Ｃ◇　　　　　　　　　　　　　（へ）
（１−）　　　　　　　　　　　　　　　（＋）　　　
　　　　　　　　　　　　（す）零４１ｉ１１FIG. 1 is a configuration diagram showing an embodiment of the present invention, FIG. 2 is a schematic diagram showing an example of the configuration of an input image data memory or dictionary pattern data memory, and FIG. 3 is an explanatory diagram illustrating a mode of shifting. FIG. 4 is a flowchart showing an example of the processing flow in the character recognition device. Code explanation Ia, 1b...address generation circuit, 2a...
...Input image Φ (unknown pattern) data memory, 2b
・・・・・・Registration tl) Pattern data memory, 3 a
+ 3 b + 5 c...Latch circuit, 4
a, 4b, 4c...JJ' (summation unit. gi ■ 冨2Wi Wi 3 Figure (a) (b)
(c) (d)
C◇ (to)
(1-) (+)
(Su) Zero 41i11

Claims (1)

【特許請求の範囲】 ２種類の画像データを互いにずらしてその類似度を演算
するためのずらし類似度演算装置であつて、 ２種類の画像データをそれぞれ記憶する第１、第２の記
憶手段と、 該第１記憶手段から順次時系列的に読み出される一方の
画像データをそれぞれラッチする複数のラッチ手段と、 該各ラッチ手段からの一方の画像データと前記第２記憶
手段から読み出される他方の画像データとの積和をそれ
ぞれ演算する複数の演算手段と、を備え、該第２記憶手
段から順次読み出される他方の画像データはその都度演
算手段のそれぞれに同時に与えることにより、一度に複
数種類のずらし類似度演算を行なうことを特徴とするず
らし類似度演算装置。[Scope of Claims] A shifting similarity calculating device for calculating the similarity of two types of image data by shifting the two types of image data, comprising: first and second storage means for respectively storing the two types of image data; , a plurality of latch means for respectively latching one image data read out sequentially in time series from the first storage means; one image data from each of the latch means and the other image read out from the second storage means. a plurality of calculation means each calculating a sum of products with the second storage means, and the other image data sequentially read from the second storage means is simultaneously given to each of the calculation means each time, so that a plurality of types of shifting can be performed at one time. A shift similarity calculation device characterized by performing similarity calculation.