JPS62233815A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPS62233815A JPS62233815A JP7797786A JP7797786A JPS62233815A JP S62233815 A JPS62233815 A JP S62233815A JP 7797786 A JP7797786 A JP 7797786A JP 7797786 A JP7797786 A JP 7797786A JP S62233815 A JPS62233815 A JP S62233815A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- output
- switch
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電源回路に関し、特にラスト電源メモリ機能
を有するマイコンを用いた、テレビジョン受１３機の電
源回路に関するものである。
を有するマイコンを用いた、テレビジョン受１３機の電
源回路に関するものである。
第２図にスタンバイ電源用トランスを用いた従来のこの
種の電源回路を示す。図において、１は電源人力で、主
電源スイッチ２を経て、リレー３及びスタンバイ電源用
トランス２１に接続されている。４は整流回路で、リレ
ー３から供給されるＡＣ電圧を整流しフライバンクトラ
ンス５に供給する。６はフライバックトランス５の出力
で、水平回路用出力、垂直回路用出力、ＣＲＴ陽極電圧
用出力、＋１２■用出力等が含まれている。
種の電源回路を示す。図において、１は電源人力で、主
電源スイッチ２を経て、リレー３及びスタンバイ電源用
トランス２１に接続されている。４は整流回路で、リレ
ー３から供給されるＡＣ電圧を整流しフライバンクトラ
ンス５に供給する。６はフライバックトランス５の出力
で、水平回路用出力、垂直回路用出力、ＣＲＴ陽極電圧
用出力、＋１２■用出力等が含まれている。
また２１はスタンバイ電源用トランスで、その出力はレ
ギュレータ１０．２０に供給され、レギュレータ１０か
らは＋１２Ｖ出力２２、＋ＳＶ出力１１が、レギュレー
タ２０からは一３０Ｖ出カフがそれぞれ得られる。この
うち＋１２Ｖ出力２２は、電流制限抵抗９を経てリレー
３に接続される。またメモリ用電源出カフは、消去可能
なＥＡ（Ｅｒａｓａｂｌｅ） ＲＯＭ １８へ電源とし
て供給され、＋５ｙ出力１１は電源としてマイコン１５
へ供給される。２３はキースイッチで、マイコン１５に
接続されている。１６はパワー制御出力であり、リレー
制御スイッチ１４へ接続され、該制御出力１６によりリ
レー３が制御される。
ギュレータ１０．２０に供給され、レギュレータ１０か
らは＋１２Ｖ出力２２、＋ＳＶ出力１１が、レギュレー
タ２０からは一３０Ｖ出カフがそれぞれ得られる。この
うち＋１２Ｖ出力２２は、電流制限抵抗９を経てリレー
３に接続される。またメモリ用電源出カフは、消去可能
なＥＡ（Ｅｒａｓａｂｌｅ） ＲＯＭ １８へ電源とし
て供給され、＋５ｙ出力１１は電源としてマイコン１５
へ供給される。２３はキースイッチで、マイコン１５に
接続されている。１６はパワー制御出力であり、リレー
制御スイッチ１４へ接続され、該制御出力１６によりリ
レー３が制御される。
次に動作について説明する。ラスト電源メモリ機能とは
主電源スイッチ２をオフした時の装置（この場合はテレ
ビジョン受信機）のｔ源状Ｂ（オン状態かオフまたはス
タンバイ状態のいずれか）を記憶しており、次に主電源
スイッチ２をオンした時に直ちにこのスイッチオフ時と
同じ電源状態とすることのできる機能であり、本従来装
置ではマイコン１５．ＥＡ Ｒ２Ｍ１７によりこの機
能が実現されている。
主電源スイッチ２をオフした時の装置（この場合はテレ
ビジョン受信機）のｔ源状Ｂ（オン状態かオフまたはス
タンバイ状態のいずれか）を記憶しており、次に主電源
スイッチ２をオンした時に直ちにこのスイッチオフ時と
同じ電源状態とすることのできる機能であり、本従来装
置ではマイコン１５．ＥＡ Ｒ２Ｍ１７によりこの機
能が実現されている。
フライバックトランス５の電源は、ＴＦ！、源入力１よ
り、リレー３、整流回路４を経て、供給されており、主
電源スイッチ２がオフの時は、テレビジョン受信機はオ
ンになりえない状態であり、オンの時は、テレビジョン
受信機がスタンバイ状態か、又は、オン状態の時である
。
り、リレー３、整流回路４を経て、供給されており、主
電源スイッチ２がオフの時は、テレビジョン受信機はオ
ンになりえない状態であり、オンの時は、テレビジョン
受信機がスタンバイ状態か、又は、オン状態の時である
。
ここでパワー制御出力１６が“Ｈ”の時は、リレー制御
スイッチ１４がオンし、リレー３もオンするので、テレ
ビジョン受信機はオンする。一方、パワー制御出力１６
が“Ｌ”の時はリレー制御スイッチ１４がオフしリレー
３もオフするのでテレビジョン受信機はオフか、スタン
バイ状態になる。
スイッチ１４がオンし、リレー３もオンするので、テレ
ビジョン受信機はオンする。一方、パワー制御出力１６
が“Ｌ”の時はリレー制御スイッチ１４がオフしリレー
３もオフするのでテレビジョン受信機はオフか、スタン
バイ状態になる。
パワー制御出力１６が“１．”から“Ｈ”になる条件は
、スタンバイ状態からキースイッチ２３中のスタンバイ
・スイ・７チがオンされた時か、あるいはオフ状態から
、主電源スイッチ２がオンされ、かつ、この時のラスト
パワーメモリの内容がオンの時である。反対に、パワー
制御出力１６が“Ｈ”から“Ｌ″゛になる条件は、オン
状態がらスタンバイスイッチを押すことによってスタン
バイ状態にした時か、あるいはオン状態から主電源スイ
ッチ２をオフした時である。その他の場合として、オフ
状態から主電源スイッチ２をオンした時にラストパワー
メモリの内容がオフの時、あるいはスタンバイ状態から
主電源スイッチ２をオフした時はパワー制御出力１６は
“し”のままで変化しない。
、スタンバイ状態からキースイッチ２３中のスタンバイ
・スイ・７チがオンされた時か、あるいはオフ状態から
、主電源スイッチ２がオンされ、かつ、この時のラスト
パワーメモリの内容がオンの時である。反対に、パワー
制御出力１６が“Ｈ”から“Ｌ″゛になる条件は、オン
状態がらスタンバイスイッチを押すことによってスタン
バイ状態にした時か、あるいはオン状態から主電源スイ
ッチ２をオフした時である。その他の場合として、オフ
状態から主電源スイッチ２をオンした時にラストパワー
メモリの内容がオフの時、あるいはスタンバイ状態から
主電源スイッチ２をオフした時はパワー制御出力１６は
“し”のままで変化しない。
従来の電源回路は以上のように構成されており、スタン
バイ時にＥＡ ＲＯＭ及びリレーに供給する為の電源
としてスタンバイ電源用トランスが必要であり、該トラ
ンスの一次側のＡＣコードの引き回し、スタンバイ電源
用トランスの取付は方法、スペース等、設計上の制約を
受け、又、コストアップの要因であるなどの問題点があ
った。
バイ時にＥＡ ＲＯＭ及びリレーに供給する為の電源
としてスタンバイ電源用トランスが必要であり、該トラ
ンスの一次側のＡＣコードの引き回し、スタンバイ電源
用トランスの取付は方法、スペース等、設計上の制約を
受け、又、コストアップの要因であるなどの問題点があ
った。
この発明は、上記のような問題点を解消するため□にな
されたもので、スタンバイ電源用トランスを必要としな
い電源回路を得ることを目的とする。
されたもので、スタンバイ電源用トランスを必要としな
い電源回路を得ることを目的とする。
この発明に係る電源回路は、スタンバイ電源用トランス
を除去するために電源の一次側を利用してマイコン及び
リレー用の電源を供給し、かつフライハックトランスに
メモリ、電源用の巻線を追加しているが、こうするだけ
では、オフ状態から出力電源スイッチをオンした時、メ
モリ用ＩＭ、？ＴＸが立上がらないのでラスト・パワー
・メモリの内容を読むことは不可能である。
を除去するために電源の一次側を利用してマイコン及び
リレー用の電源を供給し、かつフライハックトランスに
メモリ、電源用の巻線を追加しているが、こうするだけ
では、オフ状態から出力電源スイッチをオンした時、メ
モリ用ＩＭ、？ＴＸが立上がらないのでラスト・パワー
・メモリの内容を読むことは不可能である。
そごでこの発明に係る電源回路では立上り検出パルスジ
ェネレータを追加し該立上り検出パルスでもってリレー
をオンするように構成し、主電源スイッチをオンした時
、メモリ用電源が立上るようにしたものである。
ェネレータを追加し該立上り検出パルスでもってリレー
をオンするように構成し、主電源スイッチをオンした時
、メモリ用電源が立上るようにしたものである。
この発明においては、立上り検出パルスジェネレータは
、第１の電源スイッチの出力の立上りを検出してパワー
制御出力が立上がるまでの期間リレーをオンするための
パルスを発生するから、ラストパワーメモリ電源供給用
のトランスを要することなくメインスイッチ（第１の電
源スイ・ノチ）をオンした時点で、ラストパワーメモリ
の内容が読み出せるようにメモリ用電源を早く立上がら
せることができる。
、第１の電源スイッチの出力の立上りを検出してパワー
制御出力が立上がるまでの期間リレーをオンするための
パルスを発生するから、ラストパワーメモリ電源供給用
のトランスを要することなくメインスイッチ（第１の電
源スイ・ノチ）をオンした時点で、ラストパワーメモリ
の内容が読み出せるようにメモリ用電源を早く立上がら
せることができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による電源回路を示し、図に
おいて、１２は立上り検出パルスジェネレータ、８は整
流回路、１３はオア回路である。
おいて、１２は立上り検出パルスジェネレータ、８は整
流回路、１３はオア回路である。
立上り検出パルスジェネレータ１２には＋５■出力１１
が入力され、該立上り検出パルスジェネレータ１２の出
力と、パワー制御出力１６とがオア回路１３へ入力され
、オア回路１３の出力が、リレー制御スイッチ１４へ入
力される。又、整流回路８は、フライバンクトランスの
一次側に接続され、ＥＡ ＲＯＭ１８の電源はフライ
バックトランスの二次側整流出力から供給されている。
が入力され、該立上り検出パルスジェネレータ１２の出
力と、パワー制御出力１６とがオア回路１３へ入力され
、オア回路１３の出力が、リレー制御スイッチ１４へ入
力される。又、整流回路８は、フライバンクトランスの
一次側に接続され、ＥＡ ＲＯＭ１８の電源はフライ
バックトランスの二次側整流出力から供給されている。
次に動作について説明する。主電源スイッチをオンする
と、＋５Ｖ出力１１が立上がり、立上がり検出パルスジ
ェネレータ１２によりこの立上がりが検出される。そし
てその立上り検出出力とマイコン１５からのパワー制御
出力１６とがオア回路１３に入力され、論理オア出力を
得ることにより、パワー制御出力１６が“Ｈ”になるま
での間、リレー３をオンすることができる。従ってメモ
リ用電源を早く立上がらせることができるので、ＥＡ
ＲＯＭ１８の内容を読み出すことができ、仮りにラス
トパワーメモリの内容がオンであれば、出力電源スイッ
チをオンした時、セントが直ちにオン状態になる。
と、＋５Ｖ出力１１が立上がり、立上がり検出パルスジ
ェネレータ１２によりこの立上がりが検出される。そし
てその立上り検出出力とマイコン１５からのパワー制御
出力１６とがオア回路１３に入力され、論理オア出力を
得ることにより、パワー制御出力１６が“Ｈ”になるま
での間、リレー３をオンすることができる。従ってメモ
リ用電源を早く立上がらせることができるので、ＥＡ
ＲＯＭ１８の内容を読み出すことができ、仮りにラス
トパワーメモリの内容がオンであれば、出力電源スイッ
チをオンした時、セントが直ちにオン状態になる。
このように、本実施例によれば、立上り検出パルスジェ
ネレータとオア回路とを付加し、マイコン及びリレーに
供給される＋５■出力を一次側整流出力から作るように
したので、メインスイッチオン時にＥＡ ＲＯＭ用の
電源を得るためのトランスを無くすことができ、安価に
製造できるという効果がある。
ネレータとオア回路とを付加し、マイコン及びリレーに
供給される＋５■出力を一次側整流出力から作るように
したので、メインスイッチオン時にＥＡ ＲＯＭ用の
電源を得るためのトランスを無くすことができ、安価に
製造できるという効果がある。
以上のように、この発明に係る電源回路によれば、第１
の電源スイッチ出力の立上りを検出してパルスを発生し
、該パルスにより第２の電源スイッチをオンしてラスト
パワーメモリ用のスタンバ。
の電源スイッチ出力の立上りを検出してパルスを発生し
、該パルスにより第２の電源スイッチをオンしてラスト
パワーメモリ用のスタンバ。
イ電源をオンするようにしたので、ラストパワーメモリ
用のスタンバイ電源を供給するためのトランスが不要と
なり、安価、小型に構成できる効果がある。
用のスタンバイ電源を供給するためのトランスが不要と
なり、安価、小型に構成できる効果がある。
第１図はこの発明の一実施例による電源回路を示す図、
第２図は従来の電源回路を示す図である。 図において、１は電源入力、２は主電源スイッチ（第１
の電源スイッチ）、３はリレー（第２ （７）電源スイ
ッチ）、４は整流回路、５はフラ・イバノクトランス、
６はフライバンクトランス出力、７はメモリ電源出力、
８は整流回路、９は電流制限抵抗、１０はレギュレータ
、１１は＋５■出力、１２は立上がり検出パルスジェネ
レータ、１３はオア回路、１４はリレー制御スイッチ、
１５はマイコン（電源状態書込み読出し手段）、１６は
パワー制御出力、１７はメモリ電源用レギュレータ、１
８はＥＡ ＲＯＭ（ラストパワーメモリ）、２０はレ
ギュレータ、２１はスタンバイ電源用トランス、２２は
＋１２Ｖ出力、２３はキースイッチである。
第２図は従来の電源回路を示す図である。 図において、１は電源入力、２は主電源スイッチ（第１
の電源スイッチ）、３はリレー（第２ （７）電源スイ
ッチ）、４は整流回路、５はフラ・イバノクトランス、
６はフライバンクトランス出力、７はメモリ電源出力、
８は整流回路、９は電流制限抵抗、１０はレギュレータ
、１１は＋５■出力、１２は立上がり検出パルスジェネ
レータ、１３はオア回路、１４はリレー制御スイッチ、
１５はマイコン（電源状態書込み読出し手段）、１６は
パワー制御出力、１７はメモリ電源用レギュレータ、１
８はＥＡ ＲＯＭ（ラストパワーメモリ）、２０はレ
ギュレータ、２１はスタンバイ電源用トランス、２２は
＋１２Ｖ出力、２３はキースイッチである。
Claims (2)
- （１）本電源回路を有する装置への外部からの供給電源
をオンあるいはオフするための第１の電源スイッチと、 該電源スイッチをオフした時の装置の電源状態を記憶す
るためのラストパワーメモリと、 上記電源スイッチオフ時の装置の電源状態を上記ラスト
パワーメモリに書込み上記電源スイッチオン時該ラスト
パワーメモリの内容を電源制御信号として読出す電源状
態書込み読出し手段と、上記第１の電源スイッチの出力
の立上りを検出しそのタイミングで立上り検出パルスを
発生する立上り検出パルスジェネレータと、 上記電源制御信号と立上り検出パルスとの論理和信号に
応じてオンあるいはオフされ上記第１の電源スイッチ出
力の上記装置への伝達を制御する第２の電源スイッチと
を備えたことを特徴とする電源回路。 - （２）その全体が、テレビジョン受信機の電源回路であ
り、 消去可能なＲＯＭからなる上記ラストパワーメモリの電
源は該テレビジョン受信機のフライバックトランスの２
次側から供給され、 マイコンからなる上記電源状態書込み読出し手段及びリ
レーからなる上記第２の電源スイッチの電源は該フライ
バックトランスの１次側から供給されることを特徴とす
る特許請求の範囲第１項記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7797786A JPS62233815A (ja) | 1986-04-03 | 1986-04-03 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7797786A JPS62233815A (ja) | 1986-04-03 | 1986-04-03 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62233815A true JPS62233815A (ja) | 1987-10-14 |
Family
ID=13648952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7797786A Pending JPS62233815A (ja) | 1986-04-03 | 1986-04-03 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62233815A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008031536A1 (de) * | 2008-07-03 | 2010-01-14 | Fujitsu Technology Solutions Gmbh | Schaltungsanordnung und Ansteuerschaltung für ein Netzteil, Computernetzteil und Verfahren zum Schalten eines Netzteils |
| US8885367B2 (en) | 2009-08-18 | 2014-11-11 | Fujitsu Technology Solutions Intellectual Property Gmbh | Input circuit for an electrical device, use of an input circuit and electrical device |
-
1986
- 1986-04-03 JP JP7797786A patent/JPS62233815A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008031536A1 (de) * | 2008-07-03 | 2010-01-14 | Fujitsu Technology Solutions Gmbh | Schaltungsanordnung und Ansteuerschaltung für ein Netzteil, Computernetzteil und Verfahren zum Schalten eines Netzteils |
| DE102008064659B4 (de) * | 2008-07-03 | 2013-05-29 | Fujitsu Technology Solutions Intellectual Property Gmbh | Schaltungsanordnung und Ansteuerschaltung für ein Netzteil, Computernetzteil und Verfahren zum Schalten eines Netzteils |
| US8472216B2 (en) | 2008-07-03 | 2013-06-25 | Fujitsu Technology Solutions Intellectual Property Gmbh | Circuit arrangement and control circuit for a power-supply unit, computer power-supply unit and method for switching a power-supply unit |
| US8653700B2 (en) | 2008-07-03 | 2014-02-18 | Fujitsu Technology Solutions Intellectual Property Gmbh | Circuit arrangement with a power input and an operating method for controlling a power input circuit |
| US8885367B2 (en) | 2009-08-18 | 2014-11-11 | Fujitsu Technology Solutions Intellectual Property Gmbh | Input circuit for an electrical device, use of an input circuit and electrical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107698A (en) | Power supply circuit for electric devices | |
| US4370564A (en) | AC Switching device | |
| US6333862B1 (en) | Switched mode power supply and controlling method thereof | |
| US4937731A (en) | Power supply with automatic input voltage doubling | |
| JP2009072060A (ja) | 最小スタンバイ電力の配分装置及び方法 | |
| GB2352842A (en) | Reducing power consumption of electric loads in a standby state | |
| US4394702A (en) | Power failure detection and control circuit | |
| US3949403A (en) | Remote power control apparatus | |
| US3720868A (en) | Multiple input voltage source power supply | |
| JPS62233815A (ja) | 電源回路 | |
| GB2284085A (en) | Power supply DC/DC converter with selectable output | |
| JPH05297992A (ja) | プログラマブルコントローラの入力回路 | |
| KR100198535B1 (ko) | 전자기기의 자동전압 전환장치 | |
| JP2712369B2 (ja) | 直流電源装置 | |
| US6002602A (en) | Switching power source with power outage detection signal | |
| JPH1010164A (ja) | 停電検出方法及び装置 | |
| KR950010190Y1 (ko) | 영상신호의 출력제어회로 | |
| JPS62244270A (ja) | スイツチング電源装置 | |
| JP2587706Y2 (ja) | Ｃｐｕ制御回路及びこれを用いた熱線式検知器 | |
| KR900007063B1 (ko) | 교환시스템에 있어서 망동기클럭 우선순위결정 선택회로 | |
| KR200146244Y1 (ko) | 소비 전력 절감 회로 | |
| JPS6118318A (ja) | 電源回路 | |
| JP2000347747A (ja) | 節電機能付き電気機器 | |
| JPH0222727Y2 (ja) | ||
| KR100210820B1 (ko) | 전전자 교환기의 전원 공급 방법 및 그 장치 |