JPS62232053A - Operation speed controlling device for microcomputer - Google Patents
Operation speed controlling device for microcomputerInfo
- Publication number
- JPS62232053A JPS62232053A JP61077174A JP7717486A JPS62232053A JP S62232053 A JPS62232053 A JP S62232053A JP 61077174 A JP61077174 A JP 61077174A JP 7717486 A JP7717486 A JP 7717486A JP S62232053 A JPS62232053 A JP S62232053A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- clock signal
- switching circuit
- speed
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、動作速度の異なる複数のIC装置を備えたマ
イクロコンピュータシステムにおいて、選択されたIC
装置の動作速度に応じてマイクロコンピュータの動作速
度を切り換え、システム全体の処理速度を適宜にするよ
うにしたマイクロコンピュータの動作速度制御装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention is directed to a microcomputer system equipped with a plurality of IC devices having different operating speeds.
The present invention relates to an operating speed control device for a microcomputer, which switches the operating speed of a microcomputer according to the operating speed of the device, and adjusts the processing speed of the entire system to an appropriate level.
(従来の技術)
第2図に従来のマイクロコンピュータシステムのブロッ
ク回路図を示す。第2図において、クロック発生回路1
から出力されるクロック信号は、クロック信号線2を介
してマイクロコンピュータ3に与えられる。このマイク
ロコンピュータ3はクロック信号に応じた動作速度てア
ドレスデータをアドレスバス4を介してアドレスデ−タ
5に与える。そして、アドレスデコーダ5に複数のIC
装置6,7.8がそれぞれチップセレクト信号線9.1
0. I+を介して接続され、マイクロコンピュータ3
から出力されるアドレスデータに応じて複数のIC装置
6.7.8のいずれか1個を選択的に制御し、選択され
たtC装置にデータを書き込みまたはIC装置がらデー
タを読み出し、マイクロコンピュータ3によって適宜に
処理がなされる。(Prior Art) FIG. 2 shows a block circuit diagram of a conventional microcomputer system. In FIG. 2, clock generation circuit 1
A clock signal output from the microcomputer 3 is given to the microcomputer 3 via a clock signal line 2. This microcomputer 3 supplies address data to address data 5 via an address bus 4 at an operating speed according to a clock signal. Then, the address decoder 5 has multiple ICs.
Devices 6, 7.8 each connect chip select signal line 9.1
0. Connected via I+, microcomputer 3
The microcomputer 3 selectively controls any one of the plurality of IC devices 6.7.8 according to the address data output from the microcomputer 3, writes data to the selected tC device or reads data from the IC device. Processing is performed as appropriate.
(発明が解決しようとする問題点)
ところで、IC装置6,7.8の動作速度は種々であり
、動作速度の遅いIC装置に対してマイクロコンピュー
タ3の動作速度が速や過ぎると、IC装置の適正なデー
タの書き込みおよび読み出しができない。そこで、動作
速度の最も遅いIC装置に合わせてマイクロコンピュー
タ3の動作速度が定められ、1個の動作速度の遅いIC
装置が含まれているためにシステム全体の処理速度が遅
くなるという問題点があった。なお、システム全体の処
理速度を速くするためには、複数のIC装置はいずれも
高速の動作速度で一致していることが望ましいが、一般
的に動作速度が速いIC装置はど高価であり、システム
全体として高価なものになるという問題点を生ずる。(Problems to be Solved by the Invention) By the way, the operating speeds of the IC devices 6, 7, and 8 are various, and if the operating speed of the microcomputer 3 is too fast for the IC device with a slow operating speed, the IC device cannot write or read proper data. Therefore, the operating speed of the microcomputer 3 is determined according to the IC device with the slowest operating speed.
There was a problem in that the processing speed of the entire system was slow due to the inclusion of devices. Note that in order to increase the processing speed of the entire system, it is desirable that all the multiple IC devices have the same high operating speed, but generally speaking, IC devices with faster operating speeds are more expensive. This poses a problem in that the entire system becomes expensive.
本発明の目的は、上記した従来のマイクロコンピュータ
システムの問題点を解決すべくなされたもので、選択さ
れたIC装置の動作速度若しくはマイクロコンピュータ
自体の適宜な動作速度に応じてマイクロコンピュータの
動作速度を切り換えることで、システム全体として適宜
な処理速度となるようにしたマイクロコンピュータの動
作速度制御装置を提供することにある。An object of the present invention is to solve the problems of the conventional microcomputer system described above. An object of the present invention is to provide an operating speed control device for a microcomputer that can control the processing speed of the entire system by switching the speed of the microcomputer.
(問題点を解決するための手段)
かかる目的を達成するために、本発明のマイクロコンピ
ュータの動作速度制御装置は、クロック信号を発生する
クロック発生回路と、このクロック信号を分周して分周
クロック信号を出力する分周回路と、マイクロコンピュ
ータと、前記クロック信号と、前記分周クロック信号と
を切り換えて前記マイクロコンピュータに出力する切換
回路と、動作速度の異なる複数のIC装置と、を備え、
前記マイクロコンピュータで選択されたIC装置の動作
速度に応じてマイクロコンピュータの信号によって前記
切換回路の切換制御をするように構成されている。(Means for Solving the Problems) In order to achieve the above object, the microcomputer operating speed control device of the present invention includes a clock generation circuit that generates a clock signal, and a clock generation circuit that divides the frequency of this clock signal. A frequency dividing circuit that outputs a clock signal, a microcomputer, a switching circuit that switches between the clock signal and the frequency-divided clock signal and outputs it to the microcomputer, and a plurality of IC devices having different operating speeds. ,
The switching circuit is configured to control switching of the switching circuit by a signal from the microcomputer in accordance with the operating speed of the IC device selected by the microcomputer.
(作用)
選択されたIC装置の動作速度に応じてマイクロコンピ
ュータの信号で切換回路を切換制御して、クロック信号
若しくは分周クロック信号のいずれか1つをマイクロコ
ンピュータに与えてマイクロコンピュータの動作速度を
切り換えるようにしたので、動作速度の異なるIC装置
が含まれていても、遅い動作速度のIC装置が選択され
たときはマイクロコンピュータも遅い速度で動作し、速
い動作速度のIC装置が選択されたときは、マイクロコ
ンピュータも速い速度で動作し、システム全体として処
理速度を速くすることができる。(Function) The switching circuit is controlled by a signal from the microcomputer according to the operating speed of the selected IC device, and either the clock signal or the frequency-divided clock signal is applied to the microcomputer to adjust the operating speed of the microcomputer. Even if IC devices with different operating speeds are included, when an IC device with a slower operating speed is selected, the microcomputer will also operate at a slower speed, and an IC device with a faster operating speed will be selected. When this happens, the microcomputer operates at high speeds, increasing the processing speed of the entire system.
また、マイクロコンピュータのソフトウェアの信号によ
り切換回路を切換制御するので、適宜な処理速度でマイ
クロコンピュータを動作させることができる。Further, since the switching circuit is switched and controlled by the software signal of the microcomputer, the microcomputer can be operated at an appropriate processing speed.
(実施例の説明)
以下、本発明の実施例を第1図を参照して説明する。第
1図は、本発明のマイクロコンピュータの動作速度制御
装置の一実施例が組み込まれたマイクロコンピュータシ
ステムのブロック回路図である。(Description of Examples) Hereinafter, examples of the present invention will be described with reference to FIG. FIG. 1 is a block circuit diagram of a microcomputer system incorporating an embodiment of the microcomputer operating speed control device of the present invention.
第1図において、クロック発生回路1から出力されるク
ロック信号は、クロック信号線2を介して分周比の異な
る2個の固定分周回路12.13と切換回路14とに与
えられる。そして、これらの固定分周回路12.13で
、例えば、1/2,1/4等にクロック信号が分周され
た分周クロック信号が出力されて分周クロック信号線1
5.16を介して切換回路14に与えられる。この切換
回路14は、マイクロコンピュータ3から切換回路制御
線17を介してソフトウェアにより制御される切換信号
が与えられ、クロック信号若しくは分周クロック信号の
いずれか1つが切換回路出力信号線18を介してマイク
ロコンピュータ3に与えられる。そして、マイクロコン
ピュータ3は、切換回路14から与えられるクロック周
波数に応じた動作速度でアドレスデータをアドレスバス
4を介してアドレスデコーダ5に与え、第2図に示す従
来装置と同様に、IC装置6,7.8のいずれか1個を
選択する。In FIG. 1, a clock signal output from a clock generation circuit 1 is applied via a clock signal line 2 to two fixed frequency divider circuits 12 and 13 having different frequency division ratios and a switching circuit 14. Then, these fixed frequency divider circuits 12 and 13 output a frequency-divided clock signal obtained by dividing the clock signal into 1/2, 1/4, etc., and send it to the frequency-divided clock signal line 1.
5.16 to the switching circuit 14. This switching circuit 14 is supplied with a switching signal controlled by software from the microcomputer 3 via a switching circuit control line 17, and receives either a clock signal or a divided clock signal via a switching circuit output signal line 18. is given to microcomputer 3. Then, the microcomputer 3 provides the address data to the address decoder 5 via the address bus 4 at an operating speed corresponding to the clock frequency provided from the switching circuit 14, and similarly to the conventional device shown in FIG. , 7.8.
かかる構成において、マイクロコンピュータ3は、ソフ
トウェアの信号により選択すべきIC装置の動作速度に
応じて切換回路14を制御し、遠い動作速度のIC装置
の選択であればクロック信号を選択し、遅い動作速度の
IC装置の選択であれば周波数の低い分周クロック信号
を選択する。In such a configuration, the microcomputer 3 controls the switching circuit 14 according to the operating speed of the IC device to be selected using a software signal, and selects a clock signal if an IC device with a far operating speed is selected, and selects a clock signal when an IC device with a slower operating speed is selected. When selecting an IC device based on speed, a divided clock signal with a low frequency is selected.
また、マイクロコンピュータ3が高速で内部処理すると
きは、切換回路14をクロック信号に切換制御し、CM
O3型等のマイクロコンピュータであって低消費電力モ
ードを設定するときは、切換回路14を分周クロック信
号のいずれかに切換制御して遅い処理速度として電力消
費を少なくする。When the microcomputer 3 performs internal processing at high speed, the switching circuit 14 is controlled to switch to a clock signal, and the CM
When a low power consumption mode is set for a microcomputer such as an O3 type, the switching circuit 14 is controlled to switch to one of the divided clock signals to achieve a slow processing speed and reduce power consumption.
なお、上記実施例では、クロック信号発生回路1から出
力されるクロック信号を分周比の異なる2つの固定分周
回路12.13で1/2,1/4に分周するようにした
が、これに限られず、固定分周回路の個数は1つ以上で
あれば良く、またその分周比も適宜に設定すれば良い。In the above embodiment, the clock signal output from the clock signal generation circuit 1 is frequency-divided into 1/2 and 1/4 by two fixed frequency divider circuits 12 and 13 with different frequency division ratios. The present invention is not limited to this, and the number of fixed frequency dividing circuits may be one or more, and the frequency division ratio thereof may also be set appropriately.
(発明の効果)
以上説明したように、本発明のマイクロコンピュータの
動作速度制御装置によれば、動作速度の異なるtC装置
が含まれていても、遅い動作速度のIC装置が選択され
たときはマイクロコンピュータも遅い速度で動作し、速
い動作速度のIC装置が選択されたときは、マイクロコ
ンピュータも速い速度で動作するので、システム全体と
して処理速度を速くすることができる。また、マイクロ
コンピュータのソフトウェアの信号により切換回路を切
換制御するので、適宜な処理速度でマイクロコンピュー
タを動作させることができるという優れた効果を奏する
。(Effects of the Invention) As explained above, according to the microcomputer operating speed control device of the present invention, even if tC devices with different operating speeds are included, when an IC device with a slow operating speed is selected, The microcomputer also operates at a slow speed, and when an IC device with a high operation speed is selected, the microcomputer also operates at a high speed, so that the processing speed of the entire system can be increased. Further, since the switching circuit is switched and controlled by the software signal of the microcomputer, an excellent effect is achieved in that the microcomputer can be operated at an appropriate processing speed.
第1図は、本発明のマイクロコンピュータの動作速度制
御装置の一実施例が組み込まれたマイクロコンピュータ
システムのブロック回路図であり、第2図は、従来のマ
イクロコンピュータシステムのブロック回路図である。
1:クロツタ発生回路、2:クロック信号線、3:マイ
クロコンピュータ、
6.7,8:IC装置、
12、13:固定分周回路、14:切換回路、15、1
6:分周クロッツク信号線、
17:切換回路制御線、
18:切換回路出力信号線。
第1図FIG. 1 is a block circuit diagram of a microcomputer system incorporating an embodiment of the microcomputer operating speed control device of the present invention, and FIG. 2 is a block circuit diagram of a conventional microcomputer system. 1: Crop generator circuit, 2: Clock signal line, 3: Microcomputer, 6.7, 8: IC device, 12, 13: Fixed frequency divider circuit, 14: Switching circuit, 15, 1
6: Frequency division clock signal line, 17: Switching circuit control line, 18: Switching circuit output signal line. Figure 1
Claims (1)
ック信号を分周して分周クロック信号を出力する分周回
路と、マイクロコンピュータと、前記クロック信号と、
前記分周クロック信号とを切り換えて前記マイクロコン
ピュータに出力する切換回路と、動作速度の異なる複数
のIC装置と、を備え、前記マイクロコンピュータで選
択された前記IC装置の動作速度に応じて前記マイクロ
コンピュータの信号によって前記切換回路の切換制御を
するようにしたことを特徴とするマイクロコンピュータ
の動作速度制御装置。a clock generation circuit that generates a clock signal, a frequency divider circuit that divides the frequency of this clock signal and outputs a frequency-divided clock signal, a microcomputer, and the clock signal;
a switching circuit that switches the frequency-divided clock signal and outputs the frequency-divided clock signal to the microcomputer; and a plurality of IC devices having different operating speeds; An operating speed control device for a microcomputer, characterized in that the switching circuit is controlled by a signal from a computer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61077174A JPS62232053A (en) | 1986-04-02 | 1986-04-02 | Operation speed controlling device for microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61077174A JPS62232053A (en) | 1986-04-02 | 1986-04-02 | Operation speed controlling device for microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62232053A true JPS62232053A (en) | 1987-10-12 |
Family
ID=13626433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61077174A Pending JPS62232053A (en) | 1986-04-02 | 1986-04-02 | Operation speed controlling device for microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62232053A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6874098B2 (en) | 2000-12-01 | 2005-03-29 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit |
-
1986
- 1986-04-02 JP JP61077174A patent/JPS62232053A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6874098B2 (en) | 2000-12-01 | 2005-03-29 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5652536A (en) | Non-glitch clock switching circuit | |
US5712586A (en) | Semiconductor integrated system comprising an output voltage level-selecting circuit | |
KR960029960A (en) | Data processing device | |
US6653871B2 (en) | Method of and circuit for controlling a clock | |
JP2643146B2 (en) | Clock generation circuit of microcomputer | |
KR960002024A (en) | Logic LSI | |
JPH10149237A (en) | Semiconductor circuit | |
JPS62232053A (en) | Operation speed controlling device for microcomputer | |
JPS62163130A (en) | Working speed controller for microcomputer | |
JPH06350415A (en) | Module clock signal genarating circuit and electronics system | |
JPH07200106A (en) | Power source control circuit | |
JPS5962933A (en) | Cmos data processor | |
JPH04373002A (en) | Programmable controller | |
JPH04123217A (en) | Switching circuit for state of external terminal | |
JPH11306074A (en) | Information processor | |
JP2867480B2 (en) | Memory switching circuit | |
JPS6198426A (en) | Microcomputer containing clock frequency switching function | |
JPS5971557A (en) | Semiconductor integrated circuit device | |
KR20030058249A (en) | System clock frequency changing circuit for digital logic | |
JPH0355614A (en) | Electronic equipment | |
JP3175318B2 (en) | Output control device for VTR control signal | |
JPS58107930A (en) | Clock controlling system | |
JPH0247743A (en) | Microcomputer | |
JPH04251312A (en) | Clock supplying system | |
JPS62205411A (en) | Microprocessor |