JPS6223118A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS6223118A
JPS6223118A JP16186785A JP16186785A JPS6223118A JP S6223118 A JPS6223118 A JP S6223118A JP 16186785 A JP16186785 A JP 16186785A JP 16186785 A JP16186785 A JP 16186785A JP S6223118 A JPS6223118 A JP S6223118A
Authority
JP
Japan
Prior art keywords
gold
layer
base metal
metal layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16186785A
Other languages
Japanese (ja)
Inventor
Takashi Ishida
尚 石田
Yoshihisa Takeo
竹尾　義久
Kunizo Sawara
佐原　邦造
Norio Kishikawa
岸川　範夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16186785A priority Critical patent/JPS6223118A/en
Publication of JPS6223118A publication Critical patent/JPS6223118A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

PURPOSE:To prevent a peeling of the interfaces between the base metal layer and the gold layer in the end surfaces of the semiconductor pellet, caused by the intrusion of a corrosive substance and so forth into the interfaces, by a method wherein the base metal layer on the back surface of the pellet consisting of an Si film is covered with the gold layer spreading so wide as to exceed the coated surface of the base metal layer. CONSTITUTION:A base metal layer 14 consisting of the first layer of chromium 12 and the second layer of copper 13 is adhered on the back surface of a semiconductor pellet 2 consisting of an Si film excluding the peripheral region. The base metal layer 14 is completely covered with a gold layer 5 which extends to the peripheral region of the back surface of the pellet 2. In the coated parts of the gold layer 15 on the peripheral region, gold-silicon eutectics are formed and the interfaces between the gold layer 15 and the back surface (Si film) of the pellet 2 vanish. Accordingly, this semiconductor device gets a structure that the base metal layer 14 is completely confined.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体ペレットの接合に適用して存効な技術
に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technology that is effective when applied to bonding semiconductor pellets.

〔背景技術〕[Background technology]

半導体装置において、半導体基板もしくはペレットの支
持基板への接合方法の一つに、いわゆる金−錫合金の接
合材を用いて行うものがある。In semiconductor devices, one of the methods for bonding a semiconductor substrate or pellet to a supporting substrate is to use a so-called gold-tin alloy bonding material.

上記接合方法においては、接合力を向上させるため、半
導体ベレットの接合面に金を被着することが行われる。In the above bonding method, gold is deposited on the bonding surface of the semiconductor pellet in order to improve the bonding force.

その際、金の被着強度を向上させる等のため、たとえば
半導体ベレットのシリコン表面にクロム、その上に銅さ
らに銅の上に金からなる金属層を形成することが行われ
る。At this time, in order to improve adhesion strength of gold, for example, a metal layer consisting of chromium is formed on the silicon surface of the semiconductor pellet, copper is formed on the silicon surface of the semiconductor pellet, and gold is formed on the copper.

上記の複数の金属層は、通常ウェハの裏面にクロム、銅
および金を順次蒸着方法等により積層被着して形成され
、前記半導体ベレットは該金属層、形成後のウェハを所
定の大きさに切断することにより形成される。The plurality of metal layers described above are usually formed by sequentially depositing chromium, copper, and gold on the back side of the wafer by a vapor deposition method, and the semiconductor pellet is used to form the metal layers and the wafer after forming them into a predetermined size. Formed by cutting.

上記のように形成された半導体ペレットは、その裏面が
金で形成されているため、前記の金−錫接合材を用いれ
ば低温でも強固なペレットの接合を達成できるものであ
る。Since the back surface of the semiconductor pellet formed as described above is made of gold, strong bonding of the pellets can be achieved even at low temperatures by using the above-mentioned gold-tin bonding material.

しかしながら、前記の如く形成した半導体ペレットは、
接合後においてもシリコン−クロム−銅−金の各金属層
間の界面が露出しているため、酸素、水分等の影響をう
け該界面における接着強度が低下し、結果として半導体
ペレットが基板から剥がれる等の問題が生じ易いことが
本発明者により見い出された。However, the semiconductor pellet formed as described above is
Even after bonding, the interface between the silicon-chromium-copper-gold metal layers is exposed, so the adhesive strength at the interface decreases due to the influence of oxygen, moisture, etc., resulting in the semiconductor pellet peeling off from the substrate, etc. The inventors have discovered that the following problem is likely to occur.

なお、半導体ペレットの接合技術については、１９８０
年１月１５日、株式会社工業調査会発行、日本マイクロ
エレクトロニクス協会＆Ｉｒ１Ｃ化実装技術ＪＰ１００
に説明されている。Note that the bonding technology for semiconductor pellets was developed in 1980.
January 15th, Published by Kogyo Kenkyukai Co., Ltd., Japan Microelectronics Association & Ir1C Mounting Technology JP100
is explained in.

〔発明の目的〕 本発明の目的は、半導体ペレットの基板への接合につい
て、その信頼性を向上できる技術を提供することにある
。[Object of the Invention] An object of the present invention is to provide a technique that can improve the reliability of bonding a semiconductor pellet to a substrate.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。A brief overview of typical inventions disclosed in this application is as follows.

すなわち、シリコンからなる半導体ペレットの接合面で
ある裏面に接合性向上のために形成される金層を、シリ
コン基板に碑着された下地金属層の表面および側面を充
分に覆った形状で形成することにより、該下地金属層の
端面が露出している場合に外部からの影響により生じる
該下地金属層が関与する界面における剥がれ等の発生が
防止でき、前記目的が達成される。That is, a gold layer is formed on the back surface, which is the bonding surface, of a semiconductor pellet made of silicon to improve bonding properties, and is formed in a shape that sufficiently covers the surface and side surfaces of the underlying metal layer deposited on the silicon substrate. This makes it possible to prevent the occurrence of peeling or the like at the interface involving the base metal layer, which would occur due to external influences when the end face of the base metal layer is exposed, thereby achieving the above object.

〔実施例１〕 第１図は、本発明による実施例１である半導体装置の拡
大部分断面図であり、第２図は、本実施例１の半導体装
置を示す断面図である。[Example 1] FIG. 1 is an enlarged partial sectional view of a semiconductor device according to Example 1 of the present invention, and FIG. 2 is a sectional view showing the semiconductor device of Example 1.

本実施例１の半導体装置は、シリコンカーバイドを主成
分とする材料からなる支持基板（以下、シリコンカーバ
イド基板ともいう、）１に半導体ペレット２が金−錫合
金（接合材）３を介して接合されてなるものである。上
記基板１のペレット２の接合面周辺には、ムライトから
なる枠体４がガラス５で接合され、該ガラス５にはコバ
ールからなるリード６が埋設固定されている。In the semiconductor device of Example 1, a semiconductor pellet 2 is bonded to a support substrate (hereinafter also referred to as a silicon carbide substrate) 1 made of a material containing silicon carbide as a main component via a gold-tin alloy (bonding material) 3. It is something that has been done. Around the bonding surface of the pellets 2 of the substrate 1, a frame body 4 made of mullite is bonded with a glass 5, and a lead 6 made of Kovar is embedded and fixed in the glass 5.

半導体ペレット２は、上記リード６の内端部と金ワイヤ
７により電気的に接続された状態で、前記枠体４にシリ
コーン系接着剤８で取り付けられたアルミナ製キャンプ
９により封止されている。The semiconductor pellet 2 is electrically connected to the inner end of the lead 6 by a gold wire 7, and is sealed with an alumina camp 9 attached to the frame 4 with a silicone adhesive 8. .

また、前記シリコンカーバイド基板１の外側面にはアル
ミニウム類の放熱フィン１０が熱伝導性の大きな接着剤
１１により接合されている。Further, heat radiation fins 10 made of aluminum are bonded to the outer surface of the silicon carbide substrate 1 with an adhesive 11 having high thermal conductivity.

なお、上記シリコンカーバイド基板１は、たとえば特開
昭５７−２５９１号公報に示される、シリコンカーバイ
ド中に０．１〜３．５重量％のベリリウムを含み、ホッ
トプレスにより形成されたセラミックからなるものであ
る。このようなシリコンカーバイド基板は、電気絶縁性
、熱伝導性に優れ、シリコンに近い熱膨張係数を持ち、
機械的強度が大きいという特性を備えているものである
。The silicon carbide substrate 1 is made of ceramic formed by hot pressing and containing 0.1 to 3.5% by weight of beryllium in silicon carbide, as disclosed in, for example, Japanese Patent Laid-Open No. 57-2591. It is. Such silicon carbide substrates have excellent electrical insulation and thermal conductivity, and have a coefficient of thermal expansion close to that of silicon.
It is characterized by high mechanical strength.

本実施例１の半導体装置に搭載されている半導体ペレッ
ト２には、次のような特徴がある。The semiconductor pellet 2 mounted on the semiconductor device of Example 1 has the following characteristics.

すなわち、第１図においてその一部を拡大して示すよう
に、シリコン（Ｓｉ）からなる半導体ペレット２の周辺
領域を除いた裏面には、第１層１２のクロム層および第
２層１３の銅層からなる下地金属層１４が被着されてい
る。そして、この下地金属層１４は、ペレット２の裏面
の周辺領域まで及ぶ金層１５で完全に覆われている。That is, as shown in an enlarged view of a part of the semiconductor pellet 2 in FIG. A base metal layer 14 consisting of layers is applied. This base metal layer 14 is completely covered with a gold layer 15 that extends to the peripheral region of the back surface of the pellet 2.

上記周辺領域の金層１５の被着部においては、金−シリ
コン共晶が形成されており、事実上金層１５とペレット
２の裏面（シリコン）との界面は消失しているため、前
記下地金属層１４が完全に封じ込まれた構造になってい
る。In the area where the gold layer 15 is adhered in the peripheral area, a gold-silicon eutectic is formed, and the interface between the gold layer 15 and the back surface (silicon) of the pellet 2 has virtually disappeared. It has a structure in which the metal layer 14 is completely enclosed.

第３図（ａｌ〜［Ｃ１は、本実施例１における半導体ペ
レット２の形成工程の一部を示す概略部分断面図である
。FIG. 3 (al to C1 are schematic partial cross-sectional views showing a part of the process of forming the semiconductor pellet 2 in Example 1.

第３図＋ａｌは、半導体ペレット２を形成する前段階の
ウェハの裏面に下地金属層１４を被着した状態を示す、
破線はスクライプライン１６を示しており、該スクライ
ブライン１６を中心に一定巾でシリコン表面が露出され
ている。上記形状の下地金属層１４は、クロム、その上
の銅を、所定形状のマスクを用いて順次蒸着することに
より形成される。FIG. 3+al shows the state in which the base metal layer 14 is deposited on the back surface of the wafer before forming the semiconductor pellet 2.
The broken line indicates a scribe line 16, and a certain width of the silicon surface is exposed around the scribe line 16. The base metal layer 14 having the above shape is formed by sequentially depositing chromium and copper thereon using a mask having a predetermined shape.

第３図中）は、下地金属層形成後のウェハ裏面全体に金
層を被着した状態を示す概略部分断面図である。この金
層はマスクを使用せず、通常の方法で全面蒸着される。3) is a schematic partial cross-sectional view showing a state in which a gold layer is coated on the entire back surface of the wafer after the base metal layer is formed. This gold layer is deposited over the entire surface in a conventional manner without using a mask.

この段階で、下地金属層１４は金層１５により完全に覆
われるため、外気から遮断されている。At this stage, the base metal layer 14 is completely covered with the gold layer 15 and is therefore shielded from the outside air.

第３図（Ｃ）は、アニール工程後の状態を示す概略部分
断面図である。上記の同図（ｂｌに示したものを、たと
えば約５００℃に所定時間加熱処理を行うことにより、
金７１１５とシリコンとの間で共晶が形成され、同時に
金がシリコン内部に拡散していくので所定深さの金の拡
散層１７が形成される。FIG. 3(C) is a schematic partial cross-sectional view showing the state after the annealing process. By heating the material shown in the same figure (bl) above, for example, at about 500°C for a predetermined time,
A eutectic is formed between gold 7115 and silicon, and at the same time gold diffuses into the silicon, forming a gold diffusion layer 17 with a predetermined depth.

上記アニール処理を行った後、スクライブライン１６に
沿って切断することにより、本実施例１における半導体
ベレット２が形成される。After performing the above-mentioned annealing treatment, the semiconductor pellet 2 in Example 1 is formed by cutting along the scribe line 16.

以上のようにして形成された半導体ベレットは、下地金
属層をも全面に被着し、次いでダイシングを行って形成
するものと異なり、該下地金属層の端面が露出していな
い。そのため、その下地金属層が関与するシリコン−ク
ロム等の金属界面から水分等の腐食物質の浸入すること
が完全に防止されているものである。The semiconductor pellet formed as described above is different from a semiconductor pellet formed by depositing a base metal layer over the entire surface and then performing dicing, in that the end face of the base metal layer is not exposed. Therefore, the infiltration of corrosive substances such as moisture through the silicon-chromium or other metal interface involving the underlying metal layer is completely prevented.

また、半導体ベレット２においては、アニール処理で金
−シリコン共晶層が形成され、金層１５とシリコンとの
界面が消失しているため、両会眉間を通しての腐食物質
の浸入も完全に防止されている。In addition, in the semiconductor pellet 2, a gold-silicon eutectic layer is formed by annealing and the interface between the gold layer 15 and silicon has disappeared, completely preventing corrosive substances from entering through the gap between the two sides. ing.

さらに、前記アニール処理により形成された金の拡散層
１７が、切断の結果ベレット切断面に露出されている。Further, the gold diffusion layer 17 formed by the annealing process is exposed at the cut surface of the pellet as a result of cutting.

この拡散層は金−錫合金に対するぬれ性が良好であるた
め、第１図に示す如く、金−錫合金による接合の際に熔
融した金−錫合金のメニスカス３ａが、拡散層１７の露
出面を覆うように高い位置に形成される。したがって、
接合が完了した状態においては、半導体ベレットの裏面
が金−錫合金３で完全に保護されており、該合金３によ
っても水分等の浸入が防止されている。その上、金層１
５の表面のみで金−錫合金３を介して接合する場合に比
べ、その接合力の向上も達成されている。Since this diffusion layer has good wettability to the gold-tin alloy, as shown in FIG. It is formed in a high position to cover the therefore,
When the bonding is completed, the back surface of the semiconductor pellet is completely protected by the gold-tin alloy 3, and the alloy 3 also prevents moisture from entering. Moreover, gold layer 1
Compared to the case where only the surface of the gold-tin alloy 3 is bonded through the gold-tin alloy 3, the bonding force is improved.

以上説明した如く、本実施例１０半導体装置においては
、半導体ベレット２の接合部の耐湿性向上、さらにはそ
れに伴う接合力の向上が達成されている。As explained above, in the semiconductor device of Example 10, the moisture resistance of the bonded portion of the semiconductor pellet 2 has been improved, and the bonding strength has been improved accordingly.

〔実施例２〕 第４図は、本発明による実施例２である半導体装置の拡
大部分断面図である。[Embodiment 2] FIG. 4 is an enlarged partial cross-sectional view of a semiconductor device which is Embodiment 2 of the present invention.

本実施例２の半導体装置は、前記実施例１とほぼ同様の
ものであり、半導体ベレット２の接合部にのみ違いがあ
るものである。The semiconductor device of the second embodiment is almost the same as that of the first embodiment, and the only difference is the bonding portion of the semiconductor pellet 2.

すなわち、本実施例２における半導体ベレット２では、
第１Ｎ１２のクロムと第２Ｎ１３の銅とからなる下地金
属層１４を覆う金層１５が、該ベレット２の周辺部裏面
において、予め形成された金の拡散層１７に被着されて
いるものである。したがって、金の被着面においては、
前記実施例１の場合と異なり明確な界面２ａが存在する
。しかし、金層１５と金の拡散層１７とは十分な接着強
度、密度性を存するため、前記実施例１の場合と同様に
、水分等の浸入の防止は達成されている。That is, in the semiconductor pellet 2 in this embodiment 2,
A gold layer 15 covering a base metal layer 14 made of first N12 chromium and second N13 copper is deposited on a gold diffusion layer 17 formed in advance on the back surface of the peripheral part of the pellet 2. . Therefore, on the gold-plated surface,
Unlike the case of Example 1, a clear interface 2a exists. However, since the gold layer 15 and the gold diffusion layer 17 have sufficient adhesion strength and density, the infiltration of moisture and the like can be prevented as in the case of the first embodiment.

仮に金層１５と拡散層１７との界面に剥がれが生じた場
合であっても、金−錫合金３のメニスカス３ａが該界面
より十分高い位置まで達しているため、該合金３により
完全に保護され、水分等の浸入の防止が達成されている
。Even if peeling occurs at the interface between the gold layer 15 and the diffusion layer 17, the meniscus 3a of the gold-tin alloy 3 reaches a position sufficiently higher than the interface, so the alloy 3 will completely protect it. This effectively prevents moisture from entering.

第５図ｆａ）〜ｔｅｌは、本実施例２における半導体ベ
レットの形成工程の一部を示す概略部分断面図である。FIGS. 5(a) to 5(f) are schematic partial sectional views showing a part of the process of forming a semiconductor pellet in Example 2. FIGS.

第５図ｆａｔは、金の拡散層を形成した工程を示す概略
部分断面図である。上記拡散層１７は、ウェハのスクラ
イブライン１６に沿って所定巾で金を被着した後、所定
温度に加熱してアニール処理を行うことにより形成され
る。FIG. 5 fat is a schematic partial cross-sectional view showing the process of forming a gold diffusion layer. The diffusion layer 17 is formed by depositing gold in a predetermined width along the scribe line 16 of the wafer, and then performing an annealing process by heating to a predetermined temperature.

第５図ｆｂｌは、下地金属層を形成した工程を示す概略
部分断面図である。この下地金属層は、前記実施例１の
場合と同様にマスクを用いて蒸着して形成される。この
マスクは、ウェハ裏面の拡散層１７への金属の被着を防
ぐ形状のものである。FIG. 5fbl is a schematic partial cross-sectional view showing the step of forming a base metal layer. This base metal layer is formed by vapor deposition using a mask as in the first embodiment. This mask has a shape that prevents metal from adhering to the diffusion layer 17 on the back surface of the wafer.

第５図Ｔｅｌは、金属を被着した工程を示す概略部分断
面図である。この金層１５は、通常の方法で全面に蒸着
して形成される。単に蒸着するのみで、ウェハ裏面の拡
散層１７の表面と金層１５との間で十分な密着が達成さ
れる。FIG. 5 Tel is a schematic partial sectional view showing the process of depositing metal. This gold layer 15 is formed by vapor deposition over the entire surface using a conventional method. By simply vapor depositing, sufficient adhesion can be achieved between the surface of the diffusion layer 17 on the back surface of the wafer and the gold layer 15.

その後、スクライブラインに沿って切断することにより
、本実施例２に通用される半導体ペレット２が形成され
るものである。Thereafter, by cutting along the scribe lines, the semiconductor pellet 2 used in the second embodiment is formed.

〔効果〕〔effect〕

（１）、シリコンからなる半導体ペレットの裏面に被着
された下地金属層を、該下地金属層の被着面を越える広
さに被着された金属で覆うことにより、上記下地金属層
の端面の露出を防止できるので、該端面における各金属
層の界面に腐食物質等が浸入することに起因する該界面
の剥がれを防止できる。(1) By covering the base metal layer deposited on the back surface of a semiconductor pellet made of silicon with a metal deposited in an area exceeding the surface of the base metal layer, the end surface of the base metal layer is Since exposure of the metal layers can be prevented, peeling of the interfaces caused by corrosive substances or the like entering the interfaces of the respective metal layers on the end faces can be prevented.

（２）、前記（１）により、電気的不良または実装後の
半導体ペレットの脱落等の発生を防止できるので、半導
体装置の信頼性向上が達成される。(2) According to (1) above, it is possible to prevent the occurrence of electrical failures or falling off of semiconductor pellets after mounting, so that the reliability of the semiconductor device can be improved.

（３）、スクライブラインの内側のウェハ裏面に、クロ
ム、その上の銅等からなる下地金属層をマスク蒸着し、
次いで金を全面蒸着した後、所定温度でアニール処理を
行うことにより、スクライブラインを中心とする一定巾
に金−シリコン共晶層が形成され金−シリコン界面が消
失しているため、スクライブラインに沿ってグイシング
して形成される半導体ペレ７）においては、上記下地金
属層の完全密封が達成される。(3) On the back side of the wafer inside the scribe line, a base metal layer consisting of chromium and copper on top is deposited using a mask,
Next, after gold is deposited on the entire surface, annealing is performed at a predetermined temperature to form a gold-silicon eutectic layer in a certain width around the scribe line, and the gold-silicon interface disappears, so the scribe line In the semiconductor plate 7) formed by guising along the semiconductor layer, complete sealing of the underlying metal layer is achieved.

（４）、スクライブラインを中心に所定巾でウェハ裏面
に金を被着してアニール処理を行い、予め金−シリコン
共晶を形成した後、スクライブラインより内側のウェハ
裏面に下地金属層をマスク蒸着し、次いで金を全面蒸着
することにより、スクライブライン近傍おいては金層が
シリコン共晶と十分な強度で密着させることができるの
で、グイシングして形成される半導体ペレットにおいて
は、上記下地金属層の十分な密封が達成されている。(4) After depositing gold on the back side of the wafer in a predetermined width around the scribe line and performing an annealing process to form a gold-silicon eutectic in advance, a base metal layer is masked on the back side of the wafer inside the scribe line. By vapor-depositing gold and then vapor-depositing gold on the entire surface, the gold layer can be brought into close contact with the silicon eutectic with sufficient strength near the scribe line. Adequate sealing of the layers is achieved.

（５）、前記（３）または（４）において、アニール処
理を行うことにより、スクライブラインを中心に所定巾
および深さに金の拡散層が形成されるので、形成される
半導体ペレットを接合金属を熔融して接合する場合、接
合金属のメニスカスを金の拡散層の深さに対応する高さ
にすることができる。(5) In (3) or (4) above, by performing the annealing process, a gold diffusion layer is formed in a predetermined width and depth around the scribe line, so that the formed semiconductor pellet can be bonded to metal. When joining by melting, the meniscus of the joining metal can be set to a height corresponding to the depth of the gold diffusion layer.

（６）、前記（５）により、ペレットの接合面が接合金
属により完全に遮蔽することができるので、半導体ペレ
ットの裏面の保護をさらに向上させることができる。(6) According to (5) above, the bonding surface of the pellet can be completely shielded by the bonding metal, so that the protection of the back surface of the semiconductor pellet can be further improved.

（７）、前記（５）により、半導体ペレットの接合強度
が向上する。(7) According to (5) above, the bonding strength of semiconductor pellets is improved.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、半導体ペレットの裏面に被着形成する下地金
属層は実施例で示したクロムおよび銅の２［からなるも
のに限るものでなく、シリコンと金との接着性向上、シ
リコン内部への金の拡散防止等のために通常使用される
下地金属層を単層または複数層に被着してなるものであ
ってもよい。For example, the base metal layer formed on the back surface of the semiconductor pellet is not limited to the one made of chromium and copper as shown in the example, but it can also be used to improve the adhesion between silicon and gold, and to add gold to the inside of the silicon. It may be formed by depositing a single layer or multiple layers of a base metal layer that is commonly used for diffusion prevention and the like.

また、半導体ペレットの接合金属としては、必ずしも金
−錫合金でなくともよく、金−シリコン共晶、その他の
通常使用される接合金属であれば、いかなるものであっ
てもよい。Further, the bonding metal for the semiconductor pellets does not necessarily have to be a gold-tin alloy, but may be any bonding metal such as gold-silicon eutectic or other commonly used bonding metals.

〔利用分野〕[Application field]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシリコンカーバイド
基板からなるペレット取付基板を備えたフラットパッケ
ージ型半導体装置に適用した場合について説明したが、
それに限定されるものではなく、たとえば、パッケージ
の形式およびその構成材料に関係なく、全ての半導体装
置に適用して有効な技術である。The above explanation has mainly focused on the case where the invention made by the present inventor is applied to a flat package type semiconductor device equipped with a pellet mounting substrate made of a silicon carbide substrate, which is the field of application in which the invention was made by the present inventor.
The present invention is not limited thereto, and is an effective technique that can be applied to all semiconductor devices, regardless of the package format and its constituent materials.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明による実施例１である半導体装置の拡
大部分断面図、 第２図は、本実施例１の半導体装置を示す断面図、 第３図ｆａｔは、ウェハの裏面に下地金属層を被着形成
した状態を示す概略部分断面図、 第３図中）は、上記の下地金属層を形成したウェハの裏
面に、金属を全面被着した状態を示す概略部分断面図、 第３図（Ｃ１は、上記の金層を被着したウェハをアニー
ル処理した状態を示す概略部分断面図、第４図は、本発
明による実施例２である半導体装置を示す拡大部分断面
図、 第５図（ａ）は、ウェハの裏面側に金の拡散層を形成し
た状態を示す概略部分断面図、 第５図中）は、拡散層形成後のウェハ裏面に下地金属層
を被着形成した状態を示す概略部分断面図、第５図ｔｅ
ｌは、下地金属層を形成した後のウェハ裏面に金を全面
薫着した状態を示す概略部分断面図である。 １・・・基板（シリコンカーバイド基板）、２・・・半
導体ペレット、２ａ・・・界面、３・・・金−錫合金（
接合材）、３ａ・・・メニスカス、４・・・枠体、５・
・・ガラス、６・・・リード、７・・・ワイヤ、８・・
・シリコーン系接着剤、９・・・アルミナ製キャップ、
１０・・・放熱フィン、１１・・・熱着剤、１２・・・
第１層、１３・・・第２Ｎ、１４・・・下地金属層、１
５・・・金層、１６・・・スクライブライン、１７・・
・拡散層。 代理人　弁理士　　小　川　勝　男〆一＼＼　　　／゛ ＼、−＋７ 第　　２　　図 第　　３　　図　　　　　　　第　　５　　図第４図FIG. 1 is an enlarged partial cross-sectional view of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view showing a semiconductor device according to a first embodiment of the present invention, and FIG. 3) is a schematic partial cross-sectional view showing a state in which a layer is deposited and formed; FIG. (C1 is a schematic partial cross-sectional view showing a state where the wafer coated with the gold layer described above has been annealed; FIG. 4 is an enlarged partial cross-sectional view showing a semiconductor device according to the second embodiment of the present invention; and FIG. Figure (a) is a schematic partial cross-sectional view showing a state in which a gold diffusion layer is formed on the back side of the wafer, and Figure 5 (middle) is a state in which a base metal layer is deposited on the back side of the wafer after the diffusion layer has been formed. A schematic partial sectional view showing the
1 is a schematic partial cross-sectional view showing a state in which gold is completely deposited on the back surface of the wafer after forming a base metal layer. DESCRIPTION OF SYMBOLS 1... Substrate (silicon carbide substrate), 2... Semiconductor pellet, 2a... Interface, 3... Gold-tin alloy (
bonding material), 3a...meniscus, 4...frame body, 5.
...Glass, 6...Lead, 7...Wire, 8...
・Silicone adhesive, 9...Alumina cap,
10... Heat radiation fin, 11... Heat adhesive, 12...
1st layer, 13... 2nd N, 14... base metal layer, 1
5...Gold layer, 16...Scribe line, 17...
・Diffusion layer. Agent Patent Attorney Katsuo Ogawa〆ichi＼＼ /゛＼, -+7 Figure 2 Figure 3 Figure 5 Figure 4

Claims (1)

【特許請求の範囲】 １、半導体基板の裏面に被着された下地金属層の主面お
よび側面が金層で覆われてなる半導体装置。 ２、半導体基板がシリコン単結晶からなることを特徴と
する特許請求の範囲第１項記載の半導体装置。 ３、上記下地金属層が上記半導体基板の裏面のうちの外
周部を除く部分に形成され、上記外周部の半導体基板裏
面には、金−シリコン共晶層が形成されてなることを特
徴とする特許請求の範囲第２項記載の半導体装置。 ４、下地金属層の周囲の半導体基板裏面には、予め形成
された金の拡散層の形成面に上記下地金属層が形成され
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置。 ５、下地金属層がシリコンからなる上記半導体基板に被
着されたクロムとその表面に被着された銅との２層から
なることを特徴とする特許請求の範囲第１項記載の半導
体装置。[Claims] 1. A semiconductor device in which the main surface and side surfaces of a base metal layer deposited on the back surface of a semiconductor substrate are covered with a gold layer. 2. The semiconductor device according to claim 1, wherein the semiconductor substrate is made of silicon single crystal. 3. The base metal layer is formed on the back surface of the semiconductor substrate except for the outer peripheral part, and a gold-silicon eutectic layer is formed on the back surface of the semiconductor substrate in the outer peripheral part. A semiconductor device according to claim 2. 4. The semiconductor according to claim 1, wherein the base metal layer is formed on the back surface of the semiconductor substrate around the base metal layer, on the surface on which a gold diffusion layer is formed in advance. Device. 5. The semiconductor device according to claim 1, wherein the base metal layer is composed of two layers: chromium deposited on the semiconductor substrate made of silicon and copper deposited on the surface thereof.
JP16186785A 1985-07-24 1985-07-24 Semiconductor device Pending JPS6223118A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16186785A JPS6223118A (en) 1985-07-24 1985-07-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16186785A JPS6223118A (en) 1985-07-24 1985-07-24 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS6223118A true JPS6223118A (en) 1987-01-31

Family

ID=15743468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16186785A Pending JPS6223118A (en) 1985-07-24 1985-07-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6223118A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528601A (en) * 2004-03-09 2007-10-11 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Reliable, cost effective and thermally strong AuSn die attach technology
WO2011099301A1 (en) * 2010-02-12 2011-08-18 昭和電線ケーブルシステム株式会社 Oxide superconductor cabling and method of manufacturing oxide superconductor cabling

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528601A (en) * 2004-03-09 2007-10-11 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Reliable, cost effective and thermally strong AuSn die attach technology
JP4700681B2 (en) * 2004-03-09 2011-06-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Si circuit die, method of manufacturing Si circuit die, method of attaching Si circuit die to heat sink, circuit package and power module
WO2011099301A1 (en) * 2010-02-12 2011-08-18 昭和電線ケーブルシステム株式会社 Oxide superconductor cabling and method of manufacturing oxide superconductor cabling
KR20120137473A (en) * 2010-02-12 2012-12-21 고에키 자이단호진 고쿠사이 초덴도 산교 기쥬쓰 겐큐 센터 Oxide superconductor cabling and method of manufacturing oxide superconductor cabling
US8965469B2 (en) 2010-02-12 2015-02-24 SWCC Show Cable Systems Co., Ltd. Oxide superconductor cabling and method of manufacturing oxide superconductor cabling

Similar Documents

Publication Publication Date Title
US3200310A (en) Glass encapsulated semiconductor device
US6354485B1 (en) Thermally enhanced packaged semiconductor assemblies
US4670771A (en) Rectifier module
US4356047A (en) Method of making ceramic lid assembly for hermetic sealing of a semiconductor chip
US6720206B2 (en) Method for manufacturing digital micro-mirror device (DMD) packages
JPH0222540B2 (en)
US4042951A (en) Gold-germanium alloy contacts for a semiconductor device
US3261075A (en) Semiconductor device
JPS6223118A (en) Semiconductor device
JPS63239826A (en) Semiconductor device
JP2868868B2 (en) Semiconductor device
JPS60241239A (en) Semiconductor device
JPH01133337A (en) Resin sealed type semiconductor device
JP2809799B2 (en) Semiconductor device
JP2522165B2 (en) Semiconductor device
JP3324326B2 (en) Semiconductor device
JPH07273248A (en) Resin sealing type semiconductor device
JPH0648880Y2 (en) Semiconductor device
JP2826432B2 (en) Semiconductor device
JP2796168B2 (en) Semiconductor device
KR960011854B1 (en) Silicon die-bonding process
JPS6118157A (en) Semiconductor device
JPH0140514B2 (en)
JPS6269650A (en) Semiconductor device
JPS61150250A (en) Semiconductor device