JPS62227195A - "hinoji" type array segment liquid crystal display element - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電卓、パーソナルコンピュータ、各種計測器
などの電子機器の表示部として使用される日の字形セグ
メント液晶表示素子に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a Japanese-shaped segment liquid crystal display element used as a display section of electronic equipment such as calculators, personal computers, and various measuring instruments.

背景技術 液晶表示装置（以下ＬＣＤと言う）の駆動を、駆動４ｙ
号線の本数をできるだけ増大させずに行なう有力な方式
として、従来上りマルチプレックス方式が採用されてい
る。この方式には、良好な表示品位が得られるように、
選択点（液晶の活性化部）および半選択点（非活性化ｆ
ＩＳ）での印加電圧の実効値Ｖ　ｏｎ、　Ｖ　ｏｆｆを
正しく設定するためのバイアス電圧を与える方式があり
、この場合には３値以上（電ｒＡ電圧のオン・オフレベ
ルのほかに中間レベルが１値以上）の電圧が必要である
。たとえば、電池式電卓に上記駆動方式を採用する場合
、中間レベルを２位もった１／３デユーテイ・１／３バ
イアスあるいは１／４デユーテイ・１／３バイアスで駆
動し、また太陽電池式電卓では、太陽電池からの電源電
圧と、この電源電圧を外圧回路で２倍のレベルにしたも
のとの３値（中間レベルが１値）の電圧により１／３デ
ユーテイ・１／２バイアスで駆動していた。BACKGROUND ART The drive of a liquid crystal display device (hereinafter referred to as LCD) is
The uplink multiplex system has conventionally been adopted as an effective system for doing this without increasing the number of lines as much as possible. In order to obtain good display quality, this method requires
Selected point (liquid crystal active part) and semi-selected point (deactivated f
There is a method of applying a bias voltage to correctly set the effective values V on and V off of the applied voltage in IS). 1 value or more) is required. For example, when adopting the above drive method for a battery-powered calculator, it is driven at 1/3 duty and 1/3 bias with the intermediate level in second place, or at 1/4 duty and 1/3 bias, and in a solar-powered calculator, It is driven at 1/3 duty and 1/2 bias using three voltages (the middle level is 1 value): the power supply voltage from the solar cell and the voltage doubled by the external voltage circuit. Ta.

ところで、上記電池式電卓の場合には、中間電圧をプリ
ーダ抵抗で分割して得ているため電流消費量が増大する
という問題はあるものの、ＬＣＤの駆動回路をｈ１成す
る大規模集積回路（以下ＬＳＩと言う）でのプリーダ抵
抗自身の回路負担はわずかなものとなる。これに対し、
太陽電池式電卓の場合には、セット電流として電池式電
卓の場合のプリーグミ流の１／２〜１／３以下の値のも
のを扱うため、プリーダ抵抗により中間レベルの電圧を
得る方式は採用できない。そこで、太陽電池式電卓では
ＬＳＩの外部にコンデンサを２個実装して外圧回路を組
み、これにより電源を形成していた。By the way, in the case of the above-mentioned battery-operated calculator, the intermediate voltage is obtained by dividing it by the reader resistor, so although there is a problem that the current consumption increases, the large-scale integrated circuit (hereinafter referred to as The circuit load of the leader resistor itself in the LSI (LSI) is small. On the other hand,
In the case of a solar battery-powered calculator, the set current is less than 1/2 to 1/3 of the pre-gami current in the case of a battery-powered calculator, so a method of obtaining an intermediate level voltage using a leader resistor cannot be adopted. . Therefore, in solar-powered calculators, two capacitors were mounted outside the LSI to form an external pressure circuit, which formed the power source.

そこで、バイアス電圧を必要とする上述の駆動方式のよ
うに外圧回路を用いることなく、ＬＣＤを２値（すなわ
ち単一電源）でデ・ニーティ駆動するものとして、従来
上りパルス制御方式と呼ばれるものが開発されている。Therefore, unlike the above-mentioned drive method that requires a bias voltage, there is a method known as the upstream pulse control method that drives the LCD with two values (i.e., a single power supply) without using an external pressure circuit. being developed.

この方式を１／２デユーテイ駆動の場合について示した
ものが第１５図（１）〜ｔｔＳｉｓ図（５）の波形であ
り、１／３デニーテイ駆動の場合について示したものが
第１６図（１）〜第１６図（７）の波形である。The waveforms in Figure 15 (1) to ttSis diagram (5) show this method in the case of 1/2 duty drive, and the waveforms in Figure 16 (1) show it in the case of 1/3 duty drive. - This is the waveform of FIG. 16 (7).

第１５図に示す１／２デユーテイ駆動では、２つの共通
電極に対する印加電圧Ｈ１，Ｈ２として１１５図（１）
およびｆｊ＆１５図（２）に示す波形が与えられ、印加
電圧Ｈ１の波形では区間１１１　　が選択区間、区間１
第２　　が半選択区間とされる一方、印加電圧Ｈ２の波
形では逆に区間１＋２　　が選択区間、区間ｂ　１　　
が半選択区間として与えられている。それぞれの選択区
間においてセグメント−電極に対する印加電圧Ｓｅｇ（
０１）（第１５図（３）ｌ：ソノ波形を示す）が液晶を
活性化できるようにした波形となるとき、そのセグメン
ト電極−共通電極間の印加電圧（第１５図（４）および
第１５図（５）にその波形を示す）がＶｏｎの実効値を
とり、逆に選択区間でセグメント電極に対する印加電圧
Ｓｅｇ（Ｏｆ）が液晶を非活性化させるようにした波形
となるとき、セグメント電極−共通電極間の印加電圧が
実効値Ｖｏｆｆをとるようにされている。同様に、１／
３デユーテイ駆動の波形を示す第１６図においては、区
間１１１　　が共通電極用印加電圧Ｈ１の波形の選択区
間、区間ｈ２　　がコモン電極用印加電圧Ｈ２の波形の
選択区間、区間１＋３　　がコモン電極用印加電圧Ｈ３
の波形の選択区間を示している。In the 1/2 duty drive shown in Fig. 15, the applied voltages H1 and H2 to the two common electrodes are as shown in Fig. 115 (1).
and fj&15 The waveform shown in Figure (2) is given, and in the waveform of applied voltage H1, section 111 is the selected section, and section 1 is the selected section.
The second section is considered to be a half-selected section, whereas in the waveform of the applied voltage H2, section 1+2 is the selected section, and section b 1
is given as a half-selected interval. The applied voltage Seg(
01) (Fig. 15 (3) l: Sono waveform) becomes a waveform that can activate the liquid crystal, the applied voltage between the segment electrode and the common electrode (Fig. 15 (4) and 15 Figure (5) shows the waveform) takes the effective value of Von, and conversely, when the applied voltage Seg (Of) to the segment electrode in the selected section has a waveform that deactivates the liquid crystal, the segment electrode - The voltage applied between the common electrodes is set to an effective value Voff. Similarly, 1/
In FIG. 16 showing the waveform of 3-duty drive, section 111 is the selected section of the waveform of the common electrode applied voltage H1, section h2 is the selected section of the waveform of the common electrode applied voltage H2, and section 1+3 is the selected section of the waveform of the common electrode applied voltage H1. Voltage H3
The selected section of the waveform is shown.

この方式における表示品位を表わす動作マージンＣ！　
ｔ　ｆ、ｔ　ｈ　チＶ　ｏｎ／　Ｖ　ｏｆＩ　ハ、１／
２デユーテイ駆動の場合では、駆動Ｅ　”　１．５　Ｖ
とするとＶｏｎ＝　　　−Ｅ　　−１，３Ｖ Ｖｏｆｆ＝　　　　　Ｅ　　−０，７５Ｖよ　リ　α　
＝　　Ｖ　　ｏｎ／　　Ｖ　　ｏｆｆ＝　　−／”ｒ　
Ｓ　　１　　、　７　３となり、１／３デエーテイ駆動
の場合では、Ｖｏｎ”　　　　　Ｅ　　−＋１．２２Ｖ
Ｖｏ［＝　　　　　Ｅ　　−＋０．８７Ｖよ　リ　ａ＝
Ｖｏｎ／Ｖｏｆｆ＝　　、／−薯区一＋１．４　１とな
っている。同様にして１／４デユーテイの駆動の場合の
波形もつくることができるが、この場合の動作マージン
ａは１．２９と小さい値になる。The operating margin C! represents the display quality in this method!
t f, t h ChiV on/V ofI Ha, 1/
In case of 2 duty drive, drive E” 1.5 V
Then, Von= -E -1,3V Voff= E -0,75V Ri α
= V on/ V off = −/”r
S 1, 7 3, and in the case of 1/3 duty drive, Von” E −+1.22V
Vo [= E −+0.87V Re a=
Von/Voff= , /-Von + 1.4 1. Similarly, a waveform for 1/4 duty driving can be created, but the operating margin a in this case is as small as 1.29.

ＬＣＤのコントラストすなわち表示品位は上記動作マー
ジンａが大きい程良好であり、電！（では通常ｆｆ＝１
．７３以上となるものが採用されている。The contrast of the LCD, that is, the display quality, is better as the operating margin a is larger. (Then normally ff=1
．． Those with a score of 73 or higher are adopted.

一方、ＬＣＤのデユーティ駆動においては、デユーティ
の分母の値が大きい程、すなわちたとえば１／２より１
／３．１／３より１／４の方が同じＬＣＤの表示素子を
駆動するのに少ない信号量ですますことができるので、
同じ表示品位が得られるのであれば、できるだけ分母値
の大きいデユーティ駆動とするのが望ましい。On the other hand, in LCD duty driving, the larger the value of the duty denominator, for example, 1/2
/3. 1/4 requires less signal amount to drive the same LCD display element than 1/3, so
If the same display quality can be obtained, it is desirable to use duty drive with a denominator value as large as possible.

発明が解決すべき問題点 ところが、従来のパルス制御方式では、前述したとおり
電卓に使用する場合、表示品位（コントラスト）の観点
から、動作マージンαの値が制限されるため、１／２デ
ユーテイが限度で１／３デユーテイは採用できなかった
。Problems to be Solved by the Invention However, as mentioned above, when using the conventional pulse control method in a calculator, the value of the operating margin α is limited from the viewpoint of display quality (contrast), so the 1/2 duty is limited. Due to limitations, 1/3 duty could not be adopted.

一方、太陽電池式電卓については従来より多用されでい
る１／３デユーテイ・１／２バイアス方式のＬＣＤ駆動
では、８桁ＬＣＤを駆動するために全部で２７本の駆動
信号線を必要とするが、これを上記した従来のパルス制
御方式により１／２デユーテイ駆動で行なおうとすると
駆動信号線は３６本以上必要になり、その駆動回路を構
成するＬＳＩのチップサイズおよびパッケージのピン数
が増大し、コストアップを招（という問題を有する。特
にフィルムキャリア（Ｔ　Ａ　Ｂ　：Ｔ　ａｐｅ　Ａ　
ｕｔｏ−＋ｈＩＩＬｃｄ　Ｂ　ｏｎｄｉ＋Ｈ）でＬＳＩ
パッケージを作る場合には、ガラスエポキシ樹脂からな
るフイ゛ルムのコストのＬＳＩ製造コストに占める割合
が大きいので、フィルムの使用量をできるだけ小さく抑
えたいという要請がある。このフィルムキャリアＬＳＩ
に使用されるフィルムは、第第７図に示すように銅箔を
エツチング処理して得られる各種の端子１　ａｅｌ　ｂ
、１　ｅｅｌ　ｄ　ｆＪ’ｉ面に形成される一方、ＬＳ
Ｉの１４！ｉ分に対応するフィルム２の１区間Ｌ１ごと
にＬＳＩチップを臨ませる開口３が形成されている。ま
た、上記各端子１　ａ、１　ｂ、１　ｅｅｌ　ｄと共に
、これら端子に接続され上記開口３の周縁を越えて延び
る銀箔の接続ラインも同時に形成される。そして、Ｐｔ
５１８図に示すように上記開口３にＬＳＩチップ４を臨
ませた状態で基板５上に上記フィルム２が張設されて、
開口３の周縁を越えて延びる各接続ライン６をワイヤポ
ンディングによりＬＳＩチップ４に接続すること１こよ
りＬＳＩパッケージが形成される。第第７図に示すよう
な従来のフィルムキャリアＬＳＩの配置例では、ＬＣＤ
やテンキーのための端子１ａ、・・・はフィルム２の艮
手力向に平行に配列されでおり、ＬＳＩの幅が常１こフ
ィルム２の幅（実際にはスプロケット用ピッチ穴２ａの
穴数分の長さとして決定される）と一致される。上記ピ
ッチ穴２ａの１ピツチの区間内に配列できる端子ピッチ
をなと九ばＱ、９１鴫とすると、上記ＬＣＤの駆動信号
線の端子として３１個を配列するのに２７．９１１ＩＩ
１１のフィルム艮（ピッチ穴２ａにして６個分）が必要
で、この長さがＬＳＩ１個　・分に対応する長さとなる
。すなわち、端子数の増加がＬＳＩのピッチサイズを太
き（することになる。On the other hand, the 1/3 duty/1/2 bias LCD drive, which has been widely used in solar powered calculators, requires a total of 27 drive signal lines to drive an 8-digit LCD. If we attempt to perform this with 1/2 duty drive using the conventional pulse control method described above, 36 or more drive signal lines will be required, which will increase the chip size of the LSI that makes up the drive circuit and the number of pins of the package. In particular, film carriers (T A B :T ape A
auto-+hIILcd B ondi+H)
When making a package, the cost of a film made of glass epoxy resin accounts for a large proportion of the LSI manufacturing cost, so there is a desire to keep the amount of film used as small as possible. This film carrier LSI
The films used for the various types of terminals 1 ael b obtained by etching copper foil as shown in FIG.
, 1 eel d fJ'i plane, while LS
I's 14! An opening 3 through which the LSI chip is exposed is formed every section L1 of the film 2 corresponding to i minutes. Further, together with the terminals 1a, 1b, 1eel d, silver foil connection lines connected to these terminals and extending beyond the periphery of the opening 3 are also formed at the same time. And Pt
As shown in FIG. 518, the film 2 is stretched over the substrate 5 with the LSI chip 4 facing the opening 3,
An LSI package is formed by connecting each connection line 6 extending beyond the periphery of the opening 3 to the LSI chip 4 by wire bonding. In the arrangement example of a conventional film carrier LSI as shown in FIG.
The terminals 1a, etc. for the numeric keypad and numeric keypad are arranged parallel to the direction of the hand force on the film 2. (determined as the length of minutes). Assuming that the terminal pitch that can be arranged within one pitch section of the pitch hole 2a is 91, 91, it takes 27.911 II to arrange 31 terminals for the drive signal line of the LCD.
11 film holes (six pitch holes 2a) are required, and this length corresponds to one LSI. In other words, an increase in the number of terminals increases the pitch size of the LSI.

そこで、出願人は上記問題点を解決し得る後述する新し
いパルス制御方式を開発した。ところが、従来のパルス
制御方式により第１３図に示すような日の字形セグメン
ト液晶表示素子７を１／４デエーテイ駆動しようとする
場合に適用される同図の電極結線構成では、第１４図（
１）〜第１４図（１０）に示す各表示パターンを表示す
るためには、セグメント電極８１〜Ｓ８の２つのグルー
プの駆動信号ａｉｒ　ｂｉは第１表に示す組合せのパタ
ーンとしなければならない。同表中×印は０．１いずれ
でもよいことを意味している。すなわち、セグメント電
極の駆動信号ｗｉｎ　ｂｉの全パターンの種類は第２表
の１１種類となる。Therefore, the applicant has developed a new pulse control method, which will be described later, which can solve the above problems. However, in the electrode connection configuration shown in FIG. 14, which is applied when attempting to drive the sun-shaped segment liquid crystal display element 7 as shown in FIG.
In order to display each of the display patterns shown in 1) to (10) in FIG. 14, the drive signals air bi for the two groups of segment electrodes 81 to S8 must be in the combined patterns shown in Table 1. In the same table, the x mark means that any value of 0.1 is acceptable. That is, the total number of types of patterns of the segment electrode drive signal win-bi is 11 types as shown in Table 2.

第　１　表 （以下余白） 第　　２　　表 これに対して、出願人の開発した新しいパルス制御方式
の場合には、後述するように上記第２表に一部がないパ
ターンのセグメント駆動信号ａ；。Table 1 (blank below) Table 2 On the other hand, in the case of the new pulse control method developed by the applicant, as will be described later, the segment drive signal a has a pattern that is partially absent from Table 2 above.

ｂｉが与えられるという問題があり、上記電極結線構成
の日の字形セグメント液晶表示素子７をそのまま新しし
いパルス制御方式の表示素子として使用できない。Since there is a problem in that bi is given, the Japanese-shaped segment liquid crystal display element 7 having the above-mentioned electrode connection configuration cannot be used as it is as a new pulse control type display element.

本発明の目的は、上記した新しいパルス制御方式を採用
する際の液晶表示素子に関する問題を゛解決し、所定の
キャラクタを新しいパルス制御方式で正しく表示する二
とのできる日の字形セグメント液晶表示素子を提供する
ことである。An object of the present invention is to solve the problems associated with liquid crystal display elements when adopting the above-mentioned new pulse control method, and to provide a Japanese-shaped segment liquid crystal display element that can correctly display predetermined characters using the new pulse control method. The goal is to provide the following.

問題点を解決するための手段 本発明の日の字形セグメント液晶表示素子は、表示領域
の上部で横方向に延びる第１セグメント電極と、第１セ
グメント電極の右端から下方に縦に延びる第２セグメン
ト電極と、第２セグメント電極の下端から下方に縦に延
びる第３セグメント電極と、第３セグメント電極の下端
から左横方向にびる一ｆｊＳ４セグメント電極と、第１
セグメント電極の左端から下方に縦に延びる第５セグメ
ント電極と、第５セグメント電極の下端から下方に縦に
延びるｍＧ上セグメント極と、第２セグメント電極の下
端と第５セグメント電極の下端との間にわたって横にＷ
、ｔＦる第７セグメント電極とを含み、さらに、 第１セグメント電極と第２セグメント電極とに対向する
第１共通電極と、第３セグメント電極とｔｊＳ５セグメ
ント電極とに対向する第２共通電極と、第７セグメント
電極に対向する第３共通電極と、１４セグメント電極と
第６セグメント電極とに対向するｆ：ｔＳ４共通電極と
を含み、Ｐｔ５１〜第７セグメント電極と＠ｉ〜ｆ５４
共通電極との間に液晶が介在され、 第２セグメント電極と第３セグメント電極と第４セグメ
ント電極とが共通に接続され、第１セグメント電極と第
５セグメント電極と第６セグメント電極と第７セグメン
ト電極とが共通に接続されていることを特徴とするもの
である。Means for Solving the Problems The Japanese-shaped segment liquid crystal display element of the present invention includes a first segment electrode extending horizontally at the top of the display area, and a second segment extending vertically downward from the right end of the first segment electrode. an electrode, a third segment electrode extending vertically downward from the lower end of the second segment electrode, a first segment electrode extending laterally to the left from the lower end of the third segment electrode;
A fifth segment electrode extending vertically downward from the left end of the segment electrode, an mG upper segment electrode extending vertically downward from the lower end of the fifth segment electrode, and between the lower end of the second segment electrode and the lower end of the fifth segment electrode. W horizontally across
, tF, and further includes a first common electrode facing the first segment electrode and the second segment electrode, and a second common electrode facing the third segment electrode and the tjS5 segment electrode, It includes a third common electrode facing the seventh segment electrode, and an f:tS4 common electrode facing the 14th segment electrode and the 6th segment electrode, and Pt51 to 7th segment electrode and @i to f54.
A liquid crystal is interposed between the common electrode, the second segment electrode, the third segment electrode, and the fourth segment electrode are commonly connected, and the first segment electrode, the fifth segment electrode, the sixth segment electrode, and the seventh segment are connected in common. It is characterized in that the electrodes are commonly connected.

作　　用 第６図に示す波形のコモン駆動信号を共通電極に、また
ＰｔＳ７図に示す波形のセグメント駆動信号をセグメン
ト電極に与える新しいパルス制御方式の１／４デユーテ
イ・２値電圧駆動において、上記電極結線構成の日の字
形セグメン）液晶表示素子では、１５３図に示すすべて
のパターンが表示され、かつ意味のないパターンが生じ
ることもない。Operation In the 1/4 duty/binary voltage drive of the new pulse control method in which the common drive signal with the waveform shown in Fig. 6 is applied to the common electrode and the segment drive signal with the waveform shown in Fig. PtS7 is applied to the segment electrodes, the above electrodes are In the liquid crystal display element (Japanese character-shaped segment of wire connection configuration), all the patterns shown in FIG. 153 are displayed, and no meaningless patterns occur.

実施例 第１図は本発明の日の字形セグメント液晶表示素子の駆
動に使用される液晶駆動装置の回路図を示し、第２図は
その日の字形セグメント液晶表示素子の電極結線図を示
している。Embodiment FIG. 1 shows a circuit diagram of a liquid crystal driving device used to drive the sun-shaped segment liquid crystal display element of the present invention, and FIG. 2 shows an electrode connection diagram of the sun-shaped segment liquid crystal display element. .

この実施例は、＠２図に示す日の字形セグメント液晶表
示素子１０を１／４デユーテイ・２値電圧駆動するので
あって、それにより第３図（１）〜第３図（１０）の各
表示パターンを表示する構成例を示している。上記液晶
表示素子１０のうち、表示領域の上部で横方向に延びる
第１セグメント電極Ｓ１と、この第１セグメント電極Ｓ
１の右端から下方に延びろｌ￥ｓ２セグメント電極Ｓ２
とに対向させて第１共通電極Ｃ１が配置されている。ま
た、ｔｊＳ２セグメント電極Ｓ２の下端から下方に延び
る第３セグメント電極Ｓ３と、第１セグメント電極Ｓ１
の左端から下方に延びる第５セグメント電極Ｓ５とに対
向させてｆｊＳ２共通電極Ｃ２が配置されている。また
、ｆｊＳ２セグメント電極Ｓ２の下端と第５セグメンＦ
電極Ｓ５の下端との間にわたって左方向に延びる第７セ
グメント電極Ｓ７とドツト用セグメント電極Ｓ８とに対
向させてｔＪＳ３共通電極Ｃ３が配置され、さらにｔｔ
Ｓ５セグメント電極Ｓ５の下端から下方に延びる第６セ
グメント電極Ｓ６と第３セグメン）？［極Ｓ３の下端か
ら左横方向に延びるｔＪＳ４セグメント電極Ｓ４とに対
向する第４共通電極Ｃ４が配置されている。しかも、第
２セグメント電極Ｓ２、第３セグメント電１ｓ３、ドツ
ト用セグメント電極Ｓ８およびｒ：ｌＳ４セグメント電
ｆｆ１ｓ４は共通に接続されて、１つのセグメント駆動
信号ａｉを与えられる一方、１１セグメント電極Ｓ１、
第５セグメント電極Ｓ５および第６セグメント電極Ｓ６
も別に共通に接続されて、別のセグメント駆動信号ｂｉ
を与えられるように構成されている。そして、上記各共
通電極０１〜Ｃ４に与えられる後述するコモン駆動用信
号Ｈ１〜１−１４と上記したセグメント駆動信号ａｉ、
ｂｉの組合せにより、上記日の字形セグメント液晶表示
素子１０で第３図（１）〜Ｐｔ５３図（１０）に示す各
表示パターンを表示するように構成されている。ｆｓ３
図（１）〜第３図（１０）の各表示パターンに対応する
セグメント駆動信号ａｉｒ　ｂｉの組合せのパターンを
第３表に示す。同表示中Ｘ印は０．１いずれでもよいこ
とを意味している。In this embodiment, the sun-shaped segment liquid crystal display element 10 shown in FIG. An example of a configuration for displaying display patterns is shown. Of the liquid crystal display element 10, a first segment electrode S1 extending in the horizontal direction above the display area;
Segment electrode S2 extending downward from the right end of 1
A first common electrode C1 is arranged opposite to the first common electrode C1. Further, a third segment electrode S3 extending downward from the lower end of the tjS2 segment electrode S2, and a first segment electrode S1
The fjS2 common electrode C2 is arranged opposite to the fifth segment electrode S5 extending downward from the left end of the fjS2 common electrode C2. In addition, the lower end of fjS2 segment electrode S2 and the fifth segment F
A tJS3 common electrode C3 is arranged to face the seventh segment electrode S7 and the dot segment electrode S8 extending leftward between the lower end of the electrode S5, and further tt
A sixth segment electrode S6 and a third segment extending downward from the lower end of the S5 segment electrode S5)? [A fourth common electrode C4 is arranged opposite to the tJS4 segment electrode S4 extending in the left lateral direction from the lower end of the pole S3. Moreover, the second segment electrode S2, the third segment electrode 1s3, the dot segment electrode S8 and the r:lS4 segment electrode ff1s4 are connected in common and given one segment drive signal ai, while the 11 segment electrode S1,
Fifth segment electrode S5 and sixth segment electrode S6
is also commonly connected to another segment drive signal bi
It is configured so that it can be given. Common drive signals H1 to 1-14, which will be described later, are applied to the common electrodes 01 to C4, and segment drive signals ai, which are described above, are provided to the common electrodes 01 to C4.
By the combination of bi, the above-mentioned sun-shaped segment liquid crystal display element 10 is configured to display each display pattern shown in FIG. 3(1) to Pt53(10). fs3
Table 3 shows patterns of combinations of segment drive signals air bi corresponding to each of the display patterns shown in FIGS. (1) to (10). In the same display, the X mark means that any value of 0.1 is acceptable.

（以下余白） 第　　３　　表 第１図の回路において、上記日の字形セグメント液晶表
示素子１０の駆動イボ号を得るためのタイミング信号ｂ
　１〜１１５を出力するリングカウンタ１１は、５段の
７リツプ７０ツブ第２１〜第２５からなり、そのシフト
パルスとして発振回路ｇｉａの分周器１３ｂより得られ
るクロックイ３号φｆが使ルされる。上記発振回路部１
３は原発振周波数のクロック信号φ１、φ２を出力する
クロックゼネレータ１３ａ　と、そのクロック信号φ２
を受けてこれを所定周波数のクロック信号φｆまで分周
する分周器１３１＋とで構成されている。上記リングカ
ウンタ１１の初段より出力されるタイミング信号ｈ１　
　はＴ７す、プ７０ツブ１４で受けられ、そのＴフリッ
プ７０ツブ１４の反転出力ＦＲを次段のコモンドライバ
１５で受けるように構成されている。上記コモンドライ
バ１５は、第２図に示、す液晶表示素子１０の各共通電
極Ｃ１〜Ｃ４にコモン駆動信号Ｈ１〜Ｈ４を与えるため
の回路であって、上記リングカウンタ１１の２段以降の
各段より出力されるタイミング信号ｈ２〜ｌ＋５をそれ
ぞれ各別に一方の入力端子に受ける４つのＥＸ−ＯＲゲ
ート１６．〜１６．を有し、これらのデート１６１〜１
６４の池方の入力端子には前記したＴ７リツプ７０ツブ
１４の反転出力ＦＲが入力され、それぞれの出力を各共
通電極Ｃ１〜Ｃ４の駆動信号Ｈ１〜１−１４として得ら
れるように構成されている。(Leaving space below) Table 3 In the circuit shown in Table 1, the timing signal b for obtaining the drive number of the sun-shaped segment liquid crystal display element 10.
The ring counter 11 that outputs 1 to 115 consists of 5 stages of 7 lip 70 blocks 21st to 25th, and the clock number 3 φf obtained from the frequency divider 13b of the oscillation circuit gia is used as the shift pulse. Ru. The above oscillation circuit section 1
3 is a clock generator 13a that outputs clock signals φ1 and φ2 of the original oscillation frequency, and its clock signal φ2.
A frequency divider 131+ receives the signal and divides it into a clock signal φf of a predetermined frequency. Timing signal h1 output from the first stage of the ring counter 11
is received by the T flip 70 tube 14, and the inverted output FR of the T flip 70 tube 14 is received by the common driver 15 at the next stage. The common driver 15 is a circuit for applying common drive signals H1 to H4 to the common electrodes C1 to C4 of the liquid crystal display element 10 shown in FIG. Four EX-OR gates 16. each receives timing signals h2 to l+5 output from the stages at one input terminal. ~16. and these dates 161~1
The inverted output FR of the T7 lip 70 tube 14 described above is input to the Ikekata input terminal of 64, and the configuration is such that the respective outputs can be obtained as drive signals H1 to 1-14 of the common electrodes C1 to C4. There is.

上記Ｔ　７第７ノプ７０ツブ１４の反転出力ＦＲは、液
晶表示素子１０が作る各表示パターンに対応する信号Ｑ
を発生するメモリ部第７からの出力との排他的論理和を
ＥＸ−ＯＲデート１８でとられて、そのデート１８の出
力を次段のセグメント用シフトレジスタ１９に入力する
ように構成されている。The inverted output FR of the seventh knob 14 of T7 is the signal Q corresponding to each display pattern produced by the liquid crystal display element 10.
The EX-OR date 18 is used to perform an exclusive OR with the output from the seventh memory unit that generates the data, and the output of the date 18 is input to the next-stage segment shift register 19. .

上記メモリ部第７は、表示データレノスタ２０から送ら
れる５　ｂｉｔの表示データ（ＤＰ、Ｘ４〜Ｘｉ）を受
け、そのデータに応じたアドレス信号を出力するデータ
アドレスデコーダ第７ａと、このアドレス信号と他のア
ドレス信号ａｉ／ｂｉ、！目〜ｂ５を受けそのアドレス
信号に対応する表示パターンの信号Ｑを出力するメイン
ＲＯＭＩ　Ｔｂとで構成されている。また、上記セグメ
ント用シフトレジスタ１９は第７ｂｉｔの容量をもち、
前記クロックゼネレータ１３ａより出力されるクロック
信号φ１をシフトパルスとして受は動作するように構成
されている。このセグメント用シフトレジスタ１９には
、その記憶内容をパラレル信号として受けるセグメント
用ラッチ回路２１が接続され、そのラッチ回路２１の保
持内容すなわちセグメント駆動（ｉｔ号を次段のセグメ
ントドライバ２２により出力して、第２図に示す液晶表
示素子１０の各セグメント電極群に印加するように構成
されている。The seventh memory section includes a data address decoder 7a that receives 5-bit display data (DP, and other address signals ai/bi,! and a main ROMI Tb which receives the address signal Q and outputs a signal Q of a display pattern corresponding to the address signal. Further, the segment shift register 19 has a capacity of the 7th bit,
The receiver is configured to operate using the clock signal φ1 outputted from the clock generator 13a as a shift pulse. This segment shift register 19 is connected to a segment latch circuit 21 that receives the stored contents as a parallel signal.The segment drive circuit 21 receives the stored contents as a parallel signal. , is configured to be applied to each segment electrode group of the liquid crystal display element 10 shown in FIG.

つぎに、この装置の動作を、第４図および第５図のタイ
ムチャートを用いて説明する。Next, the operation of this device will be explained using the time charts of FIGS. 4 and 5.

クロックゼネレータ１３ａから出力される原発振周波数
の２つのクロック信号φ１、φ２は、第５図（１）およ
び第５図（２）に示すように互いに１８０度位相がずれ
ており、分周器１３ｂからはクロック信号φ２を分周し
た、すなわちクロック信号φ２と同期した第４図（１）
に示すクロック信号φｆが出力される。したがって、こ
のクロック信号φｆをシフトパルスとして受けるリング
カウンタ１１の各段の出力、すなわちタイミング信号ｈ
１〜ｂ５（１４図（２）〜第４図（６）にその波形を示
す）およびタイミング信号ｈ１〜ｈ５を基にして作られ
るコモン駆動４３号Ｈ１〜Ｈ４（第４図（８）〜第４［
２Ｉ（１１）にその波形を示す）も上記クロック信号φ
ｒに同期している。Ｔ７リツプ７０ツブ１４の出力ｒ”
　１．を第４図（７）に示すようにタイミング信号ｈ１
　　が立下がる時点で反転を繰返し、１フレームに相当
する区間のタイミングを与えている。The two clock signals φ1 and φ2 of the original oscillation frequency output from the clock generator 13a are out of phase with each other by 180 degrees as shown in FIG. 5(1) and FIG. 5(2), and are output from the frequency divider 13b. From FIG. 4 (1), the frequency of the clock signal φ2 is divided, that is, it is synchronized with the clock signal φ2.
A clock signal φf shown in is output. Therefore, the output of each stage of the ring counter 11 receiving this clock signal φf as a shift pulse, that is, the timing signal h
1 to b5 (the waveforms of which are shown in Fig. 14 (2) to Fig. 4 (6)) and common drive No. 43 H1 to H4 (Fig. 4 (8) to No. 4) created based on the timing signals h1 to h5. 4[
2I (11) whose waveform is shown) is also the clock signal φ
It is synchronized with r. Output r of T7 lip 70 tube 14
1. As shown in FIG. 4 (7), the timing signal h1
The inversion is repeated at the point when the signal falls, giving the timing of an interval corresponding to one frame.

各共通電極０１〜Ｃ４へ印加される駆動信号Ｈ１〜Ｈ４
の波形は、リングカウンタ１１の２段目以後の各段の出
力すなわちタイミング信号１＋２〜ｈ５とＴ７リツプ７
０ツブ１４の反転出力ＦＲとの排他的論理和をとった信
号として与えられる。Drive signals H1 to H4 applied to each common electrode 01 to C4
The waveforms are the outputs of the second and subsequent stages of the ring counter 11, that is, the timing signals 1+2 to h5 and the T7 lip 7.
It is given as a signal obtained by exclusive ORing with the inverted output FR of the 0-tube 14.

一方、表示パターン発生用のメモリ部第７では、以下の
第４表（表中のＢｎｒはブランクを意味する）に示す真
理値表のように、表示データレジスタ２０からデータア
ドレスデコーダ第７ａへ入力される５　ｂｉｔのデータ
（ＤＰ％Ｘ４〜Ｘｉ）とメインＲＯＭ第７ｂへ直接入力
される６　ｂｉｔのデータ（ａｉ／ｂｉ、　ｈｌ〜ｈ５
）を７ドレス信号としてアクセスされるデータが記憶さ
れている。On the other hand, in the memory section 7 for display pattern generation, input is input from the display data register 20 to the data address decoder 7a as shown in the truth table shown in Table 4 below (Bnr in the table means blank). 5 bits of data (DP%
) is stored as the 7 address signal.

たとえば、表示データレノスタ２０からのデータアドレ
スデコーダ第７ａへの入力データＸ１１１が「６４５第
２．８４の数字表示に関するもので、このときのタイミ
ング信号１＋　１　　の区間における各出力波形を示す
第５図のタイムチャートにおいて、ａｉ／ｂｉ＝ｒｌ　
Ｊ　（すなわち真理値表のａｉ側がアクセスされる）の
タイミングで、１桁口の液晶表示素子１０の一方のセグ
メント電極群に与えられる駆動信号ａｉがセグメント用
シフトレジスタ１９により、そのシフトパルスφ―（ク
ロック信号φ１に同期）に同期してサンプリングされる
。たとえば、１桁口の表示パターンが「８」であると、
第４表よりＸ　ｉｎ＝　８、ＤＰ（ドラＦの有無に関す
る信号）＝「０」、ａｌ　　ｌ＋１の値は「０」である
ので、メモリ部第７からの出力ＱとしてｒＯＪが得られ
る。そして、このタイミング信号ｈ１　　の区間でのＴ
７リツプ７０ツブ１４の反転出力ＦＲが「０」であると
、セグメント用シフトレジスタ１９の初段に「０」が入
力される０次のａｉ／　ｂｉ＝　ｒ　Ｏ’Ｊ　（すなわ
ち真理値表のｂｉ側がアクセスされる）の区間では、Ｘ
１ｎ＝＝８、ＤＰ＝ｒＯＪ、タイミング信号は１１１　
　であるので、表４より「１」がアクセスされ、次のシ
フトパルスφＷのタイミングでセグメント用シフトレジ
スタ１９の初段に「１」が入力され、次の記憶内容は１
ｂｉｔ左側にシフトされる。For example, the input data X111 from the display data reno star 20 to the data address decoder 7a is related to the numeric display of 645 2.84, and the 5th In the time chart shown in the figure, ai/bi=rl
At timing J (that is, the ai side of the truth table is accessed), the drive signal ai given to one segment electrode group of the liquid crystal display element 10 of the single digit opening is changed to the shift pulse φ- by the segment shift register 19. (synchronized with clock signal φ1). For example, if the display pattern for the first digit is "8",
From Table 4, since X in = 8, DP (signal regarding the presence or absence of driver F) = "0", and the value of al l +1 is "0", rOJ is obtained as the output Q from the seventh memory section. Then, T in the interval of this timing signal h1
When the inverted output FR of the 7-rip 70-tube 14 is "0", "0" is input to the first stage of the segment shift register 19. side is accessed), X
1n==8, DP=rOJ, timing signal is 111
Therefore, from Table 4, "1" is accessed, "1" is input to the first stage of the segment shift register 19 at the timing of the next shift pulse φW, and the next stored content is 1.
Bits are shifted to the left.

表示データレジスタ２０からデータアドレスデコーダ第
７ａに次に入力される２桁目（ａ２−ｂ２　）の表示パ
ターンの内容が「２．」であるとすると、同様にしてメ
インＲＯＭ第７ｂからは、第４表においてａｉ／　ｂｉ
　＝　ｒ　Ｉ　Ｊ（ａｉ側）、Ｘ　ｉｎ＝　２、Ｄ　Ｐ
　＝ｒｌ　Ｊ、１＋　１　　に対応する「０」が、次い
でａｉ／　ｂｉ＝　ｒｏ　Ｊ　（ｂｉ側）、Ｘ　ｉｎ＝
　２、Ｄ　Ｐ　＝「ｌ　Ｊ、ｈｌに対応する「０」がア
クセスされ、以下同様にしてａ３、ｂ３・・・ｂｌ、ａ
８、ｂ８、Ｓと８桁およびシンボル桁Ｓまで順次アクセ
スされ、シフトレジスタ１９の全第７ｂｉｔが埋められ
る。Assuming that the content of the display pattern of the second digit (a2-b2) that is next input from the display data register 20 to data address decoder No. 7a is "2.", the content of the display pattern of the second digit (a2-b2) that is input next from the display data register 20 to data address decoder No. 7a is "2.". In Table 4, ai/bi
= r I J (ai side), X in = 2, D P
"0" corresponding to =rl J, 1+ 1, then ai/bi= ro J (bi side), X in=
2, D P = "0" corresponding to "l J, hl" is accessed, and in the same way, a3, b3... bl, a
8, b8, S, the 8th digit and the symbol digit S are sequentially accessed, and the entire 7th bit of the shift register 19 is filled.

一方、上記シフトレジスタ１９の内容は、タイミング信
号ｂ　１〜１１５の立下がりに同期するパルスイコ号φ
１（第５図（７）にその波形を示す）により、ランチ回
路２１にパラレル信号として転送される。On the other hand, the contents of the shift register 19 are the pulse equalization signal φ synchronized with the falling edge of the timing signals b1 to b115.
1 (the waveform of which is shown in FIG. 5 (7)) is transferred to the launch circuit 21 as a parallel signal.

転送されたセグメント駆動信号は、セグメントドライバ
２２の各バッファ２３を介してａｌ　、ｂｌ　、・・・
。The transferred segment drive signals are sent via each buffer 23 of the segment driver 22 to al , bl , . . .
.

ａ８　、ｂ８　、Ｓ端子から出力され、液晶表示素子１
０の対応するセグメント電極群に印加される。すなわち
、タイミング信号ｈ　１　　の間にシフトレジスタ１９
に蓄積された表示内容は、次のタイミング信号１第２　
　の間にセグメントドライバ２２より出力されることに
なる。このシフトレジスタ１９、ラッチ回路２１による
タイミングのずれは、コモンドライバ１５によって補正
される。すなわち、タイミング信号１＋２の区間ではコ
モン駆ｆＪＪ信号Ｈ１が、タイミング信号ｈ３　　の区
間では駆動信号Ｈ２が、タイミング信号ｈ４　　の区間
では駆動信号Ｈ３が、タイミング信号ｈ５　　の区間で
は駆動信号Ｈ４が乍られることにより補正される。Output from a8, b8, S terminal, liquid crystal display element 1
0 is applied to the corresponding segment electrode group. That is, during the timing signal h 1 the shift register 19
The display contents accumulated in the next timing signal 1 and 2
During this period, the segment driver 22 outputs the signal. This timing shift caused by the shift register 19 and latch circuit 21 is corrected by the common driver 15. That is, the common drive fJJ signal H1 is included in the timing signal 1+2 section, the drive signal H2 is included in the timing signal h3 section, the drive signal H3 is included in the timing signal h4 section, and the drive signal H4 is included in the timing signal h5 section. Corrected by

上記と同様にしてタイミング信号ｂ２　　の区間では、
データアドレスデコーダ第７ａへのデータＸ１ｎＳＤＰ
およびメインＲＯＭ第７ｂへの入力ａｉ／ｂｉ、１第２
　　に従ったアクセスが行なわれ、これに対応する第４
表のデータがメモリ部第７よりシフトレジスタ１９に順
次入力され、タイミング信号ｈ２　の立下がりに同期し
たパルス信号φ７によりその表示内容がラッチ回路２１
に転送され表示される。Similarly to the above, in the section of the timing signal b2,
Data X1nSDP to data address decoder 7a
and input ai/bi to main ROM No. 7b, 1 No. 2
access is made according to the corresponding fourth
The data in the table is sequentially input from the seventh memory section to the shift register 19, and the display contents are transferred to the latch circuit 21 by the pulse signal φ7 synchronized with the falling edge of the timing signal h2.
will be forwarded and displayed.

以下、タイミング信号ｈ５　　まで同様の動作が行なわ
れ、再びタイミング信号ｂ　１　　の区間に戻る。Thereafter, the same operation is performed up to the timing signal h5, and the process returns to the period of the timing signal b1 again.

このあと、メモリ部第７から所定の出力Ｑを得るところ
までは先の動作と同様であるが、今度の第７レームの間
はＴ７リツプ７０ツブ１４の反転出力Ｆｌ’？が「１」
となるので、メモリ部第７からの出力Ｑは次段のＥＸ−
ＯＲデート１８により反転されてシフトレジスタ１９へ
入力されることになる。After this, the operation is the same as the previous one until obtaining a predetermined output Q from the seventh memory section, but during the seventh frame, the inverted output Fl'? of the T7 lip 70 tube 14? is “1”
Therefore, the output Q from the seventh memory section is output to the next stage EX-
It will be inverted by OR date 18 and input to shift register 19.

一方、この１フレームではコモンドライバ１５より得ら
れるコモン駆’ｊａｒ償号Ｈ１〜Ｈ４の波形も反転する
ので、セグメント駆動信号とコモン駆動信号とで液晶に
与えられる印加電圧の関係は、先の１フレームにおける
場合と同じになる。On the other hand, in this one frame, the waveforms of the common drive 'jar compensation signals H1 to H4 obtained from the common driver 15 are also inverted, so the relationship between the applied voltages applied to the liquid crystal by the segment drive signal and the common drive signal is the same as in the previous one. It will be the same as in the frame.

第６図（１）〜第６図（４）は、上記回路により得られ
るコモン駆動１１号Ｈ１〜［−Ｉ　４の各波形図であり
、第７図（１）・−第７図（第２）は上記コモン駆動信
号Ｈ１〜Ｈ４とにより各表示パターンを得るための第２
組のセグメント駆動信号ａｉ＋　ｂｉの波形を示してお
り、その波形のコモン駆動信号Ｈ１〜Ｈ４との関係はｆ
ｊ４５表に示すとおりである。6(1) to 6(4) are respective waveform diagrams of common drive No. 11 H1 to [-I4 obtained by the above circuit, and FIG. 7(1) to FIG. 2) is a second drive signal for obtaining each display pattern using the common drive signals H1 to H4.
The waveform of the set of segment drive signals ai+bi is shown, and the relationship between that waveform and the common drive signals H1 to H4 is f.
It is as shown in table j45.

第　５　表 このセグメント駆動信号ａｉ、　ｂｉのうち、ＰＩＳ、
：１図の各表示パターンに対応するのは、次のｍＧ２：
ｔに示す１１種顆である。Table 5 Among the segment drive signals ai and bi, PIS,
:The following mG2 corresponds to each display pattern in Figure 1:
There are 11 types of condyles shown in t.

Ｐｔ５Ｇ表 上記コモン駆動信号Ｈ１〜Ｈ４とセグメント駆動信号ａ
ｉ＋　ｂｉの組合せにより、液晶に印加される電圧の実
効値は、例えば第８図（１）〜第８図（４）斜線で示す
ようになる。同図において、実線はコモン駆動信号の波
形を、破線はセグメント駆’Ｂｒ信号の波形をそれぞれ
示す。この例は、セグメント駆動信号として第７図（２
）の（ｏｏｌｌ）の波形のものが示されている。このと
きの印加電圧の実効値は、第８図中でＥ＝１．５Ｖとす
るととなるので、動作マージンαは Ｖ　ｏｎ／、Ｖ　ｏｆｆ＝　７Ｔ４ｇ　１　、７３とな
り、第１６図に示す１／２デエーテイ駆動の従来例と同
等の値が得られる。一方、印加電圧の実効値は、第１６
図の従来例に比べて１０％程度低くなるが、これはＬＣ
Ｄの閾値を適当に選択することにより補うことができる
。Pt5G table above common drive signals H1 to H4 and segment drive signal a
Depending on the combination of i+bi, the effective value of the voltage applied to the liquid crystal becomes, for example, as shown by diagonal lines in FIG. 8(1) to FIG. 8(4). In the figure, the solid line shows the waveform of the common drive signal, and the broken line shows the waveform of the segment drive signal Br. In this example, the segment drive signal is shown in Figure 7 (2).
) (ooll) waveform is shown. The effective value of the applied voltage at this time is E = 1.5V in Figure 8, so the operating margin α is V on /, V off = 7T4g 1 , 73, and 1/ as shown in Figure 16. A value equivalent to that of the conventional example of 2D drive can be obtained. On the other hand, the effective value of the applied voltage is the 16th
It is about 10% lower than the conventional example shown in the figure, but this is because the LC
This can be compensated for by appropriately selecting the threshold value of D.

なお第５図（９）におけるＸｉｎ％ＤＰの波形は、デー
タの切換りのタイミングを表わしており、クロックゼネ
レータ１３ａの原発振周波数のクロック信号φ２と同期
している。第１図に示ｒ端子Ｓについては、日の字形セ
グメント以外のシンボル桁などのキャラクタを駆動する
のに使用され、第７図に示されるセグメント駆動信号の
波形の組合せの範囲内で使用可能である。Note that the waveform of Xin%DP in FIG. 5(9) represents the timing of data switching, and is synchronized with the clock signal φ2 of the original oscillation frequency of the clock generator 13a. The r terminal S shown in Figure 1 is used to drive characters such as symbol digits other than the sun-shaped segment, and can be used within the range of waveform combinations of segment drive signals shown in Figure 7. be.

この駆動方式の場合、コモン駆動信号Ｈ１〜Ｈ４の波形
において第１５図および第１６図に示す従来例の波形に
みられるような選択区間、半選択区間といったタイミン
グ区間は存在しないが、１フレ一ム全体を通して、液晶
に対する印加電圧の実効値が、活性化部に対応するＶｏ
ｎと非活性化部に対応するＶｏｆｆ　とに区分できるよ
うになっている。また１／４デユーテイ駆動にもかかわ
らず、５１＋ｉｔ分のタイミングが得られるようになっ
ており、第６図において各共通電極とも順次的なパルス
のない区間Ｔの存在が、上記実効値を有効な値に調整す
る区間として機能していることになる。In this drive method, the waveforms of the common drive signals H1 to H4 do not have timing sections such as selection sections and half-selection sections as seen in the conventional waveforms shown in FIGS. 15 and 16. Throughout the entire system, the effective value of the voltage applied to the liquid crystal is V
It can be divided into n and Voff corresponding to the non-activated portion. In addition, despite the 1/4 duty drive, a timing of 51+it can be obtained, and the existence of a period T in which there is no sequential pulse for each common electrode in Fig. 6 makes the above effective value effective. This means that it functions as an interval for adjusting the value.

また、この駆動方式では、実施例のように１／４デユー
テイに設定しても十分な動作マージンαが得られるため
、たとえば８桁表示の電卓用に使用した場合、駆動信号
線の本数は２１本となり、１／２デエーテイ駆動の場合
と比較して１５本も低減（６割以下）できる。このこと
はＬＳＩチップのパッド数を減少させ、チップサイズを
小さくすることにもなる。さらにパッケージのピン数を
減らせるので、ＬＳＩのコストダウンにつながり、電子
機器の小形化を図ることもできる。特に、フィルムキャ
リアでＬＳＩパッケージを作る場合、次のように端子配
置の改良を行なうことができるので、使用フィルム量を
削減して材料費の低減に寄与することができる。すなわ
ち、本駆動方式では、上記８桁表示の場合、駆動信号線
も含めたＬＳＩ全体の端子数は２６個となるので、従来
例で説明した第第７図に示す３５ｍｍフィルム２におい
て、配列される端子１ｄのピッチを０．９ｍｍとすると
、ＬＳＩ１個に必要なフィルム長さは２３．４ｍｍとな
り、先述した従来例の場合（ＬＳ１１個分についてフィ
ルム長Ｌ１は２７．９１１Ｉｍ必要）に比べて十分短く
なるが、フィルム２の幅方向の有効ｍＷは２５，４噛ｍ
であるので、上記端子１ａ・・・を第第２図１二示すよ
うにフィルム２の幅方向に配列することが可能となる。In addition, with this drive method, a sufficient operating margin α can be obtained even if the duty is set to 1/4 as in the example, so when used for a calculator with an 8-digit display, for example, the number of drive signal lines is 21. This results in a reduction of 15 (less than 60%) compared to the case of 1/2 duty drive. This reduces the number of pads on the LSI chip and also reduces the chip size. Furthermore, since the number of pins on the package can be reduced, the cost of LSI can be reduced, and electronic devices can be made smaller. In particular, when making an LSI package using a film carrier, the terminal arrangement can be improved as described below, thereby reducing the amount of film used and contributing to lower material costs. That is, in this drive method, in the case of the above-mentioned 8-digit display, the number of terminals in the entire LSI including the drive signal line is 26, so the number of terminals in the 35 mm film 2 shown in FIG. If the pitch of the terminals 1d is 0.9 mm, the film length required for one LSI is 23.4 mm, which is sufficient compared to the conventional example described above (film length L1 of 27.911 Im is required for 11 LS). Although it is shorter, the effective mW in the width direction of the film 2 is 25.4 bits.
Therefore, the terminals 1a can be arranged in the width direction of the film 2 as shown in FIG. 2.

このため、フィルム２の幅方向に通常配列される電源端
子１ｂ、ｌｃや部品実装パッドなどを考慮しても、上記
Ｑ　Ｔの配列方式を採用することにより、ＬＳ１１個分
の艮をＬ２をピッチ穴２ａの穴数にして２〜３個分（９
，５〜１４．２５１Ｉ１１）まで短縮することができる
。結局、従来例に比べてフィルム２のピッチ数を半減で
きることになり、材料の大幅な節約となりコストダウン
を図ることができる。Therefore, even if we consider the power supply terminals 1b, lc, component mounting pads, etc. that are normally arranged in the width direction of the film 2, by adopting the arrangement method of QT described above, the pitch of L2 can be reduced by using the arrangement method of 11 LS. The number of holes for hole 2a is 2 to 3 (9
, 5 to 14.251I11). As a result, the number of pitches in the film 2 can be halved compared to the conventional example, resulting in significant material savings and cost reductions.

なおこの駆動方式では、第７図（１）〜第７図（第２）
に示すセグメント駆動信号かられかるように、ｔｔＳＧ
図（１）−、ｍ６図（４）ノ：＋モンｆｆｉ勤信号ｒ（
１〜Ｈ４との組合せの全パターン（１６通り）は含まれ
ておらず、コモン駆動信号８１〜Ｈ４のいずれか１つが
オンで、他の３つがオフという４通りのパターンを除い
た第２通りしか存在しない。これに対し、第１３図に示
される従来の電極結線方式の日の字形セグメント液晶表
示素子７でＯ〜９（ドツトを含む）の各パターンを表示
する場合のセグメント駆動信号の種類は第２表で先述し
た通り１１通りしかなく、しかも上記第２表のパターン
にはｆｆ第７図にない（１０００）のパターンが含まれ
ているので、この従来の結線方式による液晶表示系子７
をそのまま駆動方式に使用することはできない。そこで
本実施例では、この駆動方式に適応しうるちのとして、
ｆｊＳ２図に示す結線方式の液晶表示素子１０を採用し
たものである。その結線の詳細は先述したとおりである
。ここでは日の字形セグメントの液晶表示素子１０を例
示して示したが、他のキャラクタの表示についても同様
に適用することができる。In addition, in this drive method, Fig. 7 (1) to Fig. 7 (2)
As can be seen from the segment drive signal shown in ttSG
Figure (1) -, m6 Figure (4) -: + Monffi work signal r (
All patterns (16 patterns) of combinations with 1 to H4 are not included, and the second pattern excludes the four patterns in which one of the common drive signals 81 to H4 is on and the other three are off. only exists. On the other hand, the types of segment drive signals when displaying each pattern from O to 9 (including dots) on the conventional Japanese-shaped segment liquid crystal display element 7 of the electrode connection method shown in FIG. 13 are shown in Table 2. As mentioned earlier, there are only 11 patterns, and the patterns in Table 2 above include the pattern (1000) that is not shown in ff Figure 7.
cannot be used as is in the drive system. Therefore, in this embodiment, as a method that can be adapted to this drive method,
A liquid crystal display element 10 of the wiring type shown in Fig. fjS2 is adopted. The details of the connection are as described above. Although the liquid crystal display element 10 of the Japanese character segment is shown here as an example, the present invention can be similarly applied to the display of other characters.

以上の実施例では、１／４デユーテイ・２値電圧駆動の
場合について示したが、１／３デユーテイ・２値電圧駆
動の場合についても同様にして実現可能であり、その場
合のコモン駆’ｊＪＪ信号Ｈ１〜Ｈ３の波形は第９図（
１）〜ｔ５９図（３）に示すようになり、これに対する
セグメント駆動信号として、例えば第１０図（１）〜第
１０図（８）の波形のように与えることができる。その
波形のコモン駆動信号Ｈ１〜Ｈ３との関係は第７表に示
すとおりである。In the above embodiment, the case of 1/4 duty/binary voltage drive is shown, but it can be realized in the same way in the case of 1/3 duty/binary voltage drive, and the common drive in that case is The waveforms of signals H1 to H3 are shown in Figure 9 (
1) to t59 as shown in FIG. 10(3), and the segment drive signals corresponding thereto can be given, for example, as shown in the waveforms of FIG. 10(1) to FIG. 10(8). The relationship between the waveform and the common drive signals H1 to H3 is as shown in Table 7.

第７表 この場合のセグメント駆動信号（０１１）を例示して、
液晶に対する印加電圧の実効値を第１１図に斜＃１部で
示している。第１１図（１）〜第１１図（３）において
、実線はコモン駆動信号の波形を示し、破線はセグメン
ト駆動信号の波形を示す、同図から明らかなように、図
中のＥ＝１．５Ｖ　　とすると液晶の活性化部に相当す
る印加電圧の実効値は 非活性化部に相当する印加電圧の実効値はとなり、この
ときの動作マージンαは Ｖ　ｏｎ／　Ｖ　ｏｆｆ　＝−ｆ了”Ｆｌ、７３となっ
て十分な表示品位が確保されている二とがわかる。Table 7 illustrates the segment drive signal (011) in this case,
The effective value of the voltage applied to the liquid crystal is shown in FIG. 11 by the diagonal #1 section. In FIGS. 11(1) to 11(3), the solid line indicates the waveform of the common drive signal, and the broken line indicates the waveform of the segment drive signal.As is clear from the figure, E=1. 5V, the effective value of the applied voltage corresponding to the active part of the liquid crystal is the effective value of the applied voltage corresponding to the non-activated part, and the operating margin α at this time is V on / V off = -f "Fl" , 73, indicating that sufficient display quality is ensured.

この発明は、上記実施例に限らず同様にして、一般的に
１フレームを１　／　ｎに時分割して行なう１　／　ｎ
デユーティ・２値電圧駆動にも適用し得ることは勿論で
ある。This invention is not limited to the above-mentioned embodiments, but is similar to the above embodiments, and in general, one frame is time-divided into 1/n.
Of course, it can also be applied to duty/binary voltage drive.

発明の効果 以上のように、この発明の口の字形セグメント液晶表示
素子によれば、各フレームごとに共通電極の各グループ
には順次的に一方のレベルとなる波形を有するパルスを
与えかつすべての共通電極のグループのセグメント電極
には各フレームごとに共通電極に対応したセグメント電
極の各グループごとに予め定めたキャラクタが得られる
ような波形を与えるという新しい１／４デエーテイ・２
値電圧駆動により、０〜９までのすべての数字パターン
を表示でき、かつ意味のないパターンを発生させること
もなく、新しい駆動方式に対応し得るという効果が得ら
れる。Effects of the Invention As described above, according to the square-shaped segment liquid crystal display device of the present invention, pulses having a waveform of one level are sequentially applied to each group of common electrodes in each frame, and all A new 1/4 DT 2 waveform is applied to the segment electrodes of the common electrode group in each frame so that a predetermined character can be obtained for each group of segment electrodes corresponding to the common electrode.
By using value voltage driving, it is possible to display all numeric patterns from 0 to 9, without generating meaningless patterns, and to be compatible with new driving methods.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の日の字形セグメント液晶表示素子の駆
動に使用される装置の回路図、ｆ：ｔ＆２図はその液晶
表示素子の電極結線図、１３図はその液晶表示素子によ
る各表示パターン図、第４図およびＰｔＳ５図はそれぞ
れ上記回路のタイムチャート、１５Ｇ図は実施例のコモ
ン駆動信号の波形図、ＰｔＳ７図は実施例のセグメント
駆動信号の波形図、第８図は実施例における印加電圧の
一例を示す波形図、ｐｔ４９図はこの発明を第７３デユ
ーテイ駆動１こ適用した場合のコモン駆動信号の波形図
、第１０図はそのセグメント駆動信号の波形図、第１１
図はその印加電圧の実効値の一例を示す波形図、第第２
図はこの発明を適用した場合のフィルムキャリアＬＳＩ
の端子配列例を示す説明図、第１３図は従来の方式で１
／４デエーテイ駆動を行なう場合に使用される日の字形
セグメント液晶表示素子の電極結線方式を示す図、第１
４図はその液晶表示素子による各表示パターン図、第１
５図は従来の方式で１／２デユーテイ駆動を行なう場合
の駆動信号および印加電圧の実効値を示す波形図、第１
６図は従来の方式で１／３デユーテイ駆動を行なう場合
の駆動信号お上り印加電圧の実効値を示す波形図、第第
７図は従来の方式を適用した場合のフィルムキャリアＬ
ＳＩの端子配列例を示す説明図、第１８図はフィルムキ
ャリアＬＳＩの実装の概略を示す縦断面図である。 １０・・・口の字形セグメント液晶表示素子、８１〜８
８・・・セグメント電極、０１〜Ｃ４・・・共通電極代
理人　　弁理士　四散　圭一部 （ｔ）　　　ｉ。 （２）　　ｃ’。 （３）　　ヨ。 （４）　　呉 （５）　　５．。 （６）　　呂。 （７）　　Ｑ。 （８）　　’ｃｊ。 （９）　　９゜ （１０）　　Ｌｌ。 ＷＫ３　図 第５図 第７図 （２）　　」１−Ｉ■「− （３）　　−ゴ１ｆ−し「 第９図 第１０図　　　　　　　第１１囚 Ｗ 第第２図 第１３図 （５）　　Ｃ（３）　　−り一」− ヒ１゜ 第１４図　　　　　　第１５図 第１６図 第１８図 第第７図Fig. 1 is a circuit diagram of a device used to drive the sun-shaped segment liquid crystal display element of the present invention, Fig. f:t & 2 is an electrode connection diagram of the liquid crystal display element, and Fig. 13 is each display pattern by the liquid crystal display element. Figure 4 and PtS5 are time charts of the above circuits, Figure 15G is a waveform diagram of the common drive signal in the example, Figure PtS7 is a waveform diagram of the segment drive signal in the example, and Figure 8 is the application in the example. A waveform diagram showing an example of the voltage, Pt49 is a waveform diagram of the common drive signal when this invention is applied to one 73rd duty drive, FIG. 10 is a waveform diagram of the segment drive signal,
The figure is a waveform diagram showing an example of the effective value of the applied voltage.
The figure shows a film carrier LSI to which this invention is applied.
Fig. 13 is an explanatory diagram showing an example of the terminal arrangement of 1.
Figure 1 showing the electrode connection system of the Japanese-shaped segment liquid crystal display element used when performing /4D drive.
Figure 4 is a diagram of each display pattern by the liquid crystal display element, the first
Figure 5 is a waveform diagram showing the effective values of the drive signal and applied voltage when performing 1/2 duty drive using the conventional method.
Figure 6 is a waveform diagram showing the effective value of the applied voltage for the drive signal when 1/3 duty driving is performed using the conventional method, and Figure 7 is the film carrier L when the conventional method is applied.
FIG. 18 is an explanatory diagram showing an example of the terminal arrangement of the SI, and is a vertical cross-sectional view schematically showing the mounting of the film carrier LSI. 10... Mouth-shaped segment liquid crystal display element, 81-8
8... Segment electrode, 01-C4... Common electrode agent Patent attorney Keiichi Shisan (t) i. (2) c'. (3) Yo. (4) Wu (5) 5. . (6) Lu. (7) Q. (8) 'cj. (9) 9° (10) Ll. WK3 Figure 5 Figure 7 (2) 1-I ■ - (3) - Go 1f-shi Figure 9 Figure 10 Prisoner W Figure 2 Figure 13 (5) C (3 ) -Riichi''- Hi1゜Fig. 14 Fig. 15 Fig. 16 Fig. 18 Fig. 7

Claims (1)

【特許請求の範囲】 表示領域の上部で横方向に延びる第１セグメント電極と
、第１セグメント電極の右端から下方に縦に延びる第２
セグメント電極と、第２セグメント電極の下端から下方
に縦に延びる第３セグメント電極と、第３セグメント電
極の下端から左横方向にびる第４セグメント電極と、第
１セグメント電極の左端から下方に縦に延びる第５セグ
メント電極と、第５セグメント電極の下端から下方に縦
に延びる第６セグメント電極と、第２セグメント電極の
下端と第５セグメント電極の下端との間にわたって横に
延びる第７セグメント電極とを含み、さらに、 第１セグメント電極と第２セグメント電極とに対向する
第１共通電極と、第３セグメント電極と第５セグメント
電極とに対向する第２共通電極と、第７セグメント電極
に対向する第３共通電極と、第４セグメント電極と第６
セグメント電極とに対向する第４共通電極とを含み、第
１〜第７セグメント電極と第１〜第４共通電極との間に
液晶が介在され、 第２セグメント電極と第３セグメント電極と第４セグメ
ント電極とが共通に接続され、第１セグメント電極と第
５セグメント電極と第６セグメント電極と第７セグメン
ト電極とが共通に接続されていることを特徴とする日の
字形セグメント液晶表示素子。[Claims] A first segment electrode extending horizontally at the top of the display area, and a second segment electrode extending vertically downward from the right end of the first segment electrode.
a segment electrode, a third segment electrode extending vertically downward from the lower end of the second segment electrode, a fourth segment electrode extending vertically downward from the left end of the first segment electrode, and a fourth segment electrode extending vertically downward from the left end of the first segment electrode. a sixth segment electrode extending vertically downward from the lower end of the fifth segment electrode, and a seventh segment electrode extending laterally between the lower end of the second segment electrode and the lower end of the fifth segment electrode. further comprising: a first common electrode facing the first segment electrode and the second segment electrode; a second common electrode facing the third segment electrode and the fifth segment electrode; and a second common electrode facing the seventh segment electrode. a third common electrode, a fourth segment electrode and a sixth segment electrode.
a fourth common electrode facing the segment electrodes, a liquid crystal is interposed between the first to seventh segment electrodes and the first to fourth common electrodes, the second segment electrode, the third segment electrode, and the fourth common electrode; A Japanese-shaped segment liquid crystal display element, characterized in that the segment electrodes are commonly connected, and the first segment electrode, the fifth segment electrode, the sixth segment electrode, and the seventh segment electrode are commonly connected.