JPS62225163A - Electronic power unit - Google Patents
Electronic power unitInfo
- Publication number
- JPS62225163A JPS62225163A JP61064908A JP6490886A JPS62225163A JP S62225163 A JPS62225163 A JP S62225163A JP 61064908 A JP61064908 A JP 61064908A JP 6490886 A JP6490886 A JP 6490886A JP S62225163 A JPS62225163 A JP S62225163A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- circuit
- time
- pulse signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000000737 periodic effect Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 101150065817 ROM2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
［ａ業上の利用分野］
本発明は例えば複写機の帯電器等に用いられる電源装置
、特に例えばマイクロコンピュータ等を用いてデジタル
電力制御を行う電源装置に関するものである。[Detailed Description of the Invention] [Field of Application in Industry A] The present invention relates to a power supply device used, for example, in a charger of a copying machine, and particularly to a power supply device that performs digital power control using, for example, a microcomputer. .
［従来の技術］
従来のマイクロコンピュータ等の論理制御回路で制御さ
れるパルス発生回路は、周波数固定でパルス幅のみを変
えるものが多い。しかも、このようなパルス発、生回路
でのマイクロコンピュータの役割は、外部アナログ回路
に基準値（時定数）を設定する為のＤ／Ａ変換の目的の
みの場合が多い。しかし、マイクロコンピュータが高機
能、高速化してくると、マイクロコンピュータによって
アナログ回路自身を制御する事により、部品の削減や設
定値の柔軟性を要求するようになり、その結果、デユー
ティ比のみでなく周期可変のパルスも必要となる場合が
ある。[Prior Art] Conventional pulse generation circuits controlled by logic control circuits such as microcomputers often have a fixed frequency and change only the pulse width. Moreover, the role of the microcomputer in such pulse generation and generation circuits is often only for the purpose of D/A conversion for setting reference values (time constants) in external analog circuits. However, as microcomputers become more sophisticated and faster, it becomes necessary to reduce the number of components and set values by controlling the analog circuits themselves.As a result, not only the duty ratio but also the Pulses of variable period may also be required.
即ち、例えばチョッパ回路等を用いた電源装置等の場合
のように、トランスなどの誘導性負荷に電力供給する必
要に迫られ、その結果パルス幅（デユーティ比）のみな
らず周波数も共に変化させなくてはならなくなる。所謂
、瞬時値制御である。更にこのような電源部分の緻密な
制御というａ！題と共に以下のような課題も生まれてき
た。例えば複写機の帯電器等に用いられている高電圧発
生装置は、単独に動作する独立ユニットとしてアナログ
回路で構成されているが、従来はこの高電圧発生装置の
電源投入、電源断の動作のみをマイクロコンピュータが
シーケンス制御していた。しかし、複写機の機能向上や
卓上型複写機等に見られる所謂“軽薄短小化”の要請で
、従来分離しそいた制御機能を中央にまとめ、制御対象
の制御値を柔軟に変えることや、余分な部品を削除し、
実装密度の向上が望まれるために、そのような複写機の
電源装置の電力制御もマイクロコンピュータを使う事が
望まれてきた。That is, for example, in the case of a power supply device using a chopper circuit, etc., it is necessary to supply power to an inductive load such as a transformer, and as a result, not only the pulse width (duty ratio) but also the frequency do not change. It will no longer be possible. This is so-called instantaneous value control. Furthermore, the a! Along with this issue, the following issues have also arisen: For example, high-voltage generators used in copying machine chargers, etc. are constructed of analog circuits as independent units that operate independently, but in the past, only the power-on and power-off operations of this high-voltage generator were performed. A microcomputer controlled the sequence. However, due to the demands for improved functionality of copying machines and the so-called "lighter, thinner, and smaller size" seen in desk-top copying machines, etc., control functions that had been difficult to separate in the past have been brought together in a central location, making it possible to flexibly change the control values of control objects and Delete the parts that are
Since it is desired to improve the packaging density, it has been desired to use a microcomputer to control the power of the power supply device of such a copying machine.
［発明が解決しようとする問題点］
本発明は上記要請に答え、電力制御をプログラム的に瞬
時値制御を行う電源装置を提供するものである。[Problems to be Solved by the Invention] In response to the above-mentioned demands, the present invention provides a power supply device that performs programmatic instantaneous value control of power control.
［問題点を解決するための手段］
上記課題を達成するために例えば第１図に示す実施例の
電源装置は、例えば直流チョッピングする直流チョッパ
回路１４と、この直流チョッパ回路１４を例えばパルス
幅変調にて制御するためのパルス１３号１３ａを発生ず
るパルス信号発生回路１３と、負荷変動を検知するため
の誤差電圧検出回路１６．Ａ／Ｄ変換器１５と、この負
荷変動に応じて設定されるべぎパルス信号１３ａに対応
するデータを予め記憶しているＲＯＭｌ０と、検知され
た負荷変動に応じてＲＯＭｌ０から読出したデータをパ
ルス信号発生回路１３に入力する制御回路１１とを有す
る。[Means for Solving the Problems] In order to achieve the above-mentioned problems, the power supply device of the embodiment shown in FIG. A pulse signal generation circuit 13 generates a pulse number 13a for control, and an error voltage detection circuit 16 for detecting load fluctuations. The A/D converter 15, the ROM10 which stores in advance data corresponding to the pulse signal 13a set in accordance with this load fluctuation, and the pulse pulse of the data read from the ROM10 in accordance with the detected load fluctuation. It has a control circuit 11 that inputs to the signal generation circuit 13.
［作用］
上記構成において、パルス信号発生回路１３は例えば第
３図（ａ）のような構成をしており、ＲＯＭ１０からデ
ータの形で入力される値のＯＮ時間と周期をもつパルス
信号１３ａを出力する。このパルス信号１３ａにより直
流チョッパ回路１４は電力制御を行い、負荷変動があっ
ても、その負荷変動に応じた周期、ＯＮ時間をもつ電流
制御（瞬時値制御）を行い、出力電圧一定になるように
制御する。このように、単なる周期一定、ＯＮ時間可変
のパルス幅変調（ＰＷＭ）更にＯＮ時間一定１周期可変
のパルス周期変調（ＰＦＭ）と異なり負荷変動に応じた
瞬時値制御が可能となり、特に誘導性負荷の変動に対し
て効果的である。[Function] In the above configuration, the pulse signal generation circuit 13 has a configuration as shown in FIG. Output. The DC chopper circuit 14 performs power control based on this pulse signal 13a, and even if there is a load fluctuation, current control (instantaneous value control) is performed with a period and ON time according to the load fluctuation, so that the output voltage is constant. to control. In this way, unlike pulse width modulation (PWM) with a constant period and variable ON time, and pulse period modulation (PFM) with a constant ON time and variable 1 period, instantaneous value control according to load fluctuations is possible, especially for inductive loads. effective against fluctuations in
［実施例］
以下添付図面を参照しつつ本発明に係る実施例を更に詳
細に説明する。第２図にパルス発生回路の基本構成図を
、第３図（ａ）、（ｂ）に具体的なパルス発生回路の回
路図を、第４図（ａ）、（ｂ）にそのタイミングチャー
トを示し、第５１図以降に前記パルス発生装置を一部に
用いた電源装置を示す。[Examples] Examples according to the present invention will be described in more detail below with reference to the accompanying drawings. Figure 2 shows the basic configuration of the pulse generation circuit, Figure 3 (a) and (b) show the specific circuit diagram of the pulse generation circuit, and Figure 4 (a) and (b) show the timing chart. 51 and subsequent figures show a power supply device using the pulse generator as a part.
くパルス信号発生回路〉 第２図はパルス発生装置の基本概念図である。Pulse signal generation circuit FIG. 2 is a basic conceptual diagram of the pulse generator.
２１はいわゆるマイクロコンピュータ（ＭＰＵ）であり
、パルス信号発生回路２４で発生されるパルスの周期、
デユーティ比、ＯＮ時間、ＯＦＦ時間（これらを時間デ
ータと以下総称する）等を決定するデータを、それらが
格納されているＲＯＭ２０から読出してラッチ２２．２
３にラッチさせるものである。ラッチ２２．２３の目的
は、パルス信号発生回路２４に用いられているタイマが
パラレルロード型のバイナリカウンタを用いられている
ために、そのカウンタの再トリガ一時にラッチ２２．２
３から時間データをもってこられるようにしてＭＰＵ２
１が時間データをいちいちＲＯＭ２０から読出す必要が
ないようにしている。21 is a so-called microcomputer (MPU), and the period of the pulse generated by the pulse signal generation circuit 24;
Data that determines the duty ratio, ON time, OFF time (hereinafter collectively referred to as time data), etc. are read out from the ROM 20 in which they are stored and latched into the latch 22.2.
3 is latched. The purpose of the latches 22.23 is that since the timer used in the pulse signal generation circuit 24 uses a parallel load type binary counter, the latches 22.23 are used when the counter is retriggered.
3 so that time data can be brought from MPU2
1 eliminates the need to read time data from the ROM 20 one by one.
第３図（ａ）は、ラッチ２２．２３に格納される時間デ
ータとして周期とＯＮ時間を設定する方式のパルス信号
発生回路２４の例である。第３図（ａ）のパルス信号発
生回路のタイミングチャートを第４図（ａ）に示す。３
０．３１はパラレルロード型の８ビツト（＝２５８）パ
イナリカクンタで、３０は周期を設定するため、３１は
ＯＮ時間を設定するためのものである。ＣＬＫｏは４Ｍ
Ｈｚ、ＣＬＫ、は８ＭＨｚのクロックである。ＣＬＫｏ
を４ＭＨ２にしているのは、周期は常にＯＮ時間よりも
長いものであるから低周波数にする事により、ＲＯＭ２
０に格納されるデータ量が少なくても周期を広範囲にと
れるようにするためである。プリセット用のデータ入力
部はラッチ２２．２３に接続されていて、各カウンタに
ロード信号（ＬＯＡＤ／）が入力されるごとにラッチ２
２．２３の値がカウンタ３０，３１に再セットされ、従
って、各カウンタは再トリガ−タイプとなっている。Ｅ
Ｐはカウンタの付勢端子であり、”１”が入力されたと
きのみカウント可能になる。FIG. 3(a) shows an example of a pulse signal generating circuit 24 in which the cycle and ON time are set as time data stored in the latches 22 and 23. A timing chart of the pulse signal generation circuit of FIG. 3(a) is shown in FIG. 4(a). 3
0.31 is a parallel load type 8-bit (=258) pinarikunta, 30 is for setting the cycle, and 31 is for setting the ON time. CLKo is 4M
Hz, CLK is an 8 MHz clock. CLKo
The reason why the ROM2 is set to 4MH2 is that the period is always longer than the ON time, so by setting the frequency to a low one, the ROM2
This is to allow a wide range of cycles even if the amount of data stored in 0 is small. The preset data input section is connected to latches 22 and 23, and each time a load signal (LOAD/) is input to each counter, the latch 2
The value of 2.23 is reset in the counters 30, 31 so that each counter is of the retrigger type. E
P is an energizing terminal of the counter, and it becomes possible to count only when "1" is input.
従って、カウンタ３０は常時カウント可能であり、カウ
ンタ３１はＪＫフリップフロップ３２がセットしている
ときのみカウント可能になる。Therefore, the counter 30 can count at all times, and the counter 31 can count only when the JK flip-flop 32 is set.
又、ＲＣＯはリップルキャリー出力でありカウンタが（
２５６一時間データ）個のクロックをカウントすると”
１”となる。即ち、ＲＣＯが“１”になるとカウンタは
タイムアウトしたことになる。Also, RCO is a ripple carry output and the counter is (
If you count 256 hourly data) clocks,
In other words, when the RCO becomes "1", the counter times out.
今、カウンタ３０がタイムアウトした時点からの回路動
作の説明を始める。このＲＣＯによって、ロード信号は
付勢状態となり、カウンタ３０．３１に時間データがセ
ットされる。ＲＣｏは又、フリップフロップ３２をセッ
トし、フリップフロップ３２０セツト状悪はカウンタ３
１を付勢する。即ち、カウンタ３０のタイムアウト後に
、カウンタ３０は直ちにカウントを再開し、カウンタ３
１はそれまでの消勢状態から抜け、カウントを開始する
。カウンタ３１は（２５６−ＯＮ時間）個のＣＬ Ｋ
ｒをカウントするとＲＣＯを出力する。このＲＣＯでフ
リップフロップ３２をリセットする。即ち、カウンタ３
１に設定された（２５６−ＯＮ時間データ）ｘｃＬＫ＋
がパルスのＯＮ時間となる。カウンタ３０に設定された
時間の残りの時間が経過すると、カウンタ３０がタイム
アウトしてフリップフロップ３２を再セットし上述の動
作を繰返す。（２５６−周期データ）ｘＣＬ Ｋ ｏが
パルスの周期を決定する。第４図（ａ）に上記動作のタ
イミングチャートを示す。The circuit operation from the time the counter 30 times out will now be explained. This RCO activates the load signal and sets time data in the counters 30 and 31. RCo also sets flip-flop 32 and flip-flop 320 is set to counter 3.
1 is energized. That is, after the counter 30 times out, the counter 30 immediately resumes counting, and the counter 30
1 comes out of the deactivated state and starts counting. The counter 31 has (256-ON time) CLK
When r is counted, RCO is output. This RCO resets the flip-flop 32. That is, counter 3
(256-ON time data) xcLK+ set to 1
is the ON time of the pulse. When the remaining time set in the counter 30 has elapsed, the counter 30 times out, resets the flip-flop 32, and repeats the operation described above. (256-period data)xCL K o determines the period of the pulse. FIG. 4(a) shows a timing chart of the above operation.
第３図（ｂ）はＯＦＦ時間とＯＮ時間を設定する方式の
パルス信号発生回路の例である。第３図（ａ）の回路と
基本的には変わらないが、カウンタ３５はフリップフロ
ップ３７がリセット状態時のみ付勢され、反対にカウン
タ３６はフリップフロップ３７がセット状態時のみ付勢
される。第４図（ｂ）にその動作タイミングチャートを
示す。FIG. 3(b) is an example of a pulse signal generation circuit that sets OFF time and ON time. Although the circuit is basically the same as that of FIG. 3(a), the counter 35 is activated only when the flip-flop 37 is in the reset state, and the counter 36 is activated only when the flip-flop 37 is in the set state. FIG. 4(b) shows the operation timing chart.
このように、ラッチ２２．２３にセットされた時間デー
タ（周期、ＯＮ時間、ＯＦＦ時間）に従ったパルスがパ
ルス信号発生回路２４から出力され、この事はＭＰＵ２
１がＲＯＭに格納された時間データを所定の目的に合わ
せて読出せば所望の周期、ＯＮ時間をもつパルス信号が
得られることを意味する。そこで、上記パルス信号発生
回路から発生したパルスをチョッパに応用した電源装置
の例を以下に゛説明する。In this way, pulses according to the time data (period, ON time, OFF time) set in the latches 22 and 23 are output from the pulse signal generation circuit 24, and this fact is reflected in the MPU 2.
1 means that if the time data stored in the ROM is read out in accordance with a predetermined purpose, a pulse signal having a desired period and ON time can be obtained. Therefore, an example of a power supply device in which the pulses generated from the pulse signal generation circuit described above are applied to a chopper will be described below.
〈電源装置〉
第５図はそのような電源装置の回路構成図であり、−例
として例えば複写機の転写用直流高電圧、＊筒用直流高
電圧を発生させるための電源装置である。５０は電力制
御を行なうマイクロコンピュータ−であり、５１はパル
ス信号発生回路で、高圧用のトランスを付勢する直流チ
ョッパ回路５２を制御するパルスを発生する。このパル
ス信号発生回路５１は第３図（ａ）のパルス信号発生回
路と基本的に同じもので、発生するパルスの周期及びＯ
Ｎ時間を変えることにより、ＰＷＭ制御を一歩進めた所
謂、瞬時値制御による電力変換を行う、、５３はＡ／Ｄ
変換器、５４はＭＰＵ５０が実施例の電力制御を行うた
めのサービス間隔を決定するタイマ、即ちインタラブド
タイマである。５５は高圧用のフライバックトランス、
ＰＶは帯電用出力、ＴＶは転写用出力である。図示して
いないがＰＶ、ＴＶの先には、複写機の帯電、転写部が
あり、各々定格で十数ＭΩの負荷となっている。この負
荷変動に対して高圧トランス５５の一次側をドライブす
る直流チョッパ回路５２は、第２図のように周期とＯＮ
時間の両方が変化するパルス信号により、負荷に流れる
電流が一定となるようにフィードバックをかける。トラ
ンス５５が誘導性負荷である事から瞬時値制御が適して
いる。<Power Supply Device> FIG. 5 is a circuit configuration diagram of such a power supply device, which is, for example, a power supply device for generating a DC high voltage for transfer of a copying machine, and a DC high voltage for a cylinder. 50 is a microcomputer that performs power control, and 51 is a pulse signal generation circuit that generates pulses that control a DC chopper circuit 52 that energizes a high voltage transformer. This pulse signal generation circuit 51 is basically the same as the pulse signal generation circuit shown in FIG.
By changing the N time, power conversion is performed using so-called instantaneous value control, which is a step beyond PWM control. 53 is an A/D
The converter 54 is a timer, ie, an interwoven timer, that determines the service interval for the MPU 50 to perform power control in the embodiment. 55 is a high voltage flyback transformer,
PV is an output for charging, and TV is an output for transfer. Although not shown, there is a charging and transfer section of the copying machine beyond the PV and TV, each of which has a rated load of more than ten MΩ. The DC chopper circuit 52 that drives the primary side of the high-voltage transformer 55 responds to this load fluctuation by changing the period and ON state as shown in FIG.
Feedback is applied to keep the current flowing through the load constant using a pulse signal that changes both over time. Since the transformer 55 is an inductive load, instantaneous value control is suitable.
複写機の帯電、転写は感光体、トナーの特性によって印
加する電圧の極性が違うが、本実施例においては、負荷
側から電流を引っばる負極性の印加となっており、帯電
電流は抵抗５６を通して筐体グランドＦＧへ、転写電流
は抵抗５７を通して筐体グランドＦＧへ流れ込む。その
ときの帯電電流値は、抵抗５６間の電圧をＡ／Ｄ変換器
５３によってデジタル化して、ＭＰＵ５０にとりこまれ
る。Ａ／Ｄ変換器５３はＭＰＵ５０からの一定時間毎に
出される変換スタート信号（Ａ／ＤＳＴＡＲＴ）によっ
て変換を開始し、変換終了（Ａ／ＤＣＯＭＰＬＥＴＥ）
で、ＭＰＵ５０に割り込みをかける。この割込はＭＰ
Ｕ５０のＥＸ Ｉ ＮＴに入力し、Ａ／Ｄ変換値はＭＰ
Ｕ５０のデータバス（Ｄｏ〜Ｄ？）に入力され、ＲＡＭ
５９に格納される。The polarity of the applied voltage for charging and transfer in a copying machine differs depending on the characteristics of the photoreceptor and toner, but in this embodiment, a negative polarity is applied that draws the current from the load side, and the charging current is passed through the resistor 56. The transfer current flows through the resistor 57 to the housing ground FG. The charging current value at that time is obtained by digitizing the voltage across the resistor 56 by the A/D converter 53 and taking it into the MPU 50. The A/D converter 53 starts conversion in response to a conversion start signal (A/DSTART) issued from the MPU 50 at regular intervals, and completes the conversion (A/D COMPLETE).
Then, an interrupt is sent to the MPU 50. This interrupt is MP
Input to EX I NT of U50, A/D conversion value is MP
It is input to the data bus (Do~D?) of U50, and the RAM
59.
ＭＰＵ５０の他の機能を説明すると、パルス信号発生回
路５１へ供給される時間データの内、周期についてはボ
ートＡ （ＰＡｏ〜ＰＡ、）から、ＯＮ時間データにつ
いてはボートＢ（Ｐａ、〜ＰＢ７）から出力される。尚
、Ｍ Ｐ Ｕ ５０．の各出力ボートはラッチ機能をも
っているので、第２図の如くラッチは必要ない。前述の
Ａ／ＤＳＴＡＲＴはＰＣ，から、インタラブドタイマ５
４の設定時間はＰ ＣＩ−Ｐ Ｃ７から出力される。イ
ンタラブドタイマ５４の割込はＴｏ Ｉ ＮＴに入力す
る。To explain other functions of the MPU 50, among the time data supplied to the pulse signal generation circuit 51, the period is supplied from boat A (PAo to PA,), and the ON time data is supplied from boat B (Pa, to PB7). Output. In addition, MPU 50. Since each output port has a latch function, there is no need for a latch as shown in FIG. The above-mentioned A/DSTART is from the PC, and is connected to the interwoven timer 5.
The set time of 4 is output from PCI-PC7. Interrupts from the interwoven timer 54 are input to To I NT.
又、ＲＯＭ５８は第２図の８０Ｍ２ｏに相当するもので
、第６図に示した電力制御の為の周期及びＯＮ時間デー
タが後述する制御プログラムと共に格納されている。Ｒ
ＡＭ５９は制御プログラム実行時に必要な中間データを
格納するためのものでありその詳細は第７図に示す。The ROM 58 corresponds to 80M2o in FIG. 2, and stores cycle and ON time data for power control shown in FIG. 6 together with a control program to be described later. R
The AM 59 is for storing intermediate data necessary for executing the control program, and its details are shown in FIG.
第６図はＲＯＭ５８に格納されている時間データの例で
、負荷変動（インピーダンス変化）に応じた修正後の周
期、ＯＮ時間の値がＲＯＭ５８中にベアの組み合わせで
格納され、ＲＯＭテーブル化しである。又、図示のよう
に直線状に変化する関数であるために、計算式化してお
く事も可能である。第８図に示したＲＯＭ５８の構成に
よると前記ＲＯＭテーブルのスタートアドレスはＤＰＴ
Ｒ（ＲＡＭ５９中の領域６７に格納）によって示され、
ＤＰＴＲからのオフセット量はＰ （ＲＡＭ５９中の領
域６４に格納）で表わされ、ＤＰＴＲ十Ｐに周期データ
が、ＤＰＴＲ＋Ｐ＋１にＯＮ時間データが格納されてい
る。尚、本実施例では負荷変動を電流変化としてとらえ
、負荷に所定電流が流れるようにするものであるが、負
荷変動を出力電圧変化としてとらえ、電源装置の出力イ
ンピーダンスを変化させて一定出力電圧を得るような制
御もある。しかし、本実施例の瞬時値制御は出力電流制
御に向いているといえる。Figure 6 is an example of time data stored in the ROM 58. The period and ON time values after correction according to load fluctuations (impedance changes) are stored in bare combinations in the ROM 58, and are made into a ROM table. . Furthermore, since it is a function that changes linearly as shown in the figure, it is also possible to formulate it into a calculation formula. According to the configuration of the ROM 58 shown in FIG. 8, the start address of the ROM table is DPT.
R (stored in area 67 in RAM 59),
The amount of offset from DPTR is represented by P (stored in area 64 in RAM 59), period data is stored in DPTR+P, and ON time data is stored in DPTR+P+1. In this embodiment, load fluctuations are treated as current changes and a predetermined current flows through the load, but load fluctuations are treated as output voltage changes and the output impedance of the power supply device is changed to maintain a constant output voltage. There's also the kind of control you get. However, it can be said that the instantaneous value control of this embodiment is suitable for output current control.
第９図（ａ）〜（ｄ）は高電圧制御用のフローチャート
を示す。第９図（ａ）はＲＯＭ５８内のプログラム構成
を示す。第９図（ａ）中、ＩＮＴ解析７０は発生する各
割込の種類を解析し、その種類に応じた処理ルーチンへ
のベクタデープルを含む。本実施例では割込として、前
述したようにＴｏ Ｉ ＮＴとＥＸ Ｉ ＮＴの２つで
あり、それらのＩＮＴ処理は夫々、第９図（Ｃ）及び（
ｄ）に示す。又、各割込処理ではそのＩＮＴ固有の処理
を実行し、更に必要に応じて次に実行すべきＴＡＳＫを
示すテーブル（ＲＡＭ５９にある例えば計算フラグ６０
である）をセットして、割込元アドレスにリターンする
。ＴＡＳＫスケジュールルーチンリングを実行するもの
で、本実施例に係るＴＡＳＫは電力制御ＴＡＳＫ７２で
あり、その詳細を第９図（ｂ）に示す。FIGS. 9(a) to 9(d) show flowcharts for high voltage control. FIG. 9(a) shows the program configuration in the ROM 58. In FIG. 9(a), an INT analyzer 70 analyzes the type of each interrupt that occurs, and includes a vector table to a processing routine according to the type. In this embodiment, there are two interrupts, To I NT and EX I NT, as described above, and their INT processing is shown in FIG. 9 (C) and (
Shown in d). In addition, each interrupt process executes a process specific to that INT, and if necessary, a table indicating the next TASK to be executed (for example, calculation flag 60 in RAM 59) is executed.
) and returns to the interrupt source address. The TASK that executes the schedule routine is the power control TASK 72, the details of which are shown in FIG. 9(b).
さて、制御手順について、インタラブドタイマ５４によ
るＴ．ＯＩＮＴ発生の時点から説明する事とする。Ｔｏ
Ｉ ＮＴが発生すると、ＩＮＴ解析処理ルーチン７０
からＴｏ Ｉ ＮＴｆｉ埋７３に制御が移り、第９図（
Ｃ）のフローチャートを実行する。ステップＳ４０でイ
ンタラブドタイマ５４に新たにタイマ値６６をセットす
る。ステップＳ４２でＡ／ＤＳＴＡＲＴ信号をボートＣ
を通じてＡ／Ｄ変換器５３に出力して、割込元アドレス
にリターンする。やがて、Ａ／Ｄ変換終了割込（ＥＸＩ
ＮＴ）が発生する。するとステップＳ４４で、計算フ
ラグ６０をセットする。ステップＳ４６で入力ボートか
らＡ／Ｄ測定値をデータバスに入力して、ＲＡＭ ５
９の領域６１に格納する。Now, regarding the control procedure, T. We will explain from the point of occurrence of OINT. To
When an I NT occurs, the INT analysis processing routine 70
Then control is transferred to To I NTfi 73, and the process shown in FIG. 9 (
Execute the flowchart in C). In step S40, a new timer value 66 is set in the interwoven timer 54. In step S42, the A/DSTART signal is sent to port C.
The interrupt signal is output to the A/D converter 53 through the interrupt source address, and returns to the interrupt source address. Eventually, the A/D conversion end interrupt (EXI
NT) occurs. Then, in step S44, the calculation flag 60 is set. In step S46, the A/D measurement value is input from the input port to the data bus, and
9 is stored in area 61.
さて、通常のプログラム制御はＴＡＳＫスケジュール７
１が制御していて、該ルーチンが次に実行すべきＴＡＳ
Ｋをサーチしている。前述のステップＳ４４で計算フラ
グ６０がセットされている事から、ＴＡＳＫスケジュー
ルルーチン７１は電力制御ＴＡＳＫ７２を実行する。先
ず、ステップＳ２で、計算フラグがセットされている事
を確認し、Ａ／Ｄ変換で測定された測定値（６１）と基
準値（６２）との差Δ（６３）を求め、その差に従って
現在トランスを付勢しているパルス信号の周期，ＯＮ時
間の値を増減させる。パルス信号の周期、ＯＮ時間の値
は第６図で示すような関係になっていて、ＲＯＭ５８に
格納されている事は前述した通りである。電流制御の概
略は次のようである。Δ（６・３）の値に応じて制御が
別れ、Δ（６３）の絶対値が３未満であるときは、本実
施例では大きな負荷変動が無．いとして、周期，ＯＮ時
間を変えることはしない。しかしながらΔ（６３）が３
以上であるときは、それが８未満であるか否かによって
制御は更に別れる。３≦１Δ１く８であれば、現在の周
期，ＯＮ時間（ＤＰＴＲ＋Ｐでポイントされる）に相対
的に僅かの修正を加える（ステップＳ１２，Ｓ３０）。Now, normal program control is TASK schedule 7.
TAS that is controlled by 1 and that this routine should execute next
Searching for K. Since the calculation flag 60 was set in step S44 described above, the TASK schedule routine 71 executes the power control TASK72. First, in step S2, confirm that the calculation flag is set, calculate the difference Δ(63) between the measured value (61) measured by A/D conversion and the reference value (62), and calculate the difference according to the difference. Increase or decrease the period and ON time of the pulse signal currently energizing the transformer. As mentioned above, the period of the pulse signal and the value of ON time have the relationship as shown in FIG. 6, and are stored in the ROM 58. The outline of current control is as follows. Control is performed differently depending on the value of Δ(6·3), and when the absolute value of Δ(63) is less than 3, there is no large load fluctuation in this embodiment. Even if you want to, do not change the period or ON time. However, Δ(63) is 3
When it is above, control is further divided depending on whether it is less than 8 or not. If 3≦1Δ1×8, a relatively small correction is made to the current cycle and ON time (pointed to by DPTR+P) (steps S12 and S30).
一方、１Δ１≧８であれば、定常状態の基準より大幅に
ずれていると考えられるので周期、ＯＮ時間に加える修
正も大きくなる（ステップＳ２２，５３２）。On the other hand, if 1Δ1≧8, it is considered that there is a significant deviation from the standard of the steady state, and therefore the correction to be made to the period and ON time will also be large (step S22, 532).
Δ（６３）の符号によってＰ（６４）に減算したり加算
したりして変えるのは第６図の負荷一時間データ特性が
正の傾きをもつからである。又、同じくΔ（６３）の符
号によって周期のセットタイミング（ステップＳ２０，
５３６）とＯＮ時間のセットタイミング（ステップＳ１
６，５４０）が逆になっているのは第６図のような特性
では、例えばΔ（６３）の符号が正であるときに、周期
から変更するとすると、周期設定直後にタイマ３０．３
１にロード信号（ＬＯＡＤ／）が入力される事となった
場合に出力信号のデユーティが変更したい方向とは逆に
なるからである。The reason why the sign of Δ(63) is changed by subtracting or adding to P(64) is that the load one-hour data characteristic shown in FIG. 6 has a positive slope. Similarly, the cycle set timing (step S20,
536) and ON time set timing (step S1
6,540) is reversed in the characteristics shown in Fig. 6. For example, if the sign of Δ(63) is positive and you change the period, the timer 30.3 is reversed immediately after setting the period.
This is because if the load signal (LOAD/) is input to the output signal 1, the duty of the output signal will be opposite to the direction in which it is desired to change.
第９図（Ｃ）のタイマ割り込みルーチンについて詳述す
る。このルーチンはＡ／Ｄ変ｔＪｌｓ４Ｗ５３に変換ス
タート信号のタイミングを与える。タイマ割り込みは必
ず一定期間＠（例えば１ｍ５ｅｃＶｋ）に実行されるよ
うに内部タイマをセットしておく。もし負荷変動が激し
い場合は、このセット時間を短くすると、負荷変動に対
する追随性が良くなる。The timer interrupt routine shown in FIG. 9(C) will be described in detail. This routine provides the timing of the conversion start signal to the A/D converter tJls4W53. An internal timer is set so that the timer interrupt is always executed within a certain period of time (for example, 1m5ecVk). If the load fluctuations are severe, shortening this set time will improve the ability to follow the load fluctuations.
このようにソフトウェアを用いて、転写、帯電の電流値
を制御することができるため、環境条件や複写プロセス
条件の変換に対して電流設定値を変えるだけで簡単に対
応することができる。As described above, since the transfer and charging current values can be controlled using software, it is possible to easily respond to changes in environmental conditions and copying process conditions by simply changing the current setting values.
前記実施例においては、ＭＰＵ５０の外部にパルス信号
発生回路とＡ／Ｄ変換器５３を配したが、それぞれの機
能をワンチップ化し、内部バスと直結した第１０図のよ
りなＭＰＵ９０を用いてもよい。ＭＰＵ９０は第３図（
ａ）、（ｂ）類似のパルス信号発生回路、Ａ／Ｄ変換器
８４内蔵等を含む。その場合、前述したボートＡ、Ｂ、
Ｃではなく、レジスタＲＥＧ８０．ＲＥＧ８２にそれぞ
れ周期、ＯＮ時間を設定することで、第９図（ｂ）〜（
ｄ）に示した制御と同じ制御が可能となる。第１１図は
第１０図のＭＰＵを用いた高圧発生回路図であり、ドラ
イバ、トランス部を除く部品は第５図に比べぞ更に少な
くなっている。In the embodiment described above, the pulse signal generation circuit and the A/D converter 53 are arranged outside the MPU 50, but it is also possible to integrate the respective functions into one chip and use the MPU 90 shown in FIG. 10, which is directly connected to the internal bus. good. The MPU90 is shown in Figure 3 (
a) and (b) include a similar pulse signal generation circuit, a built-in A/D converter 84, etc. In that case, the aforementioned boats A, B,
C, but register REG80. By setting the period and ON time for REG82, Fig. 9(b) to (
The same control as shown in d) becomes possible. FIG. 11 is a high voltage generation circuit diagram using the MPU shown in FIG. 10, and the number of components other than the driver and transformer section is much smaller than in FIG. 5.
〈実施例の効果〉
以上説明したように本実施例のパルス発生装置によれば
周期とＯＮ時間を、又はＯＮ時間とＯＦＦ時間を夫々自
由に変えられることができるようになる。又、その回路
に汎用性がもたせられる。<Effects of the Embodiment> As explained above, according to the pulse generator of the present embodiment, the period and the ON time, or the ON time and the OFF time, can be changed freely. Moreover, the circuit is given versatility.
デジタル的に上記時間を自由に設定で咎るため、マイク
ロコンピュータの使用が可能となり、マイクロコンピュ
ータによる一元的な中央制御も可能となる。Since the time can be freely set digitally, it is possible to use a microcomputer, and it is also possible to perform unified central control using the microcomputer.
更に、上記パルス発生装置を含む電源装置を複写装置に
適用すれば、ソフトウェアを用いて帯電又は転写の電流
値を制御することができるため、環境条件や複写プロセ
ス条件の変換に対して電流設定値を変えるだけで簡単に
対応することができる。又、マイクロコンピュータによ
る電源をも含めた集中制御が可能になり、部品削減、実
装効率向上に寄与する“。Furthermore, if the power supply device including the pulse generator described above is applied to a copying machine, the charging or transfer current value can be controlled using software, so the current setting value can be changed depending on the environmental conditions or copying process conditions. This can be easily addressed by simply changing the . It also enables centralized control, including the power supply, using a microcomputer, contributing to fewer parts and improved mounting efficiency.
［発明の効果］
以上説明したように本発明によれば、電力制御をプログ
ラム的に瞬時値制御を行う電源装置を提供できる。[Effects of the Invention] As described above, according to the present invention, it is possible to provide a power supply device that performs instantaneous value control of power control in a programmatic manner.
第１図は本発明に係る実施例の基本構成図、第２図は実
施例のパルス発生装置の基本構成図、
第３図（ａ）、（ｂ）はパルス発生装置の具体的な実施
例の回、路図、
第４図（ａ）、（ｂ）は′Ｓ３図（ａ）、（ｂ）の回路
のタイミングチャート、
第５図は電源装置の回路図、
第６図はＲＯＭ内に格納された時間データと負荷との関
係を示す図、
第７図はＺＲＡＭ内のデータ構成図、
第８図はＲＯＭ５８のデータ構成図、
第９図（ａ）はＲＯＭ５８中のプログラム領域の構成図
、
第９図（ｂ）〜（ｄ）は電源装置の電流制御の手順を示
すフローチャート、
第１０図、第１１図は他の変形例の図である。
図中、
１０．２０．５８・ＲＯＭ、１１ ・・・制御回路、１
２・・・直流電源、８１．８３・・・タイマ、２１，５
０．９０・・・ＭＰＵ、２２．２３・・・ラッチ、１３
゜２４．５１・・・パルス信号発生回路、３０，３１゜
３５．３６・・・カウンタ、３２，３７．８５・・・フ
リップフロップ、１４．５２・・・直流チョッパ回路、
１５．５３．８４・・・Ａ／Ｄ変換器、５４・・・イン
タラブドタイマ、５５・・・トランス、８０．８２・・
・レジスタ、８６・・・マルチプレクサである。
：、２３図 （Ｇ）
第４図 （ａ）
第４図（ｂ）
第９図 （０）
小９図（Ｃ）
衾９図 （ｄ）FIG. 1 is a basic configuration diagram of an embodiment according to the present invention, FIG. 2 is a basic configuration diagram of a pulse generator according to an embodiment, and FIGS. 3(a) and (b) are specific examples of a pulse generator. Figures 4 (a) and (b) are timing charts of the circuits in Figures 3 (a) and (b), Figure 5 is the circuit diagram of the power supply, and Figure 6 is the circuit diagram in ROM. A diagram showing the relationship between stored time data and load, Figure 7 is a diagram of the data configuration in ZRAM, Figure 8 is a diagram of the data configuration of ROM 58, and Figure 9 (a) is a diagram of the configuration of the program area in ROM 58. , FIGS. 9(b) to 9(d) are flowcharts showing the procedure of current control of the power supply device, and FIGS. 10 and 11 are diagrams of other modified examples. In the figure, 10.20.58・ROM, 11...control circuit, 1
2...DC power supply, 81.83...Timer, 21,5
0.90...MPU, 22.23...Latch, 13
゜24.51...Pulse signal generation circuit, 30,31゜35.36...Counter, 32,37.85...Flip-flop, 14.52...DC chopper circuit,
15.53.84... A/D converter, 54... Interwoven timer, 55... Transformer, 80.82...
-Register, 86...Multiplexer. :, Figure 23 (G) Figure 4 (a) Figure 4 (b) Figure 9 (0) Grade 9 Figure (C) Cram Figure 9 (d)
Claims (5)
る電源装置において、チョッパ回路と、該チョッパ回路
を制御するパルス信号を発生するパルス信号発生回路と
、負荷変動を検知する検知回路と、該負荷変動に応じて
設定されるべきパルス信号に対応するデータを予め記憶
している記憶回路と、前記検知回路により検知された負
荷変動に応じて前記記憶回路から読出したデータを前記
パルス信号発生回路に入力する制御回路とを有する電源
装置。(1) A power supply device that converts input DC voltage to supply power to a load, which includes a chopper circuit, a pulse signal generation circuit that generates a pulse signal to control the chopper circuit, and a detection circuit that detects load fluctuations. , a storage circuit that stores in advance data corresponding to a pulse signal to be set according to the load fluctuation; and a storage circuit that stores data corresponding to the pulse signal to be set according to the load fluctuation; and a storage circuit that stores data corresponding to the pulse signal to be set according to the load fluctuation; A power supply device having a control circuit that inputs input to a generation circuit.
とＯＮ時間に関するデータからなり、パルス信号発生回
路は、リトリガー可能な第１タイマと第２タイマと、該
第１タイマの出力及び第２タイマの出力を夫々をセット
入力、リセット入力とするフリップフロップと、第１タ
イマを常時付勢し第２タイマを前記フリップフロップが
セット状態のときのみ付勢するタイマ付勢回路とを有し
、制御回路は前記記憶回路から読出した周期データとＯ
Ｎ時間データとを夫々第１タイマのセット時間、第２タ
イマのセット時間として入力する事を特徴とする特許請
求の範囲第１項に記載の電源装置。(2) The data stored in the storage circuit consists of data regarding the period and ON time of the pulse signal, and the pulse signal generation circuit has a retriggerable first timer and a second timer, and the output of the first timer and the second timer. It has a flip-flop that uses the output of the timer as a set input and a reset input, respectively, and a timer energizing circuit that always energizes a first timer and energizes a second timer only when the flip-flop is in the set state, The control circuit uses the periodic data read from the storage circuit and O
2. The power supply device according to claim 1, wherein the N time data are input as the set time of the first timer and the set time of the second timer, respectively.
Ｆ時間とＯＮ時間に関するデータからなり、パルス信号
発生回路は、リトリガー可能な第１タイマと第２タイマ
と、該第１タイマの出力及び第２タイマの出力を夫々を
セット入力、リセット入力とするフリップフロップと、
第１タイマを該フリップフロップがリセット状態のとき
のみ付勢し第２タイマを前記フリップフロップがセット
状態のときのみ付勢するタイマ付勢回路とを有し、制御
回路は前記記憶回路から読出したＯＦＦ時間データとＯ
Ｎ時間データとを夫々第１タイマのセット時間、第２タ
イマのセット時間として入力する事を特徴とする特許請
求の範囲第１項に記載の電源装置。(3) The data stored in the memory circuit is the OF of the pulse signal.
Consisting of data regarding F time and ON time, the pulse signal generation circuit uses a retriggerable first timer and a second timer, and uses the output of the first timer and the output of the second timer as set input and reset input, respectively. flip-flop and
a timer energizing circuit that energizes a first timer only when the flip-flop is in a reset state and a timer energizing circuit that energizes a second timer only when the flip-flop is in a set state; OFF time data and O
2. The power supply device according to claim 1, wherein the N time data are input as the set time of the first timer and the set time of the second timer, respectively.
イナリカウンタである事を特徴とする特許請求の範囲第
２項又は第３項に記載の電源装置。(4) The power supply device according to claim 2 or 3, wherein the first timer and the second timer are presettable binary counters.
ックシリコン基板上に形成されている事を特徴とする特
許請求の範囲第２項乃至第４項のいずれかに記載の電源
装置。(5) The power supply device according to any one of claims 2 to 4, wherein the memory circuit, control circuit, and pulse generation circuit are formed on a monolithic silicon substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61064908A JPS62225163A (en) | 1986-03-25 | 1986-03-25 | Electronic power unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61064908A JPS62225163A (en) | 1986-03-25 | 1986-03-25 | Electronic power unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62225163A true JPS62225163A (en) | 1987-10-03 |
Family
ID=13271622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61064908A Pending JPS62225163A (en) | 1986-03-25 | 1986-03-25 | Electronic power unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62225163A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257459A (en) * | 1987-04-15 | 1988-10-25 | Oki Electric Ind Co Ltd | Switching regulator |
| JPH01157270A (en) * | 1987-12-11 | 1989-06-20 | Toshiba Corp | Switching power source device |
| JPH01157269A (en) * | 1987-12-11 | 1989-06-20 | Toshiba Corp | Switching power source device |
| JPH01298951A (en) * | 1988-05-27 | 1989-12-01 | Canon Inc | Pulse width modulator circuit and stabilized power source using the same circuit |
| JPH0293807A (en) * | 1988-09-30 | 1990-04-04 | Toshiba Corp | Power source controller |
| JP2003017319A (en) * | 2001-06-29 | 2003-01-17 | Denso Corp | Current control apparatus of inductive load |
| JP2008131760A (en) * | 2006-11-21 | 2008-06-05 | Toyota Motor Corp | Dc-dc converter and control method therefor |
-
1986
- 1986-03-25 JP JP61064908A patent/JPS62225163A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257459A (en) * | 1987-04-15 | 1988-10-25 | Oki Electric Ind Co Ltd | Switching regulator |
| JPH01157270A (en) * | 1987-12-11 | 1989-06-20 | Toshiba Corp | Switching power source device |
| JPH01157269A (en) * | 1987-12-11 | 1989-06-20 | Toshiba Corp | Switching power source device |
| JPH01298951A (en) * | 1988-05-27 | 1989-12-01 | Canon Inc | Pulse width modulator circuit and stabilized power source using the same circuit |
| JPH0293807A (en) * | 1988-09-30 | 1990-04-04 | Toshiba Corp | Power source controller |
| JP2003017319A (en) * | 2001-06-29 | 2003-01-17 | Denso Corp | Current control apparatus of inductive load |
| JP4660987B2 (en) * | 2001-06-29 | 2011-03-30 | 株式会社デンソー | Inductive load current controller |
| JP2008131760A (en) * | 2006-11-21 | 2008-06-05 | Toyota Motor Corp | Dc-dc converter and control method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW432790B (en) | Circuits and methods for controlling timing and slope compensation in switching regulators | |
| US6407571B1 (en) | Voltage detecting circuit for a power system | |
| US5003454A (en) | Power supply with improved power factor correction | |
| US6911808B1 (en) | Power supply apparatus having a reference voltage register and method of controlling | |
| CN101510730B (en) | Switching power converter and system for controlling a plurality of switching power converters | |
| US6912139B2 (en) | Multi-channel control methods for switched power converters | |
| JPH03164912A (en) | Driving device for duty solenoid valve | |
| JPH03212799A (en) | Two-wire type gauge | |
| US10027219B1 (en) | Switching controller circuit | |
| JPS62225163A (en) | Electronic power unit | |
| JPS62222710A (en) | Pulse generator | |
| JPH0373234B2 (en) | ||
| JP2857442B2 (en) | Power supply low voltage detector | |
| JPS63305755A (en) | Switching power source control circuit | |
| JP3023680B2 (en) | PWM controller | |
| JPS62189520A (en) | Clock count system for microcomputer | |
| JPS5839269A (en) | Power supply device | |
| JPH03188709A (en) | Sawtooth wave generating circuit | |
| TW440760B (en) | Control apparatus and method for changing the charging current based on the system load | |
| JPH0338665A (en) | Image forming device | |
| JPH0534386A (en) | Electronic watthour meter | |
| JPH0515147A (en) | Power supply device | |
| JPS6035902Y2 (en) | Unadjusted battery life detection circuit | |
| JPS63161869A (en) | High-tension power supply | |
| JPH0362109A (en) | Single-chip microcomputer |