JPS6222506B2 - - Google Patents

Info

Publication number
JPS6222506B2
JPS6222506B2 JP54060421A JP6042179A JPS6222506B2 JP S6222506 B2 JPS6222506 B2 JP S6222506B2 JP 54060421 A JP54060421 A JP 54060421A JP 6042179 A JP6042179 A JP 6042179A JP S6222506 B2 JPS6222506 B2 JP S6222506B2
Authority
JP
Japan
Prior art keywords
field
screen
circuit
correction
interlace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54060421A
Other languages
English (en)
Other versions
JPS55153484A (en
Inventor
Takuya Imaide
Tomomitsu Azeyanagi
Michio Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6042179A priority Critical patent/JPS55153484A/ja
Publication of JPS55153484A publication Critical patent/JPS55153484A/ja
Publication of JPS6222506B2 publication Critical patent/JPS6222506B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/30Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical otherwise than with constant velocity or otherwise than in pattern formed by unidirectional, straight, substantially horizontal or vertical lines
    • H04N3/34Elemental scanning area oscillated rapidly in direction transverse to main scanning direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Description

【発明の詳細な説明】 本発明は画面の一部に他のチヤンネルの画面を
挿入することができるテレビジヨン受信機
(Picture in Picture;以下PinPテレビと略す)
に関する。近年、テレビジヨン受信機におけるブ
ラウン管の有効活性をはかるために、本来のテレ
ビ画面の一部に他のテレビ番組を縮少して写し出
す、いわゆる子画面挿入(PinP)テレビが発表
されている(日経エレクトロニクス・1977年12月
26日号、第127〜134頁など)。このPinPの考え方
を以下第1図〜第2図により簡単に説明する。
第1図はPinPの概念図であり、1がテレビジ
ヨン受信機、2がブラウン管、3が親画面部、4
が他のテレビ画面を縮少して挿入した子画面部で
あり、親画面,子画面はおのおの独立して選局で
きる形式となつている。
第2図に子画面挿入方法の一例を示す。が縮
少前の子画面、が子画面を挿入した親画面であ
る。画面縮少率を縮少後の走査周期/原信号の走査周期
とすると子画 面の画面縮少率を縦横1/3とした場合、子画面
の画面から走査線を3本に1本抜き取り、かつ水
平周期を1/3に時間軸圧縮して親画面との同期合
せを行なつたあと親画面に挿入する。走査線〜
は縮少前後の走査線の一部を示したものであ
る。
従来、子画面の処理には2フイールド分のメモ
リが必要であると考えられていたが、最近このメ
モリの容量を1フイールドで済ます方式が提案さ
れている。
この方式においては、子画面の映像信号を1水
平周期(1ライン)単位でフイールドメモリへ書
込み、一方、親画面の挿入位置に対応するタイミ
ングになつたとき、画面縮少率にみあう速いクロ
ツクでその読出しを行なう。第3図はこのタイミ
ングを示す図でaのように書込タイミングWを読
出タイミングRが重ならなければAの内容は
A′として、Bの内容はB′として読出される。一
方、bのように書込み中の期間に読出タイミング
が重なると、メモリの初めの部分では新たに書込
まれたB′1,C′1などが読出されるが、メモリの書
込および読出アドレスが合致した後ではまだ書込
更新が行なわれていないので、前のフイールドで
書込まれていたA′2,B′2などを読出すことにな
る。これらの場合、子画面と親画面とは全く独立
の伝送系であつて、相互間の同期関係は全く規定
されていないため、書込み中に読出しタイミング
になる確率が大きい。一般にメモリのアクセス速
度からみて書込み、読出を同時に行なうことはむ
ずかしく、これを行なうには高価な素子を必要と
する。そこで書込みを読出しのタイミングが重な
らないように1フイールドメモリの前に最大1水
平周期(1ライン)の可変遅延線、またはバツフ
アメモリを設ける。このようにすることにより、
ほぼ1フイールドのメモリでPinPテレビの目的
を達することが可能となる。ただし、上記のよう
に1水平走査の中で書込みと、読出しをシーケン
シヤルに行なうため子画面を書込める最大の時間
は第5図に示すように全期間というわけにはいか
ず、NTSCの場合画面縮少率/画面縮少率+1×63.5μs
とな つて挿入画面が若干欠けることになるが、欠ける
部分には水平帰線期間なども含まれるため大きな
影響はない。
以下子画面の縮少率を縦横共1/3の場合につき
説明するが、本発明の内容がこれに限定されるも
のでないことは当然である。
第4図にPinPの回路ブロツクの一例を示す。
11はアンテナ、12は子画面挿入回路、13は
映像処理回路、14はブラウン管、21は親画面
用チユーナ、22はIF,映像検波回路、23は
同期分離回路、31は子画面用チユーナ、32は
IF,映像検波回路、33は同期分離回路、41
は1ラインごとにアクセスできる1フイールドメ
モリ、42は書込用クロツク発生回路、43は読
出用クロツク発生回路である。第5図は第4図の
タイミング図である。は子画面の映像信号、
は親画面の映像信号、は1フイールド(F)メ
モリ、は書込タイミング、は読出タイミング
である。子画面の映像信号は3ラインを1群と
してその中の1ラインがサンプルされ、第4図の
1フイールドメモリ41に書込まれる。この時、
1ライン全部をサンプルせず、水平帰線期間など
1ラインの前後端部を除いた、例えば3/4ライン
だけを書込む。次に親画面の所定の挿入位置で1
フイールドメモリに書込んだ子画面信号を読出
す。読出はクロツク周波数を3倍とするため1/4
ラインの時間で読出すことができる。この結果、
書込が終了した後すぐ読出を開始すれば1フイー
ルドメモリは書込と読出が重なることがなく、
1フイールドのメモリ容量でPinPの目的を達す
ることができる。
次に第2の例について説明する。
上記の例では子画面の映像信号と親画面の映像
信号の同期関係に制約がある。すなわち、例えば
書込タイミングのあとすぐ読出したような場合
に、親画面の同期位置が水平帰線期間に相当する
時などは挿入した子画面がブラウン管上からはみ
出してしまうことになる。本例はこの点に着目し
子画面の挿入位置を規定するものである。第6図
は本例の構成図、第7図はタイミング図である。
第6図中第4図と同一の符号は同一部分であらわ
す。51は1ラインメモリまたは1ライン可変遅
延線などの1水平走査周期メモリである。第7図
はメモリ51として1ラインメモリを用いた場合
のタイミング図であり、が1ラインメモリの書
込タイミングをあらわす。子画面の映像信号は
一旦1ラインメモリ51に書込まれ、その後1フ
イールドメモリ41が読出を行なつていないタイ
ミングを検出して1フイールドメモリ41に書込
まれる。この時1ラインメモリ51の読出タイミ
ングは書込タイミングと重ならないことが必要で
ある。1フイールドメモリ41は親画面の挿入タ
イミングで読出される。ここでテレビのインタ
レースを考えてみる。テレビのフイールドはオツ
ド(O)フイールドとイーブン(E)フイールド
に分かれ、これらが時間軸上に交互に存在する。
空間的にも、OフイールドとEフイールドでは互
に間を埋める絵柄がはいつており、ブラウン管上
でも互いに間を埋めるように走査するインタレー
ス方式になつている。子画面の絵柄をサンプリン
グするときも、OフイールドとEフイールドで互
いに他フイールドでサンプリングする走査線の間
の走査線をサンプリングする。以下Eフイールド
で、Oフイールドでサンプリングする走査線より
サンプリング走査線間の半分の距離だけ下の走査
線をサンプリングし、またブラウン管上への子画
面の表示はOフイールドの方がEフイールドより
上にくる場合につき説明する。第8図b〜dは、
第3図の状態のとき、インタレースを無視して子
画面に再生した場合の画面状態を示す図であり、
aは正しい再現のされ方を表わす図である。横線
は水平走査線を、左側の数字はその内容を、また
右側の記号はOおよびEフイールドの上から何番
目の水平走査線であるかをそれぞれ示す。例えば
O1というのはOフイールドの一番上、E4という
のはEフイールドの上から4番目の水平走査線で
ある。
さて第3図aの場合、メモリに書込まれてい
る映像信号はそれぞれOまたはEフイールドだけ
のものであるから、読出しのタイミングが図示の
ようになつていて、しかも書込んだフイールドと
同じOまたはEのフイールドで読出せば、問題な
く、第8図aに示すように正しく再生される。し
かし読出しのタイミングが前述とは逆に、カツコ
内のOとEで示したようになると、Oフイールド
の内容をEフイールドに読出し、Eフイールドの
内容をOフイールドに読出すことになり、第8図
bに示すようにギザギザの再生画面となる。(特
にナナメの線の絵柄を思い浮かべると良くわか
る)また第3図bの場合、図に示したフイールド
の状態だと途中まで(B′1およびC′1の部分)は読
書きのフイールドが一致しているので正しい再生
ができるが、途中から(A′2およびB′2の部分)は
読書きのフイールドが一致しなくなり―すなわち
Eフイールドの映像信号がOフイールドで、ある
いはその逆に読出されるので、第8図cに示すよ
うに途中から(この場合O3,E3から)ギザギザ
の画面になる。また第3図bで読出しのフイール
ドがカツコ内に示すように逆転すると、第8図d
に示すように途中まで(この場合O2,E2まで)
はギザギザの画面で、その後は正しく再生された
画面となる。
このようにPinPテレビにおいてはインタレー
スの関係で子画面の映像がギザギザになり見づら
い画質になる場合があるので、良好な子画面を得
るにはさらにこの点を改善する必要がある。
前記したように、子画面でインタレースが逆に
なり、ギザギザした画面となる場合は3通り考え
られる。しかしこれを同時に解決するのは困難な
ので、本発明においてはまず、子画面の頭で正し
くインタレースさせるように対策し、その後、子
画面の途中で画像内容のフイールドが変わつたこ
とを検出してその時点で正しくインタレースさせ
るように書込番地を補正する。
そのために、本発明ではまずメモリに読書きし
ているフイールドがOフイールドであるかEフイ
ールドであるかを示す信号を発生させる必要があ
る。第9図はOフイールドとEフイールドの違い
を示す図で、aは垂直同期信号(V信号)、bは
水平同期信号(H信号)である。図示したように
OフイールドとEフイールドでは1フイールド内
のH信号の数と、H信号・V信号の位相関係が異
なる。従つて1フイールド内のH信号の数を数え
るか、H信号・V信号間の位相を検出することに
より、Oフイールドであるか、Eフイールドであ
るかは簡単に検出できる。
次に子画面の頭で正しくインタレースされるか
されないかの検出法(フイールド極性検出手段)
を示す。第10図は書込(子画面映像信号の同
期)と読出(テレビの同期)のタイミングがずれ
ていく様子を示した図で、この場合読出のタイミ
ングが、aに示した書込のタイミングに比べて
b,c,dと順に遅れていることを示している。
さて、読出のタイミングが図のbからcの間にあ
る場合Oフイールドでの読出の頭(A部)ではO
フイールドのA部の内容を読出すことになり、子
画面の頭では正しくインタレースされる。一方読
出のタイミングがcからdの間にある場合は、O
フイールドでの読出の頭(A部)ではEフイール
ドのA部の内容を読出すため、子画面の頭ではイ
ンタレースが逆になり、ギザギザした画面とな
る。dの場合も、書込と読出の位相関係の観点で
はbと同じであるから、上記の2つの場合を考慮
すれば充分である。子画面映像信号のフイールド
の頭(正確にはOフイールド,Eフイールド検出
出力の切換点)から、最初の1Hの書込み終了時
までの時間をxとし、テレビ画像のフイールドの
頭から、子画面の読出の開始時までの時間をyと
すると、通常y>xであるから、子画面の読出開
始時よりもxだけ進んだタイミングtで子画面映
像信号のフイールドとテレビ映像信号のフイール
ドの極性(OフイールドかEフイールド)が合つ
ているか否かを判定することにより、上記の2つ
の場合を判別できる。すなわちタイミングtで画
面像のフイールドの極性が合つていれば子画面の
頭で正しくインタレースされ、合つていなければ
逆インタレースとなる。
次に子画面の頭でのインタレースの補正法(第
1のインタレース補正手段)を説明する。第11
図aは第8図bと同じで、子画面の頭で逆インタ
レースとなつている場合の概念図である。これを
補正するには第11図bに示すようにメモリへの
書込時にOフイールドで書込番地を1回(1ライ
ン)進ませるか、同図cに示すようにEフイール
ドで書込番地を1回(1ライン)遅らせるように
すればよい。
次に子画面の途中でインタレースが逆になる場
合の検出法(フイールド極性反転検出手段)を説
明する。第3図bで読出す内容のフイールド極性
が反転するとき、―すなわちB′1とA′2あるいは
C′1とB′2の境界では1フイールドメモリに書込む
番地信号と、1フイールドメモリから読出す番地
信号が一致する。この場合番地信号の作り方によ
つて、一致時がB′1またはC′1に含まれるかA′2
たはB′2に含まれるかが変わるが、一般論とし
て、両番地信号一致時の近傍で読出す内容のフイ
ールド極性が反転する。それ故、システムに応じ
て両番地一致時に補正するか、その次の読出し時
に補正するかを決めればよい。
子画面の途中でインタレースが逆転する場合の
補正法(第2のインタレース補正手段)を説明す
る。第12図aは第8図cと同様に各フイールド
の3本目からインタレースが逆になつている例で
ある。この場合は第12図bに示すようにインタ
レース逆転時以降メモリへの書込時にOフイール
ドで書込番地を1つ進ませるか、同図cに示すよ
うにEフイールドで書込番地を1つ遅らせるかす
ればよい。第12図d,gは第8図dの状態のと
き、前述した第11図のbまたはcの手法によつ
て子画面の頭でのインタレース補正を行なつた場
合の例であり、第12図dは手法b,gは手法c
によるものである。これらの場合は中途でのイン
タレース逆転時以降、第12図eまたはhに示す
ように、メモリへの書込時にOフイールドで書込
番地を1つ遅らせるか、あるいは同図f,iに示
すようにEフイールドで書込番地を1つ進ませる
かすればよい。
以上メモリの書込番地を補正することによるイ
ンタレース補正の方法について説明したが、本発
明者と同一発明者により名称「2画面テレビ受信
機」として昭和53年9月14日付で特許出願された
特願昭53―113316において説明しているメモリの
読出番地を補正する方法と組合せて、子画面の頭
での補正は書込番地で行ない子画面の途中での補
正は読出番地で行なつてもよいし、その逆でも同
様の効果をあげることができるのは明らかであ
る。
第13図は本発明のインタレース補正回路の一
実施例で、第6図のフイールドメモリ41の周辺
回路である。63はメモリ駆動回路であり、第6
図中書込用クロツク発生回路42及び読出用クロ
ツク発生回路43はメモリ駆動回路63に内蔵さ
れている。102は第6図中同期分離回路33か
らの同期信号の入力線、105は第6図中同期分
離回路23からの同期信号の入力線である。
先ず子画面の頭でのインタレース補正の動作を
説明する。子画面映像信号のフイールド極性検出
回路641のOフイールドクロツク信号(Oフイ
ールド時にハイの信号)出力122と、テレビ映
像信号のフイールド極性検出回路642のEフイ
ールドクロツク信号(Eフイールド時にハイの信
号)出力121と、タイミング発生回路644の
タイミングt(第13図参照)信号出力124と
のアンドをとる。このアンドの出力は、タイミン
グtで子画面映像信号とテレビ影像信号のフイー
ルド極性が合つていない(すなわち子画面の頭で
インタレースを補正する必要がある)場合のう
ち、テレビ画像がEフイールドの時にハイになる
信号である。したがつてこの信号を書込番地遅ら
せ回路643に入力して、この信号のx後(第1
0図参照)から始まる子画面再生信号の書込時
に、書込番地を1だけ遅らせることにより、第1
1図cに示した補正を行なうことができる。
次に子画面の途中でのインタレース補正の動作
を説明する。第12図で説明したように子画面の
途中でのインタレース補正は、子画面の頭で補正
したか否かに応じて補正の方法を変える必要があ
る。まず補正有無検出回路648により子画面の
頭で補正したか否かを示す信号を作り、これを極
性選択回路647に入力する。極性選択回路64
7には、フイールド極性検出回路642の出力信
号であるEフイールドクロツク信号(Eフイール
ド時にハイの信号)出力121と、Oフイールド
クロツク信号(Oフイールド時にハイの時号)出
力123とが入力されていて、補正有無検出回路
648の出力信号に応じて、補正がない場合には
前記Oフイールドクロツク信号を、また補正があ
る場合には前記Eフイールドクロツク信号を被選
択極性信号126として出力する。この信号12
6と、番地一致検出回路646の番地一致信号出
力125とのアンドをとつて書込番地進ませ回路
645に入力する。すなわち子画面の頭で無補正
の場合は番地一致時にOフイールドで番地を1つ
進ませることにより第12図bに示す補正を行な
い、子画面の頭で補正した場合は番地一致時にE
フイールドで番地を1つ進ませることにより第1
2図iに示す補正を行なう。他の手法による回路
構成も、前述の説明から当業者にとつては容易に
実施できるところであるので、具体的な説明は省
略する。
このように本発明の手段によりギザギザのない
良好な画質の子画面が1フイールドメモリを準備
するだけで得られる。
【図面の簡単な説明】
第1図はPinPの概念図、第2図は小画面挿入
法を説明するための線図、第3図は1フイールド
メモリの書込・読出しのタイミングを示す図、第
4図はPinPの一例のブロツク図、第5図はその
タイミング図、第6図はPinPの他の例のブロツ
ク図、第7図は第6図のタイミング図、第8図は
インタレース無補正時に子画面に再生される様子
を示す概念図、第9図はテレビ画面のフイールド
の極性の違いを示すための同期信号波形図、第1
0図は子画面の頭で逆インタレースとなる場合の
検出法を示すための図、第11図は子画面の頭で
のインタレース補正の方法を示す概念図、第12
図は子画面の途中でのインタレース補正の方法を
示す概念図、第13図は本発明の一実施例を示す
ブロツク図である。 3…親画面部、4…子画面部、12…子画面挿
入回路、41…フイールドメモリ、42…書込用
クロツク発生回路、43…読出用クロツク発生回
路、51…1水平走査周期メモリ、63…メモリ
駆動回路、641,642…フイールド極性検出
回路、643…書込番地遅らせ回路、645…書
込番地進ませ回路、646…番地一致検出回路、
648…補正有無検出回路。

Claims (1)

  1. 【特許請求の範囲】 1 第2のテレビ画面の映像信号をフイールドメ
    モリに第1のクロツクで書込み、書込み時間以外
    に、前記第1のクロツクを子画面の面圧縮率倍し
    た第2のクロツクで、前記フイールドメモリに書
    込んだ第2のテレビ画面の映像信号を読み出し
    て、第2のテレビ画面を圧縮再生し、子画面とし
    て第1のテレビ画面の一部に挿入するようにした
    2画面テレビ受信機において、1フイールドメモ
    リと1水平走査周期メモリを有し、第1および第
    2のテレビ画面のフイールドの極性をそれぞれ検
    出するフイールド極性検出手段と、前記フイール
    ド極性検出手段の結果に応じて第2のテレビ画面
    の先頭でインタレースの補正を行う第1のインタ
    レース補正手段と、該インタレース補正手段によ
    るインタレース補正の有無を検出する補正有無検
    出手段と、第2のテレビ画面の再生途中での第2
    のテレビ画面のフイールド極性の反転を検出する
    フイールド極性反転検出手段と、前記フイールド
    極性検出手段と前記補正有無検出手段と前記フイ
    ールド極性反転検出手段の結果に応じて第2のテ
    レビ画面の途中で第2のテレビ画面のインタレー
    スを補正する第2のインタレース補正手段とを具
    備することを特徴とする2画面テレビのインタレ
    ース補正回路。 2 前記第1のインタレース補正手段は、インタ
    レース補正のタイミング信号を供給するタイミン
    グ発生回路と、該タイミング発生回路の出力信号
    と前記フイールド極性検出手段の結果に応じてイ
    ンタレース補正の必要性の有無を判別するアンド
    回路と、該アンド回路の結果に応じてフイールド
    メモリへの映像信号の書込番地を遅らせる書込番
    地遅らせ回路とからなることを特徴とする特許請
    求の範囲第1項記載の2画面テレビのインタレー
    ス補正回路。 3 前記フイールド極性反転検出手段は、前記1
    フイールドメモリの書込番地と続出番地が一致し
    たことを検出する番地一致検出回路からなること
    を特徴とする特許請求の範囲第1項記載の2画面
    テレビのインタレース補正回路。 4 前記第2のインタレース補正手段は、補正有
    無検出手段の結果に応じてフイールドパルス信号
    を選択し出力する極性選択回路と、該極性選択回
    路の出力信号と前記フイールド極性反転検出手段
    の結果に応じてインタレース補正の必要性の有無
    を判別するアンド回路と該アンド回路の結果に応
    じてフイールドメモリへの映像信号の書込番地を
    進ませる書込番地進ませ回路とからなることを特
    徴とする特許請求の範囲第1項記載の2画面テレ
    ビのインタレース補正回路。
JP6042179A 1979-05-18 1979-05-18 Interlace correction circuit for two screen television receiver Granted JPS55153484A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6042179A JPS55153484A (en) 1979-05-18 1979-05-18 Interlace correction circuit for two screen television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6042179A JPS55153484A (en) 1979-05-18 1979-05-18 Interlace correction circuit for two screen television receiver

Publications (2)

Publication Number Publication Date
JPS55153484A JPS55153484A (en) 1980-11-29
JPS6222506B2 true JPS6222506B2 (ja) 1987-05-18

Family

ID=13141718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6042179A Granted JPS55153484A (en) 1979-05-18 1979-05-18 Interlace correction circuit for two screen television receiver

Country Status (1)

Country Link
JP (1) JPS55153484A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221381A (ja) * 1985-07-19 1987-01-29 Matsushita Electric Ind Co Ltd 二画面テレビ受信機
JPH0797844B2 (ja) * 1986-01-29 1995-10-18 日本電気ホームエレクトロニクス株式会社 親子画像表示装置
NL8601500A (nl) * 1986-06-10 1988-01-04 Philips Nv Televisiebeeldweergeefinrichting.
JPH07114478B2 (ja) * 1986-12-29 1995-12-06 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン テレビジヨン受像機
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54156420A (en) * 1978-05-31 1979-12-10 Nec Home Electronics Ltd Interlace control circuit for television receivers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54156420A (en) * 1978-05-31 1979-12-10 Nec Home Electronics Ltd Interlace control circuit for television receivers

Also Published As

Publication number Publication date
JPS55153484A (en) 1980-11-29

Similar Documents

Publication Publication Date Title
US4249213A (en) Picture-in-picture television receiver
KR930001446B1 (ko) 다화면 텔레비젼 수상기
JP2655159B2 (ja) ピクチヤーインピクチヤーのビデオ信号発生回路
JPS6325750B2 (ja)
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
JPS6222506B2 (ja)
JPS6242555B2 (ja)
JP3154190B2 (ja) 汎用走査周期変換装置
JP3694232B2 (ja) ディジタル放送信号のデコーディング及びディスプレー方法
JP3237783B2 (ja) 2画面表示テレビ受信機
KR100385975B1 (ko) 비디오 포맷 변환장치 및 방법
JPS6223507B2 (ja)
JPH0292077A (ja) 映像信号表示装置
JPH07131734A (ja) テレビジョン受像機及びオンスクリーン信号発生装置
JPH01194784A (ja) テレビジョン受像機
JP4357239B2 (ja) 映像信号処理装置及び映像表示装置
JP2548017B2 (ja) 倍速変換装置
JPS6244751B2 (ja)
JPH0121676B2 (ja)
JPH03505275A (ja) 制御信号生成装置および方法
JPH11136592A (ja) 画像処理装置
JP2558899B2 (ja) 映像表示装置
JP2870697B2 (ja) 分割表示方式
JPS6036928Y2 (ja) テレビジヨン受像機
JP3613364B2 (ja) 画像処理装置および画像処理方法