JPS62224845A - 仮想記憶方式 - Google Patents
仮想記憶方式Info
- Publication number
- JPS62224845A JPS62224845A JP61065622A JP6562286A JPS62224845A JP S62224845 A JPS62224845 A JP S62224845A JP 61065622 A JP61065622 A JP 61065622A JP 6562286 A JP6562286 A JP 6562286A JP S62224845 A JPS62224845 A JP S62224845A
- Authority
- JP
- Japan
- Prior art keywords
- page
- slot
- processing
- virtual
- pages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 54
- 230000015654 memory Effects 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 43
- 238000003860 storage Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 238000010187 selection method Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、仮想記憶方式に関し、特にページングによる
仮想記憶方式におけるメモリ制御補助記憶管理のチャネ
ルプログラムの作成、およびスロット選択(ページフォ
ールトの優先処理)、ならびに計算機システムの実記憶
の割付けに関するものである。
仮想記憶方式におけるメモリ制御補助記憶管理のチャネ
ルプログラムの作成、およびスロット選択(ページフォ
ールトの優先処理)、ならびに計算機システムの実記憶
の割付けに関するものである。
従来より、仮想記憶方式における補助記憶装置としては
、磁気ディスク装置が主流である。仮想記憶方式を使用
する計算機システムにおいて、ページフォールトが発生
すると、システム全体の動作が中断する等の性能不良が
生じている。これは、ページフォールト発生と同111
゛に、人J1:、の仮想入出力の出力要求に対して、こ
れらの処理が優先的に行われるため、ページフォールト
の入力処理が遅くなってしまうためである。
、磁気ディスク装置が主流である。仮想記憶方式を使用
する計算機システムにおいて、ページフォールトが発生
すると、システム全体の動作が中断する等の性能不良が
生じている。これは、ページフォールト発生と同111
゛に、人J1:、の仮想入出力の出力要求に対して、こ
れらの処理が優先的に行われるため、ページフォールト
の入力処理が遅くなってしまうためである。
このように、ページングによる仮想記憶方式では5ある
ジョブの実行に必要となったページの・ili助記憶か
ら読み込みが行われる際、割り込まれるまでの間、当該
ジョブの実行が中断されているので、これを緊急に実行
させる必要がある。
ジョブの実行に必要となったページの・ili助記憶か
ら読み込みが行われる際、割り込まれるまでの間、当該
ジョブの実行が中断されているので、これを緊急に実行
させる必要がある。
従来のスロット選択方式について、第2図、第3図によ
り説明する。第2図は、ページング用制御テーブルの構
成図であり、第3図は論理スロット識別子(LSID)
のフォーマット図である。
り説明する。第2図は、ページング用制御テーブルの構
成図であり、第3図は論理スロット識別子(LSID)
のフォーマット図である。
ページング処理のうち、ページアウト処理は、ページデ
ータセット上の任意の空きスロットを選んでそこに書き
出すことにより行われる。また。
ータセット上の任意の空きスロットを選んでそこに書き
出すことにより行われる。また。
ページイン処理は、指定されたスロット上のデータを主
記憶上に読み込む。この読み込むべきスロットの指定は
、各ページング要求ごとに作られるページング制御ブロ
ック(PCB)中の動作情報エリア(A I Aフィー
ルド)内の論理スロット;収別子(第2図のLSID参
照)により行われる。
記憶上に読み込む。この読み込むべきスロットの指定は
、各ページング要求ごとに作られるページング制御ブロ
ック(PCB)中の動作情報エリア(A I Aフィー
ルド)内の論理スロット;収別子(第2図のLSID参
照)により行われる。
スロット選択の処理は、入出力動作を高速化するために
、(a)磁気ディスクの入出力ヘッドの移動が最小とな
るように、また(b)同一シリンダ内で必要な入出力動
作を完了するために必要な磁気ディスクの回転数を最小
にするように、同時に発生しているページアウト要求の
書き出し位置と、ページイン要求の読み込み順序とを最
適化している。具体的には、磁気ヘッドの移動について
は、ヘッドがシリンダ番号の大きい方向のみ移動するよ
うに(ただし、シリンダ番号の厖大のシリンダに到達し
た場合には、第0シリンダに戻る)。
、(a)磁気ディスクの入出力ヘッドの移動が最小とな
るように、また(b)同一シリンダ内で必要な入出力動
作を完了するために必要な磁気ディスクの回転数を最小
にするように、同時に発生しているページアウト要求の
書き出し位置と、ページイン要求の読み込み順序とを最
適化している。具体的には、磁気ヘッドの移動について
は、ヘッドがシリンダ番号の大きい方向のみ移動するよ
うに(ただし、シリンダ番号の厖大のシリンダに到達し
た場合には、第0シリンダに戻る)。
また同一シリンダ内では読み込み指定のスロットと空き
スロット(′g!き出し候補のスロット)の選択が行わ
れる。これを行うために、特にページインについては、
ページデータセット内の指定スロットの位置の順にペー
ジイン要求を並べ直す必要がある。このため、第2図に
示すように、ページング制御ブロック(PCB)とは別
に、入出力エレメント(IOE)を用意し、工○Eをス
ロット番号順にバイナリトリー構造に構成することによ
り、後から発生したページイン要求の挿入とスロット番
号順の検索とを高速に行っている。
スロット(′g!き出し候補のスロット)の選択が行わ
れる。これを行うために、特にページインについては、
ページデータセット内の指定スロットの位置の順にペー
ジイン要求を並べ直す必要がある。このため、第2図に
示すように、ページング制御ブロック(PCB)とは別
に、入出力エレメント(IOE)を用意し、工○Eをス
ロット番号順にバイナリトリー構造に構成することによ
り、後から発生したページイン要求の挿入とスロット番
号順の検索とを高速に行っている。
磁気ディスク装置(ここでは1日立のH−8589−1
1型を例にして述べる)上のページデータセットは、第
3図に示す論理スロット識別子(LSID)のように、
4バイトのうち1バイト目を「00」の識別子、2バイ
ト目をページデータセット番号、3バイト目と4バイト
目をスロット通し番号を、それぞれ格納する。
1型を例にして述べる)上のページデータセットは、第
3図に示す論理スロット識別子(LSID)のように、
4バイトのうち1バイト目を「00」の識別子、2バイ
ト目をページデータセット番号、3バイト目と4バイト
目をスロット通し番号を、それぞれ格納する。
第4図は、上記磁気ディスク装置上のページデータセッ
トのシリンダフォーマット図である。at気ディスク装
置は、全部で808シリンダ(第Oシリンダ〜第807
シリンダ)であり、各シリンダにはスロット通し番号(
0〜57)(58〜115)(116〜173)・・・
・ (46806〜46863)が付加されている。
トのシリンダフォーマット図である。at気ディスク装
置は、全部で808シリンダ(第Oシリンダ〜第807
シリンダ)であり、各シリンダにはスロット通し番号(
0〜57)(58〜115)(116〜173)・・・
・ (46806〜46863)が付加されている。
第5図は、磁気ディスク装置上のページデータセットの
トラックフォーマット図である。各シリンダ上には、第
5図に示すように、スロットが螺旋状に割当てられてい
る。先ず、その時点で、ヘッドの任意のシリンダに着目
し、そのシリンダ上に空きスロット、またはそのシリン
ダからの入力要求があるかを調べる。もし、これらが存
在すれば、次にこのシリンダ上での入出力が最も回転数
が最小で完了するように、スロット選択が行われる。第
2図に示すように、4ページの出力要求と8ページの入
力要求があり、かつ第6図に示すように、空スロットが
分布していたとする。第6図で、白領域は使用中スロッ
ト、斜線領域は空スロット、枠付き領域は入力要求スロ
ットである。この場合、ヘッドを通してのデータ転送は
、同時には、lトラックしかできない。そこで、先ず、
最小スロット番号の第5スロツトからの入力が指定され
る。このデータ転送が完了した後、!&初にヘッドの位
置に来る入力要求スロットまたは空きスロットは、第2
5番スロットである。つまり、第5スロツトが終了した
後1図の花器に戻って、最初に開始される入力要求また
は空きスロットは、第22番または第25番であるが1
頭1つだけ第25番の方が前方にあるので、第25番ス
ロットが選択される。このようにして、前回指定された
スロットのデータ転送が完了した後で、最初にヘッドの
位置に来る入力要求スロットまたは空きスロット(ただ
し、空きスロットについては、出力要求が存在する間の
み)を、順次選択することにより1回転数を最小とする
スロットの入出力順序が決定される。第6図の例では、
第5.第25゜第20.第18番スロットからの入力、
第47゜第48番スロットへの出力、第22番スロット
からの入力、第14.第15番スロットへの出力。
トラックフォーマット図である。各シリンダ上には、第
5図に示すように、スロットが螺旋状に割当てられてい
る。先ず、その時点で、ヘッドの任意のシリンダに着目
し、そのシリンダ上に空きスロット、またはそのシリン
ダからの入力要求があるかを調べる。もし、これらが存
在すれば、次にこのシリンダ上での入出力が最も回転数
が最小で完了するように、スロット選択が行われる。第
2図に示すように、4ページの出力要求と8ページの入
力要求があり、かつ第6図に示すように、空スロットが
分布していたとする。第6図で、白領域は使用中スロッ
ト、斜線領域は空スロット、枠付き領域は入力要求スロ
ットである。この場合、ヘッドを通してのデータ転送は
、同時には、lトラックしかできない。そこで、先ず、
最小スロット番号の第5スロツトからの入力が指定され
る。このデータ転送が完了した後、!&初にヘッドの位
置に来る入力要求スロットまたは空きスロットは、第2
5番スロットである。つまり、第5スロツトが終了した
後1図の花器に戻って、最初に開始される入力要求また
は空きスロットは、第22番または第25番であるが1
頭1つだけ第25番の方が前方にあるので、第25番ス
ロットが選択される。このようにして、前回指定された
スロットのデータ転送が完了した後で、最初にヘッドの
位置に来る入力要求スロットまたは空きスロット(ただ
し、空きスロットについては、出力要求が存在する間の
み)を、順次選択することにより1回転数を最小とする
スロットの入出力順序が決定される。第6図の例では、
第5.第25゜第20.第18番スロットからの入力、
第47゜第48番スロットへの出力、第22番スロット
からの入力、第14.第15番スロットへの出力。
第32.第33.第36番スロットからの入力の順序で
実行される(第7図参照)。
実行される(第7図参照)。
以上の処理を、シリンダ番号順に各シリンダについて行
われる。
われる。
しかし、上記の方法では、ページイン処理がページアウ
ト処理の後に実行されるという状悪が起こり得る。すな
わち、前述の例では、第22、第32、第33.第36
番スロットからの入力が、出力の後になる。これは、ペ
ージアウト要求が大量に発生した場合、たとえそれらよ
り先に発生していたページイン要求であっても、それら
より後に実行されることが起こり得ることを示しており
、かつその場合のページインの実行は、大幅に遅れる可
能性がある。そして、このページインの要求元がシステ
ム空間である場合には、その間のシステムの動作が中断
されるという事態に陥る。
ト処理の後に実行されるという状悪が起こり得る。すな
わち、前述の例では、第22、第32、第33.第36
番スロットからの入力が、出力の後になる。これは、ペ
ージアウト要求が大量に発生した場合、たとえそれらよ
り先に発生していたページイン要求であっても、それら
より後に実行されることが起こり得ることを示しており
、かつその場合のページインの実行は、大幅に遅れる可
能性がある。そして、このページインの要求元がシステ
ム空間である場合には、その間のシステムの動作が中断
されるという事態に陥る。
次に、実記憶の割付けについて、従来の方法を説明する
。
。
仮想記憶方式は、実装されている実記憶量より大きい論
理的な記憶装置をユーザに供与することにより、プログ
ラムミング上の制約の解消と、システムの利用効率の向
上とを図るものである。仮想記憶と実記憶の対応関係の
管理は、ページングと呼ばれる方式を用いることが一般
に行われる。
理的な記憶装置をユーザに供与することにより、プログ
ラムミング上の制約の解消と、システムの利用効率の向
上とを図るものである。仮想記憶と実記憶の対応関係の
管理は、ページングと呼ばれる方式を用いることが一般
に行われる。
ここでは、仮想記憶をページと呼ばれる同一の大きさを
持つ領域に分割し、その各々のページに対して実記憶を
割付け1M放することにより、対応関係を管理している
。
持つ領域に分割し、その各々のページに対して実記憶を
割付け1M放することにより、対応関係を管理している
。
第10図は、ページングにおける仮想記憶と実記憶の対
応関係を示す図である。仮想記憶1はユーザに提供され
る論理的な記憶装置である。この仮想記憶1は、同一の
大きさを持つページ2に分割されて管理されている。ユ
ーザが仮想記憶中のある領域を参照しようとした場合に
は、ページテーブル3を使用してアドレス変換を行い、
対応する実記憶装置i!5を参照する。ページテーブル
3は。
応関係を示す図である。仮想記憶1はユーザに提供され
る論理的な記憶装置である。この仮想記憶1は、同一の
大きさを持つページ2に分割されて管理されている。ユ
ーザが仮想記憶中のある領域を参照しようとした場合に
は、ページテーブル3を使用してアドレス変換を行い、
対応する実記憶装置i!5を参照する。ページテーブル
3は。
仮想記憶の各ページに対応するページテーブルエントリ
4から構成される。ページテーブルエントリ4は2仮想
記憶と実記憶の対応関係を保持する。
4から構成される。ページテーブルエントリ4は2仮想
記憶と実記憶の対応関係を保持する。
仮想記憶中のページ2に実記憶フレーム6が割付けられ
ている場合には、その対応関係がページテーブルエント
リ4に記述されている。もし、ページ2に実記憶フレー
ム6が割付けられていない場合には、ページ2の内容を
保持しているページデータセット7中のスロット8がペ
ージテーブルエントリ4に記述されている。
ている場合には、その対応関係がページテーブルエント
リ4に記述されている。もし、ページ2に実記憶フレー
ム6が割付けられていない場合には、ページ2の内容を
保持しているページデータセット7中のスロット8がペ
ージテーブルエントリ4に記述されている。
実記憶が割付けられていない仮想記憶ページ2は、その
内容を参照することができない、このようなページを参
照しようとした場合には、いわゆるページフォールト割
込みが発生し、計算機システム全体の管理プログラムで
あるオペレーティングシステム(○S)は、ページフォ
ールトを引起した仮想ページ2に実記憶フレーム6を割
付けて。
内容を参照することができない、このようなページを参
照しようとした場合には、いわゆるページフォールト割
込みが発生し、計算機システム全体の管理プログラムで
あるオペレーティングシステム(○S)は、ページフォ
ールトを引起した仮想ページ2に実記憶フレーム6を割
付けて。
参照を可能にしようとする。
第11図は、ページフォールト時の実記憶割付は処理の
フローチャー1・である。先ず、実記憶フレーム6が割
付けられていないページ2を参照して、ページフォール
トを引起こしたタスクをページフォールト処理が終了す
るまでサスペンドする(ステップ11)。次に、利用可
能な実記憶フレーム6をページ2に対応付ける(ステッ
プ12)。
フローチャー1・である。先ず、実記憶フレーム6が割
付けられていないページ2を参照して、ページフォール
トを引起こしたタスクをページフォールト処理が終了す
るまでサスペンドする(ステップ11)。次に、利用可
能な実記憶フレーム6をページ2に対応付ける(ステッ
プ12)。
次に、対応付けた実記憶フレーム6にページの内容を読
込むための入出力を起動する(ステップ13)。そして
、ステップ13で起動した入出力の完了を待つ(ステッ
プ14)0次に、ページフールエントす4を更新して、
仮想ページと実記憶フレームの対応付けを行う(ステッ
プ15)。次に、サスペンドしていたタスクを再開して
、ページフォールトを引起こした領域を再び参照する(
ステップ16)。
込むための入出力を起動する(ステップ13)。そして
、ステップ13で起動した入出力の完了を待つ(ステッ
プ14)0次に、ページフールエントす4を更新して、
仮想ページと実記憶フレームの対応付けを行う(ステッ
プ15)。次に、サスペンドしていたタスクを再開して
、ページフォールトを引起こした領域を再び参照する(
ステップ16)。
このように、ページング機構を用いた仮想記憶方式では
、仮想記憶ページという単位に分割して。
、仮想記憶ページという単位に分割して。
ページフォールトを契機としてページに実記憶を割付け
ている。この方式の問題点は、ページフォールトが発生
した時に始めてページに実記憶を割付けることに基づい
て生じている。仮想記憶中には、種々の大きさのデータ
や手続きが存在するが、ページング機構では、これらを
無条件に同一の大きさを持つページに分割し、それらを
各々独立したものとして管理するのである。そのために
、複数のページに分割されたページ数だけのページフォ
ールトが発生する。
ている。この方式の問題点は、ページフォールトが発生
した時に始めてページに実記憶を割付けることに基づい
て生じている。仮想記憶中には、種々の大きさのデータ
や手続きが存在するが、ページング機構では、これらを
無条件に同一の大きさを持つページに分割し、それらを
各々独立したものとして管理するのである。そのために
、複数のページに分割されたページ数だけのページフォ
ールトが発生する。
ページフォールトにより読み込むべきページは、どのペ
ージデータのセットのどのスロット(補助記憶¥[上の
ページを格納する単位)であると指定されるが、従来の
スロット選択方式では、このページフォールトの発生と
同時にページアウト処理要求があり、かつ当該ページデ
ータセット上に空きスロットがあわば、このページアウ
トが先に実行され、そのためにページフォール1−の解
決が遅延することになった。特に、ページフォールトの
発生がシステム空間の場合には、一般のジョブのスケジ
ュールが遅延するため、システム全体の処理効率が著し
く悪化するという問題がある。
ージデータのセットのどのスロット(補助記憶¥[上の
ページを格納する単位)であると指定されるが、従来の
スロット選択方式では、このページフォールトの発生と
同時にページアウト処理要求があり、かつ当該ページデ
ータセット上に空きスロットがあわば、このページアウ
トが先に実行され、そのためにページフォール1−の解
決が遅延することになった。特に、ページフォールトの
発生がシステム空間の場合には、一般のジョブのスケジ
ュールが遅延するため、システム全体の処理効率が著し
く悪化するという問題がある。
また、第11図に示すように・、ページフォールトを引
起こしたタスクは、その完了まで待たされるとともに、
システム全体から見ると、CPUや入出力の負荷が大き
くなり、システムの性能低下を招くことになる。
起こしたタスクは、その完了まで待たされるとともに、
システム全体から見ると、CPUや入出力の負荷が大き
くなり、システムの性能低下を招くことになる。
本発明の目的は、これらの従来の問題点を改善し、ペー
ジング処理におけるスロット選択方式を変更し、ページ
フォールトの解決遅延を防止して、ジョブの処理効率の
低下を防止するとともに、ページフォールトの発生を削
減して、計算機システムの性能低下を抑制することが可
能な仮想記憶方式を提供することにある。
ジング処理におけるスロット選択方式を変更し、ページ
フォールトの解決遅延を防止して、ジョブの処理効率の
低下を防止するとともに、ページフォールトの発生を削
減して、計算機システムの性能低下を抑制することが可
能な仮想記憶方式を提供することにある。
上記目的を達成するため1本発明の仮想記憶方式は、ペ
ージングによる仮想記憶と実記憶の対応関係を管理する
仮想記憶方式の計算機システムにおいて、1つのページ
データセットへの1回の入出力におけるページイン動作
とページアウト動作のうち、ページイン動作を優先的に
実iテすることに特徴がある。また、上記ページイン動
作の優先処理は、システム空間(マスタスケジューラ空
間とジョブ管理サブシステム空間)からのページイン動
作であることに特徴がある。
ージングによる仮想記憶と実記憶の対応関係を管理する
仮想記憶方式の計算機システムにおいて、1つのページ
データセットへの1回の入出力におけるページイン動作
とページアウト動作のうち、ページイン動作を優先的に
実iテすることに特徴がある。また、上記ページイン動
作の優先処理は、システム空間(マスタスケジューラ空
間とジョブ管理サブシステム空間)からのページイン動
作であることに特徴がある。
本発明においては、ページイン処理をページアウト処理
より原先して実行するか、あるいはシステム釡間からの
ページイン処理を優先して実行する。ページフォールト
の発生元がシステム空間のとぎには、ジョブのスケジュ
ール等がページフォールトの解決まで中断され、一時的
にシステムの停止と同じ状態になるが、本発明によれば
、この状711iを防止できる。また、本発明において
は、仮想記憶上で連続したページに関連があるか否かを
調べろため、ページフォールトの発生が仮想記憶上で連
続して発生したことを確認して、関連のある一連のペー
ジを記憶しておき、関連のあるページを一括処理した後
に、それらのページの参照特性が同一であるか否かを調
べて、一括処理が有効である場合には、一括処理を継続
して行う。これにより、補助記憶スロットの最適な割付
け、ページフォールト処理のオーバーヘッドの削減が可
能となる。
より原先して実行するか、あるいはシステム釡間からの
ページイン処理を優先して実行する。ページフォールト
の発生元がシステム空間のとぎには、ジョブのスケジュ
ール等がページフォールトの解決まで中断され、一時的
にシステムの停止と同じ状態になるが、本発明によれば
、この状711iを防止できる。また、本発明において
は、仮想記憶上で連続したページに関連があるか否かを
調べろため、ページフォールトの発生が仮想記憶上で連
続して発生したことを確認して、関連のある一連のペー
ジを記憶しておき、関連のあるページを一括処理した後
に、それらのページの参照特性が同一であるか否かを調
べて、一括処理が有効である場合には、一括処理を継続
して行う。これにより、補助記憶スロットの最適な割付
け、ページフォールト処理のオーバーヘッドの削減が可
能となる。
以下、本発明の実施例を、図面により詳細に説明する。
第8図は2本発明の第1の実施例を示すページイン優先
のスロット選択方式の説明図である。この実施例では、
ページインの実行が遅れないように、ページイン処理が
ページアウト処理よりも必ず先に実行されるようなスロ
ット選択方式である。これは、第2図において、先ずペ
ージイン要求のスロット選択を全シリンダにわたって行
い1次に、ページアウト要求のための空きスロットの割
付けを行うことにより実現できる。これにより、最悪の
場合、ヘッドがシリンダ間を2回往復する可能性があり
、特【S出力の処理速度は低下するが、ページフォール
1−の解決の遅れによるシステム動作の中断を回避でき
る。また、ページイン処理についてだけ見れば、高速化
されるので。
のスロット選択方式の説明図である。この実施例では、
ページインの実行が遅れないように、ページイン処理が
ページアウト処理よりも必ず先に実行されるようなスロ
ット選択方式である。これは、第2図において、先ずペ
ージイン要求のスロット選択を全シリンダにわたって行
い1次に、ページアウト要求のための空きスロットの割
付けを行うことにより実現できる。これにより、最悪の
場合、ヘッドがシリンダ間を2回往復する可能性があり
、特【S出力の処理速度は低下するが、ページフォール
1−の解決の遅れによるシステム動作の中断を回避でき
る。また、ページイン処理についてだけ見れば、高速化
されるので。
ジョブの処理速度は向上する。なお、第8図しこおいて
、白は使用中スロット、斜線は空きスロット、枠付き白
は入力要求スロット、枠付き斜線は出力先スロツ1−で
あり、■■・・・等の番号は入出力順序である。先ず、
入力要求スロットを優先して割付け、第5.第25.第
20.第18.第32゜第33.第22.第36tiス
ロットを選択し1次に、出力先スロツ1〜の第47.第
48.第44゜第45番スロットを選択する。
、白は使用中スロット、斜線は空きスロット、枠付き白
は入力要求スロット、枠付き斜線は出力先スロツ1−で
あり、■■・・・等の番号は入出力順序である。先ず、
入力要求スロットを優先して割付け、第5.第25.第
20.第18.第32゜第33.第22.第36tiス
ロットを選択し1次に、出力先スロツ1〜の第47.第
48.第44゜第45番スロットを選択する。
第1図は、本発明の一実施例を示すページング用制御テ
ーブルの構成図であって、システム空間からのページイ
ン優先実行方式を示す、第8図に示したベージイン優先
実行方式では、全てのページイン処理をページアウト処
理より先に実行しようとするため、逆にページインが大
量に発生した場合には、ページアラ1〜処理が沈み込み
、適正な空き実記憶の供給が阻害される要因となる。そ
こで、優先実行を行うページイン処理は、システム空間
からのページフィールドに伴うものに限り。
ーブルの構成図であって、システム空間からのページイ
ン優先実行方式を示す、第8図に示したベージイン優先
実行方式では、全てのページイン処理をページアウト処
理より先に実行しようとするため、逆にページインが大
量に発生した場合には、ページアラ1〜処理が沈み込み
、適正な空き実記憶の供給が阻害される要因となる。そ
こで、優先実行を行うページイン処理は、システム空間
からのページフィールドに伴うものに限り。
他のページイン処理は従来の方法と同じように。
ページアウトと混在したスロット選択を行う方法を提供
する。この方法は、第1図に示すように、システム空間
からのページイン要求は、他のページフォールトと異な
るソートトリーにキューイングし、スロット選択時には
、先ずこのシステム空間ページイン・ソートトリーにつ
いて、スロット選択を行う。次に、一般のページイン要
求とページアウト要求とを、従来方式と同じように入出
力混成のスロット選択を行うのである。これにより。
する。この方法は、第1図に示すように、システム空間
からのページイン要求は、他のページフォールトと異な
るソートトリーにキューイングし、スロット選択時には
、先ずこのシステム空間ページイン・ソートトリーにつ
いて、スロット選択を行う。次に、一般のページイン要
求とページアウト要求とを、従来方式と同じように入出
力混成のスロット選択を行うのである。これにより。
システム空間からのページフォールトは優先して解決さ
れ、かつ一般のページイン処理やページアラ1−処理に
ついては、不当に沈み込むことのない、バランスのとれ
たスロット選択が可能となる。
れ、かつ一般のページイン処理やページアラ1−処理に
ついては、不当に沈み込むことのない、バランスのとれ
たスロット選択が可能となる。
すなわち、第1図に示すように、ページング処理のうち
のページアウト処理は5従来と同じように、ページデー
タセット上の任意の空きスロットを選択して、PCB
(ページング制御ブロック)中のAIAフィールド(!
I!IJ作情報エリア)内のLSID(論理スロット識
別子)に書き込まれる。
のページアウト処理は5従来と同じように、ページデー
タセット上の任意の空きスロットを選択して、PCB
(ページング制御ブロック)中のAIAフィールド(!
I!IJ作情報エリア)内のLSID(論理スロット識
別子)に書き込まれる。
一方、ページイン処理は、ページデータセット上で、シ
ステム空間からの要求のものとそれ以外のものとに2分
割し、前者に対しては、PCBおよび一般のl0E(入
出力エレメント)とは別個のIOEを用意し、システム
空間からの要求のみをスロット番号順に検索する(第3
6.第32番スロット)。一般のIOEでは、従来と同
じように、入出力エレメントをスロワ1一番号順に選択
する(第5.第20.第22.第18.第25.第33
番スロ、ツ1−)。
ステム空間からの要求のものとそれ以外のものとに2分
割し、前者に対しては、PCBおよび一般のl0E(入
出力エレメント)とは別個のIOEを用意し、システム
空間からの要求のみをスロット番号順に検索する(第3
6.第32番スロット)。一般のIOEでは、従来と同
じように、入出力エレメントをスロワ1一番号順に選択
する(第5.第20.第22.第18.第25.第33
番スロ、ツ1−)。
ページフォールトの遅延は、同時に数r〜数千ページの
大量のページアウト要求がある場合に、特に影響が大で
ある。さらに、ページフォールト発生元がシステム空間
の場合には、ジョブのスケジュール等がこのページフォ
ールトの解決まで中断されるので、一時的にシステムが
停止した場合と同じような状態に都る。本芙施例では、
ページフォールトの優先処理を保証することにより、上
記のようなジョブの沈み込みを防止することができる。
大量のページアウト要求がある場合に、特に影響が大で
ある。さらに、ページフォールト発生元がシステム空間
の場合には、ジョブのスケジュール等がこのページフォ
ールトの解決まで中断されるので、一時的にシステムが
停止した場合と同じような状態に都る。本芙施例では、
ページフォールトの優先処理を保証することにより、上
記のようなジョブの沈み込みを防止することができる。
第9図は、9!51図におけるシステム空間からのペー
ジイン優先実行方式によるスロット選択方式の結果を示
す図である。第1図に示すように、第36番と第32番
スロットに対する入力要求がシステム空間からのページ
イン要求である場合、システム空間からページイン優先
実行方式によるスロット選択の結果は、第9図のように
なる。すなわち、最初に第32番スロットを、次に第3
6番スロットを選択した後、最先のスロットである第2
5番、第20番、第18番、第47番、第48番、第2
2番、第14番、第15番、第5番、第33番の順序で
スロットを選択する。
ジイン優先実行方式によるスロット選択方式の結果を示
す図である。第1図に示すように、第36番と第32番
スロットに対する入力要求がシステム空間からのページ
イン要求である場合、システム空間からページイン優先
実行方式によるスロット選択の結果は、第9図のように
なる。すなわち、最初に第32番スロットを、次に第3
6番スロットを選択した後、最先のスロットである第2
5番、第20番、第18番、第47番、第48番、第2
2番、第14番、第15番、第5番、第33番の順序で
スロットを選択する。
本実施例においては、ページイン処理がページアウト処
理より後で実行され、ページフォールトの解決が遅延す
るという問題点が改善される。特に、このページフォー
ルトの発生元がシステム空間の場合には、解決が遅延し
ている間に、システム全体の動作が中断するので影響が
大であるが、本実施例においては、この場合も解決して
いる。
理より後で実行され、ページフォールトの解決が遅延す
るという問題点が改善される。特に、このページフォー
ルトの発生元がシステム空間の場合には、解決が遅延し
ている間に、システム全体の動作が中断するので影響が
大であるが、本実施例においては、この場合も解決して
いる。
上記の場合の遅延時間は、1回のべ一ソングの入出力時
間が、磁気ディスク装置1l(H−8598−11型)
のとき、シーク時間(最小10m5)、サーチ時間(平
均8.3m5)、データ転送時間(1回の入出力ページ
の最大数は約10ページであり。
間が、磁気ディスク装置1l(H−8598−11型)
のとき、シーク時間(最小10m5)、サーチ時間(平
均8.3m5)、データ転送時間(1回の入出力ページ
の最大数は約10ページであり。
これの転送時間は50m5)の合計が、最小でも約68
m5である。もし、1,000ページのページアウト要
求があれば6.8mS、5,000ページであれば34
m5の遅れとなる0本実施例では、このような内部処理
の中断を防止することができ机 次に、一括処理でページインとページアウトすることに
より、ページフォールトの発生を削減させる方法につい
て説明する。すなわち、この方法では、vi想想記上上
連続したページに関連があるか否かを調べるため、ペー
ジフォールトの発生が仮想記憶上で連続して発生したこ
とを確認して、関連のあるページを記憶することと、r
JjJ連のあるページを一括処理した後に、それらのペ
ージの参照特性が同一であるか否かを調べることにより
。
m5である。もし、1,000ページのページアウト要
求があれば6.8mS、5,000ページであれば34
m5の遅れとなる0本実施例では、このような内部処理
の中断を防止することができ机 次に、一括処理でページインとページアウトすることに
より、ページフォールトの発生を削減させる方法につい
て説明する。すなわち、この方法では、vi想想記上上
連続したページに関連があるか否かを調べるため、ペー
ジフォールトの発生が仮想記憶上で連続して発生したこ
とを確認して、関連のあるページを記憶することと、r
JjJ連のあるページを一括処理した後に、それらのペ
ージの参照特性が同一であるか否かを調べることにより
。
一括処理が有効である場合には、一括処理を継続する。
第12図は、本発明におけるTCB (タスク制御テー
ブル)とページテーブルの図である。すなわち、ある1
つの空間に割当てられている仮想記憶と実記憶とを管理
するための制御テーブルが示されている。第12図にお
いて、TCT331はタスクごとに存在し、そのタスク
に関する制御情報を保持するテーブルである。そして、
このテーブル31の最後のく−ジフオールトアドレス3
2は。
ブル)とページテーブルの図である。すなわち、ある1
つの空間に割当てられている仮想記憶と実記憶とを管理
するための制御テーブルが示されている。第12図にお
いて、TCT331はタスクごとに存在し、そのタスク
に関する制御情報を保持するテーブルである。そして、
このテーブル31の最後のく−ジフオールトアドレス3
2は。
各TCB内に存在し、そのタスクが最後にページフォー
ルトを引起した対象アドレスを保持する。
ルトを引起した対象アドレスを保持する。
最後ページフォールトアドレス32は、命令フェッチの
ページフォールトに関する最後命令フェッチのページフ
ォールトアドレス33と、オペランドフェッチのページ
フォールトに関する最後オペランドフェッチ・ページフ
ォールトアドレス34の2つのエントリから成る。
ページフォールトに関する最後命令フェッチのページフ
ォールトアドレス33と、オペランドフェッチのページ
フォールトに関する最後オペランドフェッチ・ページフ
ォールトアドレス34の2つのエントリから成る。
ページテーブル35は、仮想記憶と実記憶のマツピング
テーブルであり、仮想記憶Eページに対して1つのペー
ジテーブル・エントリ36が存在する。インバリッドフ
ラグ38は、ページテーブルエントリが有効であるか否
かのインディケータであり、OFFである場合にはエン
トリは有効であり、対応する仮想記憶の内容は実アドレ
ス37で示される実記憶中に存在する。インバリッドフ
ラグ38がONである場合には、ページフールトントす
36は無効であって、仮想記憶に対応する実記憶は存在
しない、プログラムがこのような仮想記憶を参照しよう
とした場合には、ページフォールト割込みが発生する6
割込みを契機として。
テーブルであり、仮想記憶Eページに対して1つのペー
ジテーブル・エントリ36が存在する。インバリッドフ
ラグ38は、ページテーブルエントリが有効であるか否
かのインディケータであり、OFFである場合にはエン
トリは有効であり、対応する仮想記憶の内容は実アドレ
ス37で示される実記憶中に存在する。インバリッドフ
ラグ38がONである場合には、ページフールトントす
36は無効であって、仮想記憶に対応する実記憶は存在
しない、プログラムがこのような仮想記憶を参照しよう
とした場合には、ページフォールト割込みが発生する6
割込みを契機として。
オペレーティングシステム(O8)は仮想記憶に実記憶
を割付けるが、この時、ページテーブルエントリ36の
中の関連ページの先頭フラグ39と関連ページフラグ4
0を操作する。
を割付けるが、この時、ページテーブルエントリ36の
中の関連ページの先頭フラグ39と関連ページフラグ4
0を操作する。
第13図は、関連ページの決定処理のフローチャートで
ある。先ず、ページフォールトの対象による振分けを行
い(ステップ51)、ページフォールトが命令フェッチ
時に発生した場合にはステップ52へ、オペランドフェ
ッチ時に発生した場合にはステップ56へ、それぞれ分
岐する。命令フェッチ時のページフォールトの場合には
、今回のページフォールトが前回のページフォールトと
関連があるか否かを調べる(ステップ52)。今回ペー
ジフォールトを引起したアドレスのページ番号が!&後
全命令フェッチページフォールトアドレス33のページ
番号の次の値であれば、前回と今回のページフォールト
とは関連があり、該当するページテーブル中の関連ペー
ジフラグをONにセットする(ステップ53)。また、
関連がない場合には、新たな関連ページの先頭であると
して。
ある。先ず、ページフォールトの対象による振分けを行
い(ステップ51)、ページフォールトが命令フェッチ
時に発生した場合にはステップ52へ、オペランドフェ
ッチ時に発生した場合にはステップ56へ、それぞれ分
岐する。命令フェッチ時のページフォールトの場合には
、今回のページフォールトが前回のページフォールトと
関連があるか否かを調べる(ステップ52)。今回ペー
ジフォールトを引起したアドレスのページ番号が!&後
全命令フェッチページフォールトアドレス33のページ
番号の次の値であれば、前回と今回のページフォールト
とは関連があり、該当するページテーブル中の関連ペー
ジフラグをONにセットする(ステップ53)。また、
関連がない場合には、新たな関連ページの先頭であると
して。
関連ページ先頭フラグをONとする(ステップ54)、
いずれの場合にも、最終命令フェッチページフォールト
アドレス33を更新する(ステップ55ン、ステップ5
6〜59は、ステップ52〜55とほぼ同一処理である
が、対象がオペランドフェッチ時のページフォールトで
ある点が異なる。
いずれの場合にも、最終命令フェッチページフォールト
アドレス33を更新する(ステップ55ン、ステップ5
6〜59は、ステップ52〜55とほぼ同一処理である
が、対象がオペランドフェッチ時のページフォールトで
ある点が異なる。
今回ページフォールトを起こしたアドレスのページ番号
と最終オペランドフェッチページフォールトアドレスを
比較する(ステップ56)。ステップ53と同じように
、関連がある場合には、関連ページフラグをONとしく
ステップ57)、関連かない場合には関連ページ先頭フ
ラグをONにする(ステップ58)。さらに、最終オペ
ランドフェッチページフォールトアドレスを更新する(
ステップ59)。
と最終オペランドフェッチページフォールトアドレスを
比較する(ステップ56)。ステップ53と同じように
、関連がある場合には、関連ページフラグをONとしく
ステップ57)、関連かない場合には関連ページ先頭フ
ラグをONにする(ステップ58)。さらに、最終オペ
ランドフェッチページフォールトアドレスを更新する(
ステップ59)。
次に、上記の操作により関連付けられたページが、同一
の参照特性を持つか否かを調査する動作について説明す
る。仮想記憶方式における実記憶の管理方法としては、
ワーキングセット法とLRU (Least Rec
ently Used)法が最もよく知られている。
の参照特性を持つか否かを調査する動作について説明す
る。仮想記憶方式における実記憶の管理方法としては、
ワーキングセット法とLRU (Least Rec
ently Used)法が最もよく知られている。
いずれの方法においても、O8は周期的に実記憶フレー
ムをチェックし、前回のチェックから今回のチェックま
での間に、その実記憶フレームが参照されているか否か
を規準として。
ムをチェックし、前回のチェックから今回のチェックま
での間に、その実記憶フレームが参照されているか否か
を規準として。
実記憶を管理している6本実施例においては、この周期
的なチェック時に、関連付けられたページの参照特性が
一致するか否かを調べるのである。
的なチェック時に、関連付けられたページの参照特性が
一致するか否かを調べるのである。
第15図は1本発明による関連ページの参照特性チェッ
ク処理のフローチャートである。先ず。
ク処理のフローチャートである。先ず。
実記憶フレームが前回のチェック以来、参照されたか否
かを肩べる(ステップ70)、もし、参照されていれば
、その実記憶フレームのUICを0にリセットし、実記
憶フレームをキューの最後に移す(ステップ71)。ま
た、参照されていない場合には、実記憶フレームのUI
Cに1を加算する(ステップ72)。次に、実記憶フレ
ームがマツピングしている仮想記憶ページが関連付けら
れているか否かを調べる(ステップ73)。対応する仮
想記憶のページテーブルエントり中の関連ページフラグ
40(第12図参照)がONであれば。
かを肩べる(ステップ70)、もし、参照されていれば
、その実記憶フレームのUICを0にリセットし、実記
憶フレームをキューの最後に移す(ステップ71)。ま
た、参照されていない場合には、実記憶フレームのUI
Cに1を加算する(ステップ72)。次に、実記憶フレ
ームがマツピングしている仮想記憶ページが関連付けら
れているか否かを調べる(ステップ73)。対応する仮
想記憶のページテーブルエントり中の関連ページフラグ
40(第12図参照)がONであれば。
ページはその前のページと関連付けられている。
関連付けられた2つのページのUICが一致するか否か
を調べる(ステップ74)。一致していなければ、関連
なしとして、関連ページフラグ40をリセットする(ス
テップ75)。実記憶フレームキュー中の全てのフレー
ムについて、UICの更新を行ったか否かをチェックし
、もし残りが存在すれば、ステップ70に戻る(ステッ
プ76)。
を調べる(ステップ74)。一致していなければ、関連
なしとして、関連ページフラグ40をリセットする(ス
テップ75)。実記憶フレームキュー中の全てのフレー
ムについて、UICの更新を行ったか否かをチェックし
、もし残りが存在すれば、ステップ70に戻る(ステッ
プ76)。
以上の操作により、関連付けられたページの参照特性が
一致していることを保証する。
一致していることを保証する。
第15図は、本発明による関連付けられたページのペー
ジアウト処理のフローチャートである。
ジアウト処理のフローチャートである。
ワーキングセット法では、ワーキングセットから外れた
ページが、またLRU法では、UICの最も大きなペー
ジが、それぞれページアウトの対象として選択される。
ページが、またLRU法では、UICの最も大きなペー
ジが、それぞれページアウトの対象として選択される。
本実施例においては、この際に関連付けられたページを
一括して処理するのである。第15図において、先ず、
ページアラI−の対象として選択されたページが、関連
ページの先頭であるか否かを調べ(ステップ81)、も
し先頭であれば、該当ページに関連しているページを全
て調べる(ステップ82)。また、関連ページの先頭で
ない場合には、関連ページフラグを調べる(ステップ8
3)。このフラグがONであれば、該当ページに関連し
たページを全て調べる(ステップ84)。そして、関連
したページに連続したスロット割付゛け、一括してペー
ジアウト処理を行う(ステップ85)。
一括して処理するのである。第15図において、先ず、
ページアラI−の対象として選択されたページが、関連
ページの先頭であるか否かを調べ(ステップ81)、も
し先頭であれば、該当ページに関連しているページを全
て調べる(ステップ82)。また、関連ページの先頭で
ない場合には、関連ページフラグを調べる(ステップ8
3)。このフラグがONであれば、該当ページに関連し
たページを全て調べる(ステップ84)。そして、関連
したページに連続したスロット割付゛け、一括してペー
ジアウト処理を行う(ステップ85)。
第16図は、本発明における関連付けられたページイン
処理のフローチャートである。ページイン処理は、ペー
ジフォールトを契機に起動される。
処理のフローチャートである。ページイン処理は、ペー
ジフォールトを契機に起動される。
先ず、ページフォールトを引起こしたページが関連ペー
ジの先頭であるか否かを、該当ページの関連ページ先頭
フラグにより調べる(ステップ91)。先頭である場合
には、該当ページに関連したページを全て調べる(ステ
ップ92)。また、関連ページの先頭でない場合には、
関連ページであるか否かを贋べ(ステップ93)、そう
であれば、該当ページに関連した全てのページを調べる
(ステップ94)。そして、ページフォールトを引起こ
したページと、そのページに関連したページを一括して
ページインする(ステップ95)。
ジの先頭であるか否かを、該当ページの関連ページ先頭
フラグにより調べる(ステップ91)。先頭である場合
には、該当ページに関連したページを全て調べる(ステ
ップ92)。また、関連ページの先頭でない場合には、
関連ページであるか否かを贋べ(ステップ93)、そう
であれば、該当ページに関連した全てのページを調べる
(ステップ94)。そして、ページフォールトを引起こ
したページと、そのページに関連したページを一括して
ページインする(ステップ95)。
このように、本実施例においては、同一の参照特性を持
つページを一括して、ページインおよびページアウトす
ることができるので、補助記憶スロットの最適割付け、
ページフォールト処理のオーバーヘッド削減、ページフ
ォール1−多発による応答時間の増加の抑制が可能であ
る。
つページを一括して、ページインおよびページアウトす
ることができるので、補助記憶スロットの最適割付け、
ページフォールト処理のオーバーヘッド削減、ページフ
ォール1−多発による応答時間の増加の抑制が可能であ
る。
以上説明したように、本発明によれば、ページフォール
トに伴う入力処理を出力処理に優先して行うので、シス
テムの信頼性と性能の向上が図れるとともに、ページフ
ォールトが速く解決するので、処理の高速化が可能であ
る。また、ページフォールト処理とUIC更新時の参照
特性をチェックして、関連のある仮想領域を把握し、ペ
ージインとページアウトの同時処理を行うので、ページ
フォールトの発生を削減して、計算機システムの性能低
下を抑制することができる。
トに伴う入力処理を出力処理に優先して行うので、シス
テムの信頼性と性能の向上が図れるとともに、ページフ
ォールトが速く解決するので、処理の高速化が可能であ
る。また、ページフォールト処理とUIC更新時の参照
特性をチェックして、関連のある仮想領域を把握し、ペ
ージインとページアウトの同時処理を行うので、ページ
フォールトの発生を削減して、計算機システムの性能低
下を抑制することができる。
第1図は本発明の一実施例を示すシステム空間からのベ
ージイン優先実行方式によるページング用制御テーブル
の構成図、第2図は従来のページング用制御テーブルの
構成図、第3図は従来の論理スロット識別子(LSID
)のフォーマット図。 男4図は磁気ディスク装置上のページデータセットのシ
リンダフォーマット図、第5図は磁気ディスク装に上の
ページデータセットのトラックフォーマツ1−図、第6
図は入力要求と空きスロットの分布側図、第7図は従来
方式によるスロット選択結果の図、第8図は本発明によ
るページイン優先実行方式のスロット選択結果の図、第
9図は本発明によるシステム空間からのベージイン優先
実行方式のスロット選択の結果を示す図、第10図は仮
想記憶方式の実記憶と仮想記憶の関連図、第11図は従
来のページフォールト処理のフローチャート、第12図
は本発明におけるTCBとページテーブルの配置図、第
13図は本発明による関連ページの決定処理のフローチ
ャート、第14図は本発明による関連ページの参照特性
チェック処理のフローチャート、第15図および第16
図は本発明による関連ページのページイン処理、ページ
アウト処理のフローチャートである。 33:i&終全命令フェッチページフォールトアドレス
34:最終オペランドフェッチページフォールトアドレ
ス、39:関連ページ先頭フラグ。 40:関連ページフラグ、1)ART:ベージング動作
テーブル(Paging Activit、y R
eferencaloable)、PARE :ページ
データセット管理テーブル(Paging Acし
1vit、y Reference Tabl
a E nt、ry)、PCB :ページング制御ブ
ロック(PagiB Conerol BLock
)、 AIA:動作情報エリ ア(Act、1viby
Informat、ion Art:rx)
、 LSI L) : R理スロット諏別子(L o
gical S Lot、 Idantifier
)、 I OE :ページインスロット順ソートエレ
メント(I nput/ Out、put E la
ment) e第 1 ロ スーhHρ#Jロフ; J@ x
i +# ノj u
第 2 口 ′yJ3 口 遁φ図 第2目 [=二==]j1更用ナスΩ、7ト 2形でヱs: qさスロット ロ=====コ・′ 入力零ホ゛尺りット第 7 図 m +i甲ナスロ・7ト 四形乙2zヨ:95 スロット [======コ : 入77J町木゛スaフト[コニ
広fifc、Xo、、ト 第8 図 カ 9 口 M ノθ し2] ¥I 11 目 f112 口
ージイン優先実行方式によるページング用制御テーブル
の構成図、第2図は従来のページング用制御テーブルの
構成図、第3図は従来の論理スロット識別子(LSID
)のフォーマット図。 男4図は磁気ディスク装置上のページデータセットのシ
リンダフォーマット図、第5図は磁気ディスク装に上の
ページデータセットのトラックフォーマツ1−図、第6
図は入力要求と空きスロットの分布側図、第7図は従来
方式によるスロット選択結果の図、第8図は本発明によ
るページイン優先実行方式のスロット選択結果の図、第
9図は本発明によるシステム空間からのベージイン優先
実行方式のスロット選択の結果を示す図、第10図は仮
想記憶方式の実記憶と仮想記憶の関連図、第11図は従
来のページフォールト処理のフローチャート、第12図
は本発明におけるTCBとページテーブルの配置図、第
13図は本発明による関連ページの決定処理のフローチ
ャート、第14図は本発明による関連ページの参照特性
チェック処理のフローチャート、第15図および第16
図は本発明による関連ページのページイン処理、ページ
アウト処理のフローチャートである。 33:i&終全命令フェッチページフォールトアドレス
34:最終オペランドフェッチページフォールトアドレ
ス、39:関連ページ先頭フラグ。 40:関連ページフラグ、1)ART:ベージング動作
テーブル(Paging Activit、y R
eferencaloable)、PARE :ページ
データセット管理テーブル(Paging Acし
1vit、y Reference Tabl
a E nt、ry)、PCB :ページング制御ブ
ロック(PagiB Conerol BLock
)、 AIA:動作情報エリ ア(Act、1viby
Informat、ion Art:rx)
、 LSI L) : R理スロット諏別子(L o
gical S Lot、 Idantifier
)、 I OE :ページインスロット順ソートエレ
メント(I nput/ Out、put E la
ment) e第 1 ロ スーhHρ#Jロフ; J@ x
i +# ノj u
第 2 口 ′yJ3 口 遁φ図 第2目 [=二==]j1更用ナスΩ、7ト 2形でヱs: qさスロット ロ=====コ・′ 入力零ホ゛尺りット第 7 図 m +i甲ナスロ・7ト 四形乙2zヨ:95 スロット [======コ : 入77J町木゛スaフト[コニ
広fifc、Xo、、ト 第8 図 カ 9 口 M ノθ し2] ¥I 11 目 f112 口
Claims (1)
- 【特許請求の範囲】 1、ページングによる仮想記憶と実記憶の対応関係を管
理する仮想記憶方式の計算機システムにおいて、1つの
ページデータセットへの1回の入出力におけるページイ
ン動作とページアウト動作のうち、ページイン動作を優
先的に実行することを特徴とする仮想記憶方式。 2、上記ページイン動作の優先処理は、システム空間(
マスタスケジューラ空間とジョブ管理サブシステム空間
)からのページイン動作であることを特徴とする特許請
求の範囲第1項記載の仮想記憶方式。 3、上記ページイン動作とページアウト動作は、仮想記
憶上の連続領域に対して逐次ページフォールトが発生し
たことを認識し、上記連続領域を関連付けておき、ペー
ジインおよびページアウト動作の際には、上記関連付け
た領域を一括して処理するとともに、一括してページイ
ンされた一連の領域中の各ページの参照特性が一致して
いるか否かを識別し、関連付けられた仮想領域内でペー
ジフォールトが発生した場合には、該関連付けられた仮
想領域内の全てのページを一括してページインすること
を特徴とする特許請求の範囲第1項記載の仮想記憶方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61065622A JPS62224845A (ja) | 1986-03-26 | 1986-03-26 | 仮想記憶方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61065622A JPS62224845A (ja) | 1986-03-26 | 1986-03-26 | 仮想記憶方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62224845A true JPS62224845A (ja) | 1987-10-02 |
Family
ID=13292305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61065622A Pending JPS62224845A (ja) | 1986-03-26 | 1986-03-26 | 仮想記憶方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62224845A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016523411A (ja) * | 2013-06-27 | 2016-08-08 | インテル・コーポレーション | ハイブリッドメモリデバイス |
-
1986
- 1986-03-26 JP JP61065622A patent/JPS62224845A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016523411A (ja) * | 2013-06-27 | 2016-08-08 | インテル・コーポレーション | ハイブリッドメモリデバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4730249A (en) | Method to operate on large segments of data in a virtual memory data processing system | |
EP0150195B1 (en) | Demand paging scheme for a multi-atb shared memory processing system | |
USRE36462E (en) | Method to control paging subsystem processing in virtual memory data processing system during execution of critical code sections | |
EP0239181B1 (en) | Interrupt requests serializing in a virtual memory data processing system | |
US5983324A (en) | Data prefetch control method for main storage cache for protecting prefetched data from replacement before utilization thereof | |
US5581737A (en) | Method and apparatus for expansion, contraction, and reapportionment of structured external storage structures | |
US4742450A (en) | Method to share copy on write segment for mapped files | |
KR920005853B1 (ko) | 페이지 분할형 가상 메모리 데이타 처리 시스템에서의 데이타 전송 방법 | |
US9477591B2 (en) | Memory access requests in hybrid memory system | |
US6275917B1 (en) | High-speed address translation system | |
US5727178A (en) | System and method for reducing stack physical memory requirements in a multitasking operating system | |
US6134601A (en) | Computer resource management system | |
JP4176857B2 (ja) | リファレンスされたオブジェクトを管理するための3状態リファレンスの使用 | |
JPS62165249A (ja) | ペ−ジ・セグメント化仮想記憶デ−タ処理システムにおけるセグメント・サイズを自動的に大きくする方法 | |
US5796989A (en) | Method and system for increasing cache efficiency during emulation through operation code organization | |
WO2008082684A2 (en) | System and method for optimistic creation of thread local objects in a virtual machine environment | |
JP2003167737A (ja) | スタック使用方法 | |
US6487630B2 (en) | Processor with register stack engine that dynamically spills/fills physical registers to backing store | |
JPH0313615B2 (ja) | ||
US20100042755A1 (en) | Methods and systems for deadlock-free allocation of memory | |
US6895583B1 (en) | Task control block for a computing environment | |
JPS62224845A (ja) | 仮想記憶方式 | |
JP3991443B2 (ja) | タスク切り替え方法及びデータ処理装置 | |
JPH06266619A (ja) | ページ退避/復元装置 | |
JPH0324697B2 (ja) |