JPS62217454A - Magnetic recording and reproducing device - Google Patents
Magnetic recording and reproducing deviceInfo
- Publication number
- JPS62217454A JPS62217454A JP61059791A JP5979186A JPS62217454A JP S62217454 A JPS62217454 A JP S62217454A JP 61059791 A JP61059791 A JP 61059791A JP 5979186 A JP5979186 A JP 5979186A JP S62217454 A JPS62217454 A JP S62217454A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- pulse signals
- signals
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013643 reference control Substances 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 13
- 239000011295 pitch Substances 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 13
- 238000003708 edge detection Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.
Ａ産業上の利用分野
Ｂ発明の概要
Ｃ従来の技術（第７図及び第８図）
Ｄ発明が解決しようとする問題点（第９図及び第１０図
）
Ｅ問題点を解決するための手段（第１図）Ｆ作用（第１
図）
Ｇ実施例（第１図〜第６図）
Ｈ発明の効果
Ａ産業上の利用分野
本発明は磁気記録再生装置に関し、特に、ビデオテープ
レコーダ（ＶＴＲ）のコントロール信号の再生装置に適
用して好適なものである。A: Industrial field of application B: Overview of the invention C: Prior art (Figs. 7 and 8) D: Problems to be solved by the invention (Figs. 9 and 10) E: Means for solving the problems (Fig. 1) F action (1st
Figure) G Embodiment (Figures 1 to 6) H Effects of the Invention A Industrial Application Field The present invention relates to a magnetic recording and reproducing device, and is particularly applicable to a control signal reproducing device for a video tape recorder (VTR). It is suitable for this purpose.
Ｂ発明の概要
本発明は周期の異なる複数のコントロールパルス信号を
所定期間内に重畳してなるコントロール信号を再生分離
する磁気記録再生装置において、所定期間に各コントロ
ールパルス信号が含まれているか否かをパターンとして
検出し、この検出パターンに応じて各種コントロールパ
ルス信号を再生分離することにより、簡易な構成で可変
速再生モードにおいても確実にコントロールパルス信号
を再生分離することができるようにしたものである。B. Summary of the Invention The present invention relates to a magnetic recording/reproducing device that reproduces and separates control signals formed by superimposing a plurality of control pulse signals with different periods within a predetermined period, and which detects whether or not each control pulse signal is included in a predetermined period. By detecting this as a pattern and reproducing and separating various control pulse signals according to this detection pattern, it is possible to reliably reproduce and separate control pulse signals even in variable speed reproduction mode with a simple configuration. be.
Ｃ従来の技術
ヘリカル記録ＶＴＲにおいては、再生時のテープ送りと
回転ヘッドの回転位置との関係を、記録時の関係に合わ
せるようにコントロール信号をテープ長手方向に記録す
るようにしている。C. Prior Art In a helical recording VTR, a control signal is recorded in the longitudinal direction of the tape so that the relationship between the tape feed during playback and the rotational position of the rotary head matches the relationship during recording.
このようなコントロール信号として、例えばＮＴＳＣ方
式のディジタルＶＴＲについて世界的に定められた第７
図に示す規格のものがある。このコントロール信号ＣＴ
Ｌは、回転ドラムが１回転するごとに記録されるサーボ
リファレンスパルス信号ＳＲＰと、１ビデオフレームご
とに記録されるビデオフレームパルス信号ＶＦＰと、１
オーデイオフレームごとに記録されるオーディオフレー
ムパルス信号ＡＦＰと、１カラーフレームごとに記録さ
れるカラーフレームパルス信号ＣＦＰとを所定の位相関
係で重畳して形成されている。As such a control signal, for example, the 7th control signal specified worldwide for NTSC digital VTRs is used.
There are standards shown in the figure. This control signal CT
L is a servo reference pulse signal SRP recorded every time the rotating drum rotates once, a video frame pulse signal VFP recorded every video frame, and 1
It is formed by superimposing an audio frame pulse signal AFP recorded for each audio frame and a color frame pulse signal CFP recorded for each color frame in a predetermined phase relationship.
このディジタルＶＴＲは回転ドラムが５回転して１ビデ
オフレームのビデオ信号を記録するように定められてい
るため、ビデオフレームパルス信号ＶＦＰの周期はサー
ボリファレンスパルス信号ＳＲＰの周期（以下、ＣＴＬ
ピッチと呼ぶ）の５倍（５ＣＴＬピツチ）である。また
、ＮＴＳＣ方式の場合、２ビデオフレームが１カラーフ
レームであるのでカラーフレームパルス信号ＣＦＰの周
期はｌ０ＣＴＬピツチである。This digital VTR is designed so that the rotating drum rotates five times to record one video frame of video signals, so the period of the video frame pulse signal VFP is the period of the servo reference pulse signal SRP (hereinafter referred to as CTL).
(5 CTL pitch). Further, in the case of the NTSC system, since two video frames are one color frame, the period of the color frame pulse signal CFP is 10 CTL pitches.
さらにまた、この規格においてはビデオ信号の５フレー
ムのトラックの範囲に対応する領域にシャツリング等を
行なうための所定単位（オーディオフレームと呼ぶ）の
オーディオ信号を記録するように定められているためオ
ーディオフレームパルス信号ＡＦＰの周期は２５ＣＴＬ
ピツチになる。Furthermore, this standard stipulates that a predetermined unit (referred to as an audio frame) of an audio signal for performing shattling, etc., be recorded in an area corresponding to the range of a 5-frame track of a video signal. The period of frame pulse signal AFP is 25CTL
It becomes pitchy.
従って、コントロール信号ＣＴＬはＩＣＴＬピッチごと
に区切ってみた場合、全てのパルス信号ＳＲＰ、ＶＦＰ
、ＡＦＰ、ＣＦＰを含むＣＴＬピッチ期間（第８図（Ａ
））と、３つのパルス信号ＳＲＰ、ＶＦＰ、ＡＦＰを含
むＣＴＬピッチ期間（第８図（Ｂ））と、両波は状に３
つのパルス信号ＳＲＰ、ＶＦＰ、ＣＦＰを含むＣＴＬピ
ッチ期間（第８図（Ｃ））と、２つのパルス信号ＳＲＰ
。Therefore, when the control signal CTL is divided into ICTL pitches, all pulse signals SRP, VFP
, AFP, and CFP (CTL pitch period including
)) and the CTL pitch period (Fig. 8(B)) including three pulse signals SRP, VFP, and AFP, and both waves are in the shape of 3.
A CTL pitch period including three pulse signals SRP, VFP, and CFP (Fig. 8(C)) and two pulse signals SRP
.
ＶＦＰを含むＣＴＬピッチ期間（第８図（Ｄ））と、サ
ーボリファレンスパルス信号ＳＲＰだけを含むＣＴＬピ
ッチ期間（第８図（Ｅ））とに分けることができ、これ
らのＣＴＬピッチ期間が所定順序で周期的に現れるよう
になっている。It can be divided into a CTL pitch period including VFP (Fig. 8 (D)) and a CTL pitch period (Fig. 8 (E)) including only the servo reference pulse signal SRP, and these CTL pitch periods are arranged in a predetermined order. It appears periodically.
Ｄ発明が解決しようとする問題点
ところで、再生時においてコントロール信号ＣＴＬに基
づきテープ走行制御や、トラッキング制御等の各種制御
を行なおうとすると、コントロール信号ＣＴＬから各種
パルス信号ＳＲＰ、ＶＦＰ。D Problems to be Solved by the Invention By the way, when attempting to perform various controls such as tape running control and tracking control based on the control signal CTL during playback, various pulse signals SRP and VFP are generated from the control signal CTL.
ＡＦＰ、ＣＦＰを検出分離することが必要となる。It is necessary to detect and separate AFP and CFP.
サーボリファレンスパルス信号ＳＲＰは当該パルス信号
ＳＲＰの何れかのエツジを検出したとき、第９図（Ｂ）
に示すように他のパルス信号ＶＦＰ、ＡＦＰＳＣＦＰが
現れる期間をマスクし得るマスクパルス信号ＭＳＫを形
成してコントロール信号ＣＴＬＦＩ（第９図（Ａ））を
マスクすることにより検出分離することができる。他の
パルス信号ＶＦＰ、ＡＦＰ、ＣＦＰは、サーボリファレ
ンスパルス信号ＳＲＰのタイミングからそれぞれ、ビデ
オフレームパルス信号ＶＦＰの期間だけを含むビデオフ
レームウィンド信号ＶＦＷ（第１０図（Ｂ）〉、オーデ
ィオフレームパルス信号ＡＦＰの期間だけを含むオーデ
ィオフレームウィンド信号ＡＦＷ（第１０図（Ｃ）”）
、カラーフレームパルス信号ＣＦＰの期間だけを含む
カラーフレームウィンド信号ＣＦＷ（第１０図（Ｄ））
を得ることにより、コントロール信号ＣＴＬ□（第１０
図（Ａ））より検出分離することができる。When any edge of the servo reference pulse signal SRP is detected, the servo reference pulse signal SRP changes as shown in FIG. 9(B).
Detection and separation can be performed by masking the control signal CTLFI (FIG. 9(A)) by forming a mask pulse signal MSK that can mask the period in which the other pulse signals VFP and AFPSCFP appear, as shown in FIG. The other pulse signals VFP, AFP, and CFP are a video frame window signal VFW (see FIG. 10 (B)) and an audio frame pulse signal AFP that include only the period of the video frame pulse signal VFP from the timing of the servo reference pulse signal SRP, respectively. Audio frame wind signal AFW including only the period (FIG. 10(C)'')
, a color frame window signal CFW including only the period of the color frame pulse signal CFP (FIG. 10(D))
By obtaining the control signal CTL□ (10th
It can be detected and separated from Figure (A)).
このようなウィンド信号を用いた検出分離方法を実現し
ようとすると、個別にウィンド信号ＶＦＷ、ＡＦＷ、Ｃ
ＦＷを形成しなければならないため、ウィンド信号ＶＦ
Ｗ、ＡＦＷ、ＣＦＷの立上り時点を形成するための遅延
回路（例えば、モノマルチバイブレータ）及びウィンド
信号ＶＦＷ。When attempting to realize a detection separation method using such a wind signal, it is necessary to separately detect the wind signals VFW, AFW, and C.
Since FW must be formed, the wind signal VF
A delay circuit (for example, a mono-multivibrator) for forming the rising time of W, AFW, CFW and a wind signal VFW.
ＡＦＷ、ＣＦＷの立上り期間を形成するためのウィンド
形成回路（例えば、モノマルチバイブレーク）を別個用
意しなければならず、また、可変速再生モードに応じら
れるように遅延回路、ウィンド形成回路を時間情報を可
変できるように形成しなければならない。そのため、構
成が複雑、大型化すると共に、データ処理が煩雑になる
おそれがあった。It is necessary to separately prepare a window forming circuit (for example, a mono multi-by-break) to form the rising period of AFW and CFW, and also a delay circuit and a window forming circuit with time information so as to correspond to the variable speed playback mode. must be formed so that it can be varied. Therefore, the configuration may become complicated and large, and data processing may become complicated.
しかも、リバース再生モードに対してはＩＣＴ■７ピツ
チ期間ごとに見た場合、最初のパルス信号がフォワード
再生モードのようにサーボリファレンスパルス信号ＳＲ
Ｐと定まっていないので、上述の構成をそのまま適用で
きず、別個な回路を必要とすることになる。Moreover, for the reverse playback mode, when looking at the ICT ■ every 7 pitch periods, the first pulse signal is the servo reference pulse signal SR as in the forward playback mode.
Since P is not determined, the above-mentioned configuration cannot be applied as is, and a separate circuit is required.
本発明は以上の点を考慮してなされたもので、各種パル
ス信号を重畳してなるコントロール信号から重畳されて
いる各種パルス信号を再生方向、再生速度に関係なく、
容易、かつ確実に検出分離することのできる簡易な磁気
記録再生装置を提供しようとするものである。The present invention has been made in consideration of the above points, and it is possible to convert various pulse signals superimposed from a control signal formed by superimposing various pulse signals, regardless of the reproduction direction or reproduction speed.
The object is to provide a simple magnetic recording/reproducing device that can detect and separate easily and reliably.
Ｅ問題点を解決するための手段
かかる問題点を解決するため、本発明においては、所定
周期（ＩＣＴＬピッチ）を有する基準のコントロールパ
ルス信号ＳＲＰと、基準のコントロールパルス信号ＳＲ
Ｐから所定周期より短い所定期間内に存在し、所定周期
の整数倍の周期を有する複数のコントロールパルス信号
ＶＦＰ、ＡＦＰ、ＣＦＰとを重畳してなるコントロール
信号ＣＴＬが記録がされているコントロールトラックか
らコントロール信号ＣＴＬをピックアップして各’：Ｊ
７ ） ロー ＪＬｔ／’：ルス信号ＳＲＰ、ＶＦＰ
、ＡＦＰ。E Means for Solving Problems In order to solve these problems, in the present invention, a reference control pulse signal SRP having a predetermined period (ICTL pitch) and a reference control pulse signal SR are provided.
From a control track on which a control signal CTL is recorded, which is present within a predetermined period shorter than a predetermined period from P and is formed by superimposing a plurality of control pulse signals VFP, AFP, and CFP having a period that is an integral multiple of the predetermined period. Pick up the control signal CTL and each ':J
7) Low JLt/': Lux signal SRP, VFP
, AFP.
ＣＦＰを再生分離する磁気記録再生装置において、
□基準のコントロールパルス信号ＳＲＰから所定期関内
にコントロールパルス信号が含まれているか否かをパタ
ーン（第５図参照）として検出し、この検出されたパタ
ーンに基づき各コントロールパルス信号ＳＲＰ、ＶＦＰ
、ＡＦＰ、ＣＦＰを再生分離して出力するようにした。In a magnetic recording and reproducing device that reproduces and separates CFP,
□Detect whether or not a control pulse signal is included within a predetermined period from the reference control pulse signal SRP as a pattern (see Figure 5), and based on this detected pattern, each control pulse signal SRP, VFP
, AFP, and CFP are regenerated and separated and output.
Ｆ作用
各コントロールパルス信号ＳＲＰ、ＶＦＰ、ＡＦＰ、Ｃ
ＦＰを含まれていることを例えば論理「１」、含まれて
いないことを論理「０」に対応付けると、コントロール
パルス信号ＣＴＬは所定期間でみると、論理「０」、「
１」でなる信号パターンとみることができる。F action each control pulse signal SRP, VFP, AFP, C
For example, if the inclusion of FP is associated with a logic "1" and the absence of an FP is associated with a logic "0", the control pulse signal CTL will be a logic "0" or "0" when viewed over a predetermined period.
1" can be seen as a signal pattern.
このパターンを検出すると、逆に各コントロールパルス
信号ＳＲＰ、ＶＦＰ、、ＡＦＰ、ＣＦＰが含まれている
か否かを判断でき、このパターンに基づき各コントロー
ルパルス信号を分離して出力するようにした。When this pattern is detected, it can be determined whether or not the control pulse signals SRP, VFP, AFP, and CFP are included, and each control pulse signal is separated and output based on this pattern.
Ｇ実施例 以下、図面について本発明の一実施例を詳述する。G example Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
第１図においてコントロールヘッド（図示せず）により
ピックアップされたコントロール信号ＣＴＬ□（第２図
（Ａ））は比較回路１に与えられる。比較回路１はこの
コントロール信号ＣＴＬＰＩＩを切換回路１２を介して
与えられる基準信号Ｔ）（Ｆと比較し、コントロール信
号ＣＴ Ｌ□に含まれている正負両極性のパルスが連続
して１つのパルス信号をなしているダブレ゛ント形状の
パルス信号から正極性のパルス信号を取り出してなる波
形整形信号３１（第２図（Ｂ）、第３図（Ａ））を得て
エツジ検出回路２に与える。A control signal CTL□ (FIG. 2(A)) picked up by a control head (not shown) in FIG. 1 is applied to a comparison circuit 1. The comparator circuit 1 compares this control signal CTLPII with a reference signal T) (F) given via the switching circuit 12, and the pulses of both positive and negative polarities included in the control signal CTLPII are successively combined into one pulse signal. A waveform shaping signal 31 (FIG. 2(B), FIG. 3(A)) is obtained by extracting a positive polarity pulse signal from the double-shaped pulse signal forming the doublet shape, and is applied to the edge detection circuit 2.
エツジ検出回路２は第３図に示すように到来する波形整
形信号３１（第３図（Ａ））の立上りエツジを検出する
と、直ちに立上がる、波形整形信号Ｓ１の立上り期間よ
り十分に短い立上り期間を有する第１のエツジ検出信号
Ｓ２（第３図（Ｂ））を形成して例えばシフトレジスタ
構成の直並列変換回路３のデータ入力端に与える。また
、エラジ検出回路２は波形整形信号３１．（第３図（Ａ
））の立下りエツジを検出すると、その立下りエツジよ
り僅かに遅れ、かつ第１のエツジ検出信号Ｓ２の立上り
期間において立上がる十分に短い立上り期間を有する第
２のエツジ検出信号３３（第３図（Ｃ））を形成してオ
ア回路４を介して直並列変換回路３のクロック入力端に
与える。As shown in FIG. 3, when the edge detection circuit 2 detects the rising edge of the incoming waveform shaping signal 31 (FIG. 3(A)), the edge detection circuit 2 immediately rises, with a rising period sufficiently shorter than the rising edge of the waveform shaping signal S1. A first edge detection signal S2 (FIG. 3(B)) having the following value is formed and applied to the data input terminal of the serial-to-parallel conversion circuit 3 having a shift register configuration, for example. The error detection circuit 2 also receives a waveform shaping signal 31. (Figure 3 (A
)), a second edge detection signal 33 (third (C)) and is applied to the clock input terminal of the serial/parallel conversion circuit 3 via the OR circuit 4.
第２のエツジ検出信号Ｓ３はパルスジェネレータ５のリ
セット入力端にも与えられる。パルスジェネレータ５は
コントロール信号ＣＴＬの最も接近して隣合うパルス信
号が現れる時間Ｔの例えばＪＴ倍の周期１丁Ｔを有する
クロック信号ＣＫ（第２図（Ｃ））を発生するものであ
り、再生速度データＶＥＲを受けて時間Ｔが可変速再生
モードであるために変化してもＪＴのクロック信号ＣＫ
を発生するようになされている。The second edge detection signal S3 is also applied to the reset input terminal of the pulse generator 5. The pulse generator 5 generates a clock signal CK (FIG. 2 (C)) having a period T that is, for example, JT times the time T at which the closest adjacent pulse signal of the control signal CTL appears. Even if the time T changes in response to the speed data VER because it is in variable speed playback mode, the JT clock signal CK
It is designed to occur.
ここで、クロック信号ＣＫの周期ＪＴは再生コントロー
ル信号ＣＴＬＰ！ｌに時間軸変動があっても到来するリ
セット信号としての第２のエツジ検出信号Ｓ３と現れる
順序が逆転しないように定められている。Here, the period JT of the clock signal CK is the reproduction control signal CTLP! It is determined that even if there is a time axis variation in l, the order of appearance with the arriving second edge detection signal S3 as a reset signal will not be reversed.
パルスジェネレータ５から送出されたクロック信号ＣＫ
はオア回路４を介して直並列変換回路３に与えられる。Clock signal CK sent from pulse generator 5
is applied to the serial/parallel converter circuit 3 via the OR circuit 4.
直並列変換回路３は、例えば６ビツトＱ１〜Ｑ６のシス
トレジスタからなり、第２のエツジ検出信号Ｓ３又はク
ロック信号ＣＫが到来するごとにそのときのデータを取
込みＱｌからＱ６へ向かいシフトする。第３図に示すよ
うに、検出信号Ｓ３が与えられたときにはデータ信号Ｓ
２は論理「１」に立上っているので、論理「１」のデー
タが直並列変換回路３に取込まれ、これに対して、クロ
ック信号ＣＫの周期が＼ｈ□Ｔに選定されているので、
クロック信号ＣＫが与えられたときにはデータ信号Ｓ２
は論理「０」に立下っており、論理「０」のデータが直
並列変換回路３に取込まれるようになっている。The serial/parallel conversion circuit 3 is composed of, for example, a 6-bit sister register Q1 to Q6, and each time the second edge detection signal S3 or clock signal CK arrives, the serial/parallel conversion circuit 3 takes in the data at that time and shifts it from Q1 to Q6. As shown in FIG. 3, when the detection signal S3 is applied, the data signal S
2 has risen to logic "1", data of logic "1" is taken into the serial/parallel converter circuit 3, and in contrast, the period of the clock signal CK is selected as \h□T. Because there are
When the clock signal CK is applied, the data signal S2
has fallen to logic "0", and data of logic "0" is taken into the serial/parallel conversion circuit 3.
ブランク検出回路６は、Ｉ ＣＴＬピッチ期間ごとに、
コントロール信号ＣＴＬＰＩにおけるパルス信号ＳＲＰ
、ＶＦＰ、ＡＦＰ、ＣＦＰが現れる期間の終了を検出す
るものであり、検出信号Ｓ３が到来するごとにリセット
され、クロック信号ＣＫが２個連続したときに立上るブ
ランク信号ＢＫ（第２図（Ｄ））を形成してラッチ回路
７にイネーブル信号として与える。ラッチ回路７はこの
ときの直並列変換回路３の並列データＱ３〜Ｑ６をラッ
チするようになされており、そのラッチ出力しＡＴがデ
コーダ８に与えられる。The blank detection circuit 6 performs the following for each ICTL pitch period:
Pulse signal SRP in control signal CTLPI
, VFP, AFP, and CFP. It is reset every time the detection signal S3 arrives, and a blank signal BK (see Fig. 2 (D )) is provided to the latch circuit 7 as an enable signal. The latch circuit 7 is designed to latch the parallel data Q3 to Q6 of the serial/parallel conversion circuit 3 at this time, and the latch output AT is given to the decoder 8.
ここで、ブランク信号ＢＫの立下り期間において直並列
変換回路３のクロック入力端に与えられるパルス数は、
第５図に示すように当該ＣＴＬピッチ期間に含まれるパ
ルス信号ＳＲＰ、ＶＦＰ。Here, the number of pulses given to the clock input terminal of the serial-to-parallel converter circuit 3 during the falling period of the blank signal BK is:
As shown in FIG. 5, pulse signals SRP and VFP are included in the CTL pitch period.
ＡＦＰ、ＣＦＰの状態（パターン）によって異なり、ま
た、到来するデータＳ２もパターンによって異なり、そ
のため、ラッチ時における直並列変換回路３の内容は第
５図に示すようになる。This varies depending on the state (pattern) of AFP and CFP, and the incoming data S2 also varies depending on the pattern. Therefore, the contents of the serial/parallel conversion circuit 3 at the time of latching are as shown in FIG.
デコーダ８はこのラッチ出力ＬＡＴ （Ｑ３〜Ｑ６）に
基づき、当該ＣＴＬピッチ期間に含まれるパルス信号Ｖ
ＦＰ、ＣＦＰ、ＡＦＰを判別し、含まれているパルス信
号に対応する分離信号ＶＤＥＴ（第４図（Ｃ）） 、Ｃ
ＤＥＴ （第４図（Ｅ））、ＡＤＥＴ （第４図（Ｇ）
）をそれぞれビデオフレーム用カウンタ９、オーディオ
フレーム用カウンタ１０、カラーフレーム用カウンタ１
１のブリセ゛ント入力端に与える。Based on this latch output LAT (Q3 to Q6), the decoder 8 outputs a pulse signal V included in the CTL pitch period.
Distinguish FP, CFP, and AFP and separate signals VDET (Fig. 4 (C)) corresponding to the included pulse signals.
DET (Figure 4 (E)), ADET (Figure 4 (G)
) are respectively designated as video frame counter 9, audio frame counter 10, and color frame counter 1.
1 to the brissent input terminal.
ここで、上述したブランク信号ＢＫ（第４図（Ａ））は
Ｉ ＣＴＬピッチ期間の周期を有し、その立下りエツジ
がサーボリファレンスパルス信号ＳＲＰの立下りエツジ
と同期しているので、サーボリファレンスパルス信号Ｓ
ＲＰのタイミングを表す信号となる。従って、サーボリ
ファレンスパルス信号ＳＲＰの検出分離信号として用い
ることができる。このブランク信号ＢＫはカウンタ９．
１０．１１において分周され、各カウンタ９．１０．１
１からそれぞれ第４図（Ｂ）、（Ｄ）、（Ｆ）に示すよ
うなビデオフレーム信号ＶＦ、カラーフレーム信号ＣＦ
、オーディオフレーム信号ＡＦが出力されるようになさ
れている。これら各種フレーム信号ＶＦ、ＡＦ、ＣＦは
プリセット入力端に与えられる上述した分離信号ＶＤＥ
Ｔ、ＡＤＥＴ。Here, the above-mentioned blank signal BK (FIG. 4(A)) has a period equal to the ICTL pitch period, and its falling edge is synchronized with the falling edge of the servo reference pulse signal SRP. Pulse signal S
This is a signal representing the timing of RP. Therefore, it can be used as a detection separation signal for the servo reference pulse signal SRP. This blank signal BK is sent to the counter 9.
10.11, each counter 9.10.1
1 to a video frame signal VF and a color frame signal CF as shown in FIGS. 4(B), (D), and (F), respectively.
, audio frame signal AF are output. These various frame signals VF, AF, and CF are connected to the above-mentioned separated signal VDE which is applied to the preset input terminal.
T. ADET.
ＣＤＥＴに基づき位相が合わせられるようになさく１４
）
れている。Make sure the phase is matched based on CDET14
).
以上はフォワード再生モードに応じられる構成であるが
、この実施例においては以上の構成に加えてリバース再
生モードに応じられる構成を有する。すなわち、フォワ
ード再生モード又はリバース再生モードの選択状態を表
すモード選択信号Ｆ／Ｒが基準信号切換回路Ｉ２、エツ
ジ検出回路２、及びデコータ８に与えられるようになさ
れている。The above configuration is compatible with the forward playback mode, but in addition to the above configuration, this embodiment has a configuration that can support the reverse playback mode. That is, a mode selection signal F/R indicating the selected state of forward reproduction mode or reverse reproduction mode is applied to reference signal switching circuit I2, edge detection circuit 2, and decoder 8.
リバース再生モードにおいては基準信号切換回路１２は
コントロール信号ＣＴＬ□から負極性パルスだけを取り
出せる基準信号ＴＨＲ側に切換えられ、かくして、比較
回路１より第６図（Ｂ）に示すような波形整形信号Ｓ１
が出力されるようになされている。また、エツジ検出回
路２はリバース再生モードにおいては波形整形信号Ｓ１
の立下りエツジを検出したとき、エツジ検出信号Ｓ２、
Ｓ３（第３図（Ｂ）、（Ｃ））を送出するようになされ
ている。さらにまた、デコーダ８はリバース再生モード
においては異なるデコード内容を出力するようになされ
ている。In the reverse playback mode, the reference signal switching circuit 12 is switched to the reference signal THR side that can extract only negative pulses from the control signal CTL□, and thus the comparator circuit 1 outputs a waveform shaped signal S1 as shown in FIG. 6(B).
is output. Further, the edge detection circuit 2 outputs the waveform shaped signal S1 in the reverse playback mode.
When a falling edge of is detected, the edge detection signal S2,
S3 (FIGS. 3(B) and 3(C)) is transmitted. Furthermore, the decoder 8 is configured to output different decoded contents in reverse playback mode.
以上の構成において、フォワード再生モードが選択され
て再生されたコントロール信号ＣＴＬＰＩＩが当該装置
に与えられると、比較回路１において基準信号ＴＨＦに
基づいて波形整形され、その波形整形信号Ｓ１の立下り
に基づきコントロール信号ＣＴ Ｌ Ｆ ｌにパルス信
号ＶＦＰ、ＡＦＰ、ＣＦＰが含まれているか否かの情報
が直並列変換回路３に取り込まれて行き、ラッチ回路７
においてパルス信号が含まれなくなった時点で信号パタ
ーンとしてラッチされる。In the above configuration, when the forward reproduction mode is selected and the reproduced control signal CTLPII is given to the device, it is waveform-shaped in the comparator circuit 1 based on the reference signal THF, and based on the falling edge of the waveform-shaped signal S1. Information as to whether or not the control signal CT L F l includes the pulse signals VFP, AFP, CFP is taken into the serial/parallel conversion circuit 3, and the latch circuit 7
When the pulse signal is no longer included, the signal pattern is latched.
これと同時にサーボリファレンスパルス信号ＳＲＰのタ
イミング信号ＢＫ （ＳＲ）がブランク検出回路６にお
いて検出され、出力されると共に、カウンタ群９〜１１
に与えられて分周されるビデオフレーム信号ＶＦ、オー
ディオフレーム信号ＡＦ、カラーフレーム信号ＣＦが形
成される。これらフレーム信号ＶＦ、ＡＦ、ＣＦは、ラ
ッチ出力ＬＡＴに基づきデコーダ８においてデコードさ
れた分離信号ＶＤＡＴ、ＡＤＡＴ、ＣＤＡＴにより同期
されて出力される。At the same time, the timing signal BK (SR) of the servo reference pulse signal SRP is detected in the blank detection circuit 6 and outputted, and the counter groups 9 to 11
A video frame signal VF, an audio frame signal AF, and a color frame signal CF are formed by being applied to and frequency-divided. These frame signals VF, AF, and CF are synchronized and output by separated signals VDAT, ADAT, and CDAT decoded by the decoder 8 based on the latch output LAT.
フォワード再生モードの再生速度が変化しても、僅かに
速度データＶＥＲを変化させることにより、上述のよう
にコントロール信号ＣＴＬＰＩの情報をＩ ＣＴＬピッ
チ期間ごとに信号パターンとしてラッチさせることがで
きコントロール信号ＣＴＬＰＩに応じた各種信号ＳＲ，
ＶＦ、ＡＦ、、ＣＦを出力することができる。Even if the playback speed in the forward playback mode changes, by slightly changing the speed data VER, the information of the control signal CTLPI can be latched as a signal pattern for each ICTL pitch period as described above. Various signals SR according to
It can output VF, AF, CF.
同様に、リバース再生モードが選択されて再生されたコ
ントロール信号ＣＴｌ７．が当該装置に与えられると、
比較回路１において基準信号ＴＨＲに基づいて波形整形
され、その波形整形信号Ｓ１の立上りに基づきコントロ
ール信号ＣＴＬＰＩｌにパルス信号ＶＦＰ、ＡＦＰＸＣ
ＦＰが含まれているか否かの情報が直並列変換回路３に
取り込まれて行き、ラッチ回路７においてパルス信号が
含まれなくなった時点で信号パターンとしてラッチされ
る。Similarly, the control signal CTl7. which is reproduced with the reverse reproduction mode selected. is given to the device, then
The waveform is shaped in the comparator circuit 1 based on the reference signal THR, and the pulse signals VFP and AFPXC are applied to the control signal CTLPIl based on the rise of the waveform shaped signal S1.
Information as to whether or not FP is included is taken into the serial/parallel conversion circuit 3, and is latched as a signal pattern in the latch circuit 7 when the pulse signal is no longer included.
これと同時にサーボリファレンスパルス信号ＳＲＰのタ
イミングよりクロック信号ＣＫの２周期だけ遅いタイミ
ング信号ＳＲがブランク検出回路６において形成されて
出力されると共に、カウンタ群９〜１１に与えられて分
周されるビデオフレーム信号ＶＦ、オーディオフレーム
信号ＡＦ、カラーフレーム信号ＣＦが形成される。これ
らフレーム信号ＶＦ、、ＡＦ、ＣＦは、ラッチ出力ＬＡ
Ｔに基づきデコーダ８においてリバース再生モードに対
応してデコードされた分離信号ＶＤＡＴ、ＡＤＡＴ、Ｃ
ＤＡＴにより同期されて出力される。At the same time, a timing signal SR, which is delayed by two periods of the clock signal CK than the timing of the servo reference pulse signal SRP, is generated in the blank detection circuit 6 and outputted, and is given to the counter groups 9 to 11 to be frequency-divided. A frame signal VF, audio frame signal AF, and color frame signal CF are formed. These frame signals VF, AF, CF are the latch output LA
Separated signals VDAT, ADAT, C decoded in the decoder 8 in accordance with the reverse playback mode based on T.
It is synchronized with DAT and output.
従って、リバース再生モードにおいてはサーボリファレ
ンスパルス信号ＳＲＰよりクロック信号ＣＫの２周期分
異なったタイミングではあるが、各種信号ＳＲ，ＶＦ、
ＡＦ、ＣＦを出力することができる。Therefore, in the reverse reproduction mode, the various signals SR, VF,
AF and CF can be output.
上述の実施例によれば、速度データＶＥＲに応じて、僅
かにパルスジェネレータ５から出力されるクロック信号
ＣＫの周期を変えるだけで可変速再生モードに応じるこ
とができ、可変速再生モードに応じて各種回路の特性を
変化させる必要のあった従来装置に比べて簡易な構成に
よりコントロール信号ＣＴＬ□に含まれる各種情報を検
出分離（１日）
することができる。また、はぼ同一の構成によりリバー
ス再生モードに応じることができ、別途の回路を必要と
せず、この面からも構成を簡易化している。According to the above-described embodiment, the variable speed playback mode can be supported by simply changing the period of the clock signal CK output from the pulse generator 5 in accordance with the speed data VER; Compared to conventional devices that required changing the characteristics of various circuits, various information contained in the control signal CTL□ can be detected and separated (in one day) with a simpler configuration. Further, the reverse playback mode can be supported with almost the same configuration, and no separate circuit is required, simplifying the configuration from this point of view as well.
なお、上述の実施例においてはＩ ＣＴＬピッチ期間に
含まれるパルス信号ＳＲＰ、ＶＦＰ、ＡＦＰ、ＣＦＰの
有無を信号パターンとして捉えるための構成としてエツ
ジ検出回路２、直並列変換回路３、オア回路４、パルス
ジェネレータ５、ブランク検出回ｉｍ６、ラッチ回路７
でなるものを示したが、ＩＣＴｌ、ピッチ期間に含まれ
るパルス信号の有無を信号パターンとして捉え得るもの
であればいかなる構成のものであっても良い。In the above-described embodiment, an edge detection circuit 2, a serial-to-parallel conversion circuit 3, an OR circuit 4, Pulse generator 5, blank detection circuit im6, latch circuit 7
However, any configuration may be used as long as the presence or absence of a pulse signal included in the ICTl and pitch period can be understood as a signal pattern.
また、上述の実施例においてはデコーダ８の前段にラッ
チ回路７を設けたものを示したが、デコーダ８をＰ Ｒ
ＯＭ （ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌ
ｙ ｍｅｌｌｏｒｙ ）で構成すると、ブランク信号Ｂ
Ｋを直接デコーダ８に与えることによりラッチ回路７を
省略して構成することができる。Further, in the above embodiment, the latch circuit 7 is provided before the decoder 8, but the decoder 8 is
OM (programmable read onl
y melory), the blank signal B
By directly applying K to the decoder 8, the latch circuit 7 can be omitted.
さらにまた、コントロール信号ＣＴＬＰＩに各種フレー
ムパルス信号ＶＦＰ、ＡＦＰ、ＣＦＰが含まれているか
否かを分離検出することだけを目的としている場合には
、上述のカウンタ群９〜１１を省略して装置を構成して
も良い。Furthermore, if the purpose is to separate and detect whether or not the control signal CTLPI includes various frame pulse signals VFP, AFP, and CFP, the above-mentioned counter groups 9 to 11 may be omitted and the apparatus may be configured. It may be configured.
また、上述の実施例においてはＮＴＳＣ方式のディジタ
ルＶＴＲに適用したものを示したが、ＰＡＬ方式のディ
ジタルＶＴＲに適用することもでき、要はＩＣＴＬピッ
チ期間に複数のパルス信号が重畳されてなるコントロー
ル信号を再生するものに適用し得る。コントロール信号
に含まれるパルス信号が最大Ｎ個連続して抜けるような
ＣＴＬピッチ期間があり得るコントロール信号の場合、
クロック信号ＧＫの周ｗｉＴｃをパルス信号が全である
場合の隣合うパルス信号量間隔Ｔより大きく（Ｎ＋１）
Ｔ／Ｎより小さい条件を満足するように選定すれば信号
パターンとして直並列変換回路３に蓄積でき、上述と同
様の効果を得ることができる。Furthermore, although the above-mentioned embodiment has been shown to be applied to an NTSC digital VTR, it can also be applied to a PAL digital VTR. It can be applied to anything that reproduces signals. In the case of a control signal in which there may be a CTL pitch period in which a maximum of N pulse signals included in the control signal are missed in succession,
The period wiTc of the clock signal GK is made larger (N+1) than the interval T between adjacent pulse signals when the pulse signal is all.
If it is selected so as to satisfy the condition of being smaller than T/N, it can be stored as a signal pattern in the serial/parallel conversion circuit 3, and the same effect as described above can be obtained.
Ｈ発明の効果
以上のように本発明によれば、コントロール信号に含ま
れる各種パルス信号を、コントロール信号を信号パター
ンとして検出して分離するようにしたので、可変速再生
モードにおいても各種パルス信号を確実に検出分離する
ことのできる簡易な磁気記録再生装置を容易に得ること
ができる。H Effects of the Invention As described above, according to the present invention, the various pulse signals included in the control signal are detected and separated as signal patterns, so that the various pulse signals can be detected even in the variable speed playback mode. A simple magnetic recording/reproducing device that can reliably detect and separate can be easily obtained.
第１図は本発明による磁気記録再生装置の一実施例を示
すプロ゛ンク図、第２図〜第４図はその各部のタイミン
グチャート、第５図は直並列変換回路３のラッチ時点の
データ内容を示す図表、第６図は第１図の装置のリバー
ス再生モードにおける各部のタイミングチャート、第７
図はコントロール信号のフォーマットの説明に供する路
線図、第８図はコントロール信号の所定期間ごとの波形
の説明に供する路線図、第９図及び第１０図はコントロ
ール信号に含まれる各種パルス信号に対する従来の分離
方法の説明に供する路線図である。
１・・・・・・比較回路、２・・・・・・エツジ検出回
路、３・・・・・・直並列変換回路、４・・・・・・オ
ア回路、５・・・・・・パルスジェネレータ、６・旧・
・ブランク検出回路、７・・・・・・ラッチ回路、８・
・・・・・デコーダ、ＣＴＬＰＩ・旧・・ピックアップ
されたコントロール信号。FIG. 1 is a block diagram showing an embodiment of the magnetic recording/reproducing device according to the present invention, FIGS. 2 to 4 are timing charts of each part thereof, and FIG. 5 is data at the time of latching of the serial/parallel conversion circuit 3. Figure 6 is a timing chart of each part of the device in Figure 1 in reverse playback mode; Figure 7 is a diagram showing the contents;
The figure is a route map for explaining the format of the control signal, Figure 8 is a route map for explaining the waveform of the control signal at each predetermined period, and Figures 9 and 10 are conventional diagrams for various pulse signals included in the control signal. FIG. 2 is a route map for explaining a separation method. 1... Comparison circuit, 2... Edge detection circuit, 3... Serial-to-parallel conversion circuit, 4... OR circuit, 5... Pulse generator, 6/old/
・Blank detection circuit, 7... Latch circuit, 8.
...Decoder, CTLPI/old... Picked up control signal.
Claims (1)
記基準のコントロールパルス信号から上記所定周期より
短い所定期間内に存在し、上記所定周期の整数倍の周期
を有する複数のコントロールパルス信号とを重畳してな
るコントロール信号が記録されているコントロールトラ
ックから上記コントロール信号をピックアップして上記
各コントロールパルス信号を再生分離する磁気記録再生
装置において、 上記基準のコントロールパルス信号から上記所定期間内
に上記各コントロールパルス信号が含まれているか否か
をパターンとして検出し、この検出されたパターンに基
づき上記各コントロールパルス信号を再生分離して出力
するようにしたことを特徴とする磁気記録再生装置。[Claims] A reference control pulse signal having a predetermined period, and a plurality of control pulses that exist within a predetermined period shorter than the predetermined period from the reference control pulse signal and have a period that is an integral multiple of the predetermined period. In a magnetic recording and reproducing device that picks up the control signal from a control track on which a control signal obtained by superimposing a control signal and reproduces and separates each of the control pulse signals, within the predetermined period from the reference control pulse signal. A magnetic recording/reproducing device characterized in that it detects as a pattern whether or not each of the above-mentioned control pulse signals is included, and reproduces and separates and outputs the above-mentioned control pulse signals based on the detected pattern. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61059791A JPH0731851B2 (en) | 1986-03-17 | 1986-03-17 | Magnetic recording / reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61059791A JPH0731851B2 (en) | 1986-03-17 | 1986-03-17 | Magnetic recording / reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62217454A true JPS62217454A (en) | 1987-09-24 |
| JPH0731851B2 JPH0731851B2 (en) | 1995-04-10 |
Family
ID=13123457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61059791A Expired - Fee Related JPH0731851B2 (en) | 1986-03-17 | 1986-03-17 | Magnetic recording / reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731851B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172239A (en) * | 1989-04-27 | 1992-12-15 | Matsushita Electric Industrial Co., Ltd. | Signal generator for generating a control signal including a reference signal and signal separator for separating the reference signal from the control signal |
-
1986
- 1986-03-17 JP JP61059791A patent/JPH0731851B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172239A (en) * | 1989-04-27 | 1992-12-15 | Matsushita Electric Industrial Co., Ltd. | Signal generator for generating a control signal including a reference signal and signal separator for separating the reference signal from the control signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0731851B2 (en) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138503A (en) | Field or frame recording method and apparatus for an electronic still camera | |
| NL8103677A (en) | CODED SIGNAL DISPLAY SYSTEM. | |
| JPS6358690A (en) | Reproducing device for picture signal | |
| JPS6029920A (en) | Information signal reproducer | |
| JPS62217454A (en) | Magnetic recording and reproducing device | |
| KR920002669B1 (en) | Video signal recording and playing-back apparatus and method | |
| US5200862A (en) | Eliminating signal quality deteriorations in a reproduced still image | |
| JP2655761B2 (en) | Method of generating frame control signal in VTR | |
| KR100245152B1 (en) | Magnetic recording/reproducing apparatus | |
| JP3293265B2 (en) | Time-lapse magnetic recording / reproducing device | |
| JP2630781B2 (en) | Still image playback device | |
| JP2002319210A (en) | Recording and reproducing device, and reproducing device | |
| JP2598985B2 (en) | Synchronization detection circuit of tape recorder | |
| US6671455B1 (en) | Magnetic recording apparatus and method therefor, and magnetic recording and reproduction apparatus and method therefor | |
| JPS6314430B2 (en) | ||
| JPH043714B2 (en) | ||
| JPS61273084A (en) | Magnetic recording and reproducing device | |
| JP2533080B2 (en) | Magnetic recording / reproducing device | |
| JPH02174487A (en) | Video signal recorder | |
| JPS6339284A (en) | Magnetic recording and reproducing device | |
| JPH02287952A (en) | Control signal generating device and signal separating device | |
| JPH04305875A (en) | Magnetic reproducing device | |
| JPH01228391A (en) | Color video signal processing circuit | |
| JPH0421960A (en) | Control signal generator | |
| JPH0466061B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |