JPS62214367A - Pulse time measuring circuit - Google Patents
Pulse time measuring circuitInfo
- Publication number
- JPS62214367A JPS62214367A JP5878386A JP5878386A JPS62214367A JP S62214367 A JPS62214367 A JP S62214367A JP 5878386 A JP5878386 A JP 5878386A JP 5878386 A JP5878386 A JP 5878386A JP S62214367 A JPS62214367 A JP S62214367A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse signal
- reference clock
- signal
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
被測定パルス信号のパルス時間をカウントするべくカウ
ンタに供給されるクロックパルス信号としてパルス周期
の異なるものを用意し、それらクロックパルス信号のう
ちの被測定パルス信号対応のクロックパルス信号をセレ
クタで選択してそれをカウンタに供給する。カウンタの
カウント値は被測定パルス信号対応の選択制御信号と共
に演算器に入力され、演算器からパルス時間を出力する
。[Detailed Description of the Invention] [Summary] In order to count the pulse time of a pulse signal to be measured, clock pulse signals with different pulse periods are prepared as clock pulse signals supplied to a counter, and the pulse to be measured among these clock pulse signals is A selector selects a corresponding clock pulse signal and supplies it to a counter. The count value of the counter is input to the arithmetic unit together with a selection control signal corresponding to the pulse signal to be measured, and the arithmetic unit outputs the pulse time.
これにより、各種被測定パルス信号のパルス時間を簡易
な構成の下で精度よく測定し得る。Thereby, the pulse time of various pulse signals to be measured can be measured with high accuracy under a simple configuration.
本発明は被測定パルス信号のパルス時間を計測するのに
好適なパルス時間測定回路に関する。The present invention relates to a pulse time measuring circuit suitable for measuring the pulse time of a pulse signal under test.
従来、パルス信号のパルス時間を測定するに際しては、
第3図に示されるようなカウンタ10゜12、演算器1
4から構成されたパルス時間測定回路を用いて被測定信
号100のパルス時間Tを測定することがなされていた
。即ち、カウンタ10.12にクロック信号102を与
え、被測定パルス信号100をカウンタ10のイネーブ
ル端子に与え、そしてカウンタ10のキャリ信号をカウ
ンタ12のイネーブル端子に与え、イネーブル端子がハ
イレベルの間だけクロック信号102のクロックパルス
を計数し、この計数値を出力端子QA、QB、QC,Q
Dから演算器14へ出力し、演算器14においてカウン
タ10,12の計数値とクロックパルス信号102の1
パルス時間とを積算して被測定パルス信号100のパル
ス時間Tを計測するように構成されていた。Conventionally, when measuring the pulse time of a pulse signal,
Counter 10°12, arithmetic unit 1 as shown in Fig. 3
The pulse time T of the signal under test 100 has been measured using a pulse time measuring circuit composed of 4. That is, the clock signal 102 is applied to the counters 10 and 12, the pulse signal under measurement 100 is applied to the enable terminal of the counter 10, and the carry signal of the counter 10 is applied to the enable terminal of the counter 12, and only while the enable terminal is at a high level. Count the clock pulses of the clock signal 102 and send the counted value to the output terminals QA, QB, QC, Q.
D to the arithmetic unit 14, and the arithmetic unit 14 calculates the count values of the counters 10 and 12 and 1 of the clock pulse signal 102.
The pulse time T of the pulse signal to be measured 100 is measured by integrating the pulse time.
しかしながら、第3図に示す従来の回路では、クロック
系が1系統であるために、クロックパルス信号102の
パルス幅を短い時間測定に都合の良いように定めると、
即ち、クロックパルス信号102を高速にすると、被測
定パルス信号100の測定時間Tが長い場合にはカウン
タ10,12がオーバフローするためカウンタ10,1
2の他に他のカウンタをカスケード接続しなければなら
なかった。However, since the conventional circuit shown in FIG. 3 has one clock system, if the pulse width of the clock pulse signal 102 is determined to be convenient for short time measurement,
That is, if the clock pulse signal 102 is made faster, the counters 10 and 12 will overflow if the measurement time T of the pulse signal under test 100 is long.
In addition to 2, other counters had to be cascaded.
又、逆にクロックパルス信号102のパルス幅を長くし
て測定時間Tの長いものを測定するのに都合の良い値に
定めると、即ち、クロックパルス信号102を低速にす
ると、被測定パルス信号100の測定時間Tが短い場合
には測定精度が悪くなるという欠点が生じた。Conversely, if the pulse width of the clock pulse signal 102 is made longer and set to a value convenient for measuring something with a long measurement time T, that is, if the clock pulse signal 102 is made slow, the pulse signal under test 100 When the measurement time T is short, a drawback arises in that the measurement accuracy deteriorates.
このように、従来の回路では測定時間Tの長短によって
はカウンタの数を多くしなければ精度良く測定すること
ができなかった。As described above, in the conventional circuit, depending on the length of the measurement time T, accurate measurement cannot be performed unless the number of counters is increased.
本発明は、前記従来の課題に鑑みて為されたものであり
、その目的は、カウンタの構成を複雑にすることなく測
定時間の相異なる被測定信号のパルス信号を精度良く測
定することができるパルス時間測定回路を提供すること
にある。The present invention has been made in view of the above-mentioned conventional problems, and an object thereof is to be able to accurately measure pulse signals of signals under test having different measurement times without complicating the configuration of the counter. An object of the present invention is to provide a pulse time measuring circuit.
前記目的を達成するために、本発明は、第1図に示す如
く、パルス周期が相異なる複数の基準クロックパルス信
号を発生するパルス発生器40と、被測定パルス信号対
応の選択制御信号に応答してパルス発生器の出力信号群
のうち特定の基準クロックパルス信号を選択して出力す
るセレクタ30と、被測定パルス信号のパルスに応答し
て、セレクタからの基準クロックパルス信号のクロック
パルス数を、被測定パルス信号のパルス時間の間計数す
るカウンタ50と、カウンタの計数値と前記選択制御信
号とを基に被測定パルス信号のパルス時間を計測する演
算器32とを有するパルス時間測定回路を構成したもの
である。In order to achieve the above object, the present invention, as shown in FIG. a selector 30 that selects and outputs a specific reference clock pulse signal from a group of output signals of the pulse generator; , a pulse time measuring circuit having a counter 50 that counts the pulse time of the pulse signal under test, and an arithmetic unit 32 that measures the pulse time of the pulse signal under test based on the count value of the counter and the selection control signal. It is composed of
カウンタ50に入力される被測定パルス信号のパルス幅
に応じて基準クロックパルス信号群の中から特定の基準
クロックパルス信号をセレクタ30で選択してカウンタ
50に出力する。そして被測定パルス信号のパルスに応
答してセレクタ30からの基準クロックパルス信号のク
ロックパルス数を被測定パルス信号のパルス時間の間計
数する。A selector 30 selects a specific reference clock pulse signal from a group of reference clock pulse signals according to the pulse width of the pulse signal under test inputted to the counter 50 and outputs the selected reference clock pulse signal to the counter 50 . Then, in response to the pulse of the pulse signal to be measured, the number of clock pulses of the reference clock pulse signal from the selector 30 is counted during the pulse time of the pulse signal to be measured.
そしてカウンタ50の計数値と選択制御信号とを基に被
測定パルス信号のパルス時間を計測する。Then, the pulse time of the pulse signal to be measured is measured based on the count value of the counter 50 and the selection control signal.
第2図には本発明の好適な実施例の構成が示されている
。同図において、カウンタ20のイネーブル端子(E)
にはセレクタ22を介して被測定信号200が供給され
ると共にセレクタ22.インバータ24を介して被測定
パルス信号202が、セレクタ22.ANDゲート26
を介して被測定パルス信号204.206が供給される
ようになっている。カウンタ28のイネーブル端子(E
)にはカウンタ20のキャリパルスが供給されるように
なっており、カウンタ20.2Bのクロック端子(CL
K)にはセレクタ30からの基準クロックパルス信号が
供給されるようになっている。FIG. 2 shows the configuration of a preferred embodiment of the present invention. In the figure, the enable terminal (E) of the counter 20
The signal under test 200 is supplied to the selector 22 through the selector 22, and the selector 22. The pulse signal under test 202 is transmitted via the inverter 24 to the selector 22. AND gate 26
Pulse signals to be measured 204 and 206 are supplied via the . Enable terminal of counter 28 (E
) is supplied with the carry pulse of the counter 20, and the clock terminal (CL
K) is supplied with a reference clock pulse signal from the selector 30.
このセレクタ30には、パルス周期が相異なる複数の基
準クロックパルス信号300,302,304,306
,308を出力するパルス発生器(図示省略)からの信
号が供給されるようになっており、制御手段(図示省略
)からの選択制御信号によって基準クロックパルス信号
群の中から特定の基準クロックパルス信号を選択して出
力するようになっている。又演算器32にはカウンタ2
0゜28の計数値が順次供給されると共に、セレクタ3
0によって選択された基準クロックパルス信号の1パル
ス時間の情報が選択制御信号によって供給されるように
なっている。This selector 30 has a plurality of reference clock pulse signals 300, 302, 304, 306 with different pulse periods.
, 308, and a selection control signal from a control means (not shown) selects a specific reference clock pulse from the reference clock pulse signal group. The signal is selected and output. In addition, the calculator 32 includes a counter 2.
The count value of 0°28 is sequentially supplied, and the selector 3
Information on one pulse time of the reference clock pulse signal selected by 0 is supplied by the selection control signal.
以上の構成において、セレクタ22によって被測定パル
ス信号200が選択され、こめ被測定パルス信号がカウ
ンタ20へ入力されたときには被測定パルス信号200
のパルス幅に応じて基準クロックパルス信号群の中から
被測定パルス信号200のパルス時間Tを計測するに最
適な基準クロックパルス信号をセレクタ30を介して選
択出力する。そして選択された基準クロックパルス信号
をカウンタ20,28へ出力する。カウンタ20゜28
は選択された基準クロックパルス信号のクロックパルス
数を被測定パルス信号200のパルス時間Tの間計数し
、計数値を演算器32へ出力する。演算器32はカウン
タ20,28からの計数値とセレクタ30のための選択
制御信号とを用いて被測定パルス信号200のパルス時
間Tを計測する。In the above configuration, when the pulse signal under test 200 is selected by the selector 22 and the pulse signal under test is input to the counter 20, the pulse signal under test 200
The reference clock pulse signal most suitable for measuring the pulse time T of the pulse signal under test 200 is selected and outputted from the reference clock pulse signal group via the selector 30 according to the pulse width of the reference clock pulse signal. Then, the selected reference clock pulse signal is output to the counters 20 and 28. Counter 20°28
counts the number of clock pulses of the selected reference clock pulse signal during the pulse time T of the pulse signal under test 200, and outputs the counted value to the calculator 32. The arithmetic unit 32 measures the pulse time T of the pulse signal under test 200 using the count values from the counters 20 and 28 and the selection control signal for the selector 30.
このように、被測定パルス信号200の測定時間Tに応
じて基準クロックパルス信号群の中から特定の基準クロ
ックパルス信号を選択してカウンタ20,28へ出力す
れば、カウンタ20,2Bがオーバフローする事なく被
測定パルス信号200の測定時間Tを精度良く測定する
ことができる。In this way, if a specific reference clock pulse signal is selected from the reference clock pulse signal group according to the measurement time T of the pulse signal under test 200 and outputted to the counters 20 and 28, the counters 20 and 2B will overflow. The measurement time T of the pulse signal under test 200 can be measured with high precision without any problems.
又、被測定パルス信号202のパルス時間を測定する場
合にはインバータ24によってパルス信号を反転し、又
、パルス信号204,206の立ち上がりの時間差を測
定したい場合には測定信号206を反転すると共に反転
した信号と測定信号204との論理積をANDゲート2
6によって求め、これらの信号をそれぞれセレクタ22
によってカウンタ20のイネーブル端子に供給すれば、
測定信号202,204.206のパルス時間及び立ち
上がり時間差を測定することは可能である。In addition, when measuring the pulse time of the pulse signal 202 to be measured, the pulse signal is inverted by the inverter 24, and when it is desired to measure the difference in rising time of the pulse signals 204 and 206, the measurement signal 206 is inverted and inverted. AND gate 2
6, and these signals are respectively sent to the selector 22.
If supplied to the enable terminal of the counter 20 by
It is possible to measure the pulse time and rise time difference of the measurement signals 202, 204, 206.
以上説明したように本発明によれば、基準クロックパル
ス信号群のうち被測定パルス信号のパルス幅に応じて特
定の基準クロックパルス信号をカウンタに与え、この基
準クロックパルス信号を基に被測定パルス信号の測定時
間を計測するようにしたため、カウンタの構成を複雑に
しなくてもカウンタがオーバフローせずに被測定パルス
信号のパルス時間を精度良く測定することができるとい
う優れた効果が得られる。As explained above, according to the present invention, a specific reference clock pulse signal is given to the counter according to the pulse width of the pulse signal under test among the reference clock pulse signal group, and the pulse under test is generated based on this reference clock pulse signal. Since the measurement time of the signal is measured, an excellent effect can be obtained in that the pulse time of the pulse signal to be measured can be accurately measured without overflowing the counter without complicating the configuration of the counter.
【図面の簡単な説明】
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例を示す構成図、第3図は従来
の回路の構成図である。
第1図及び第2図において、
20.28.50はカウンタ、
22.30はセレクタ、
32は演算器である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a block diagram of a conventional circuit. 1 and 2, 20.28.50 is a counter, 22.30 is a selector, and 32 is an arithmetic unit.
Claims (1)
発生するパルス発生器(40)と、被測定パルス信号対
応の選択制御信号に応答してパルス発生器の出力信号群
のうち特定の基準クロックパルス信号を選択して出力す
るセレクタ(30)と、 被測定パルス信号のパルスに応答して、セレクタからの
基準クロックパルス信号のクロックパルス数を、被測定
パルス信号のパルス時間の間計数するカウンタ(50)
と、 カウンタの計数値と前記選択制御信号とを基に被測定パ
ルス信号のパルス時間を計測する演算器(32)とを有
することを特徴とするパルス時間測定回路。[Claims] A pulse generator (40) that generates a plurality of reference clock pulse signals with different pulse periods, and a pulse generator (40) that generates a plurality of reference clock pulse signals having different pulse periods, and a pulse generator that generates a plurality of reference clock pulse signals from among the output signals of the pulse generator in response to a selection control signal corresponding to the pulse signal under test. a selector (30) that selects and outputs a specific reference clock pulse signal; and a selector (30) that selects and outputs a specific reference clock pulse signal; Counter (50)
A pulse time measuring circuit comprising: a calculator (32) that measures the pulse time of the pulse signal to be measured based on the count value of the counter and the selection control signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5878386A JPS62214367A (en) | 1986-03-17 | 1986-03-17 | Pulse time measuring circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5878386A JPS62214367A (en) | 1986-03-17 | 1986-03-17 | Pulse time measuring circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62214367A true JPS62214367A (en) | 1987-09-21 |
Family
ID=13094167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5878386A Pending JPS62214367A (en) | 1986-03-17 | 1986-03-17 | Pulse time measuring circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62214367A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04310874A (en) * | 1991-04-09 | 1992-11-02 | Fujitsu Ltd | Pulse width counter circuit |
JP2011191178A (en) * | 2010-03-15 | 2011-09-29 | Tesetsuku:Kk | Time-width measuring device |
-
1986
- 1986-03-17 JP JP5878386A patent/JPS62214367A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04310874A (en) * | 1991-04-09 | 1992-11-02 | Fujitsu Ltd | Pulse width counter circuit |
JP2011191178A (en) * | 2010-03-15 | 2011-09-29 | Tesetsuku:Kk | Time-width measuring device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100220672B1 (en) | Time interval measurer having parallel architecture | |
US3221250A (en) | Digital frequency meter | |
US3928797A (en) | Circuit for converting a frequency into a binary number | |
JPS62214367A (en) | Pulse time measuring circuit | |
RU2278390C1 (en) | Digital frequency meter | |
SU721796A1 (en) | Recirculation measuring time-to-code converter | |
SU550586A1 (en) | Digital two-channel average frequency meter | |
JPS63187913A (en) | Pulse duty detecting circuit | |
SU697962A1 (en) | Meter of pulse recurrence frequency fluctuations | |
SU1112309A1 (en) | Digital phase meter | |
SU960650A1 (en) | Device for measuring ratio of two pulse flow average counting rates | |
SU1282254A1 (en) | Device for comparing phases | |
JPH035990Y2 (en) | ||
JPS5965265A (en) | Apparatus for measuring phase | |
SU781708A1 (en) | Phase shift-to-digital code converter | |
SU543885A1 (en) | Digital phase meter | |
US3581069A (en) | Frequency to binary converter | |
SU582580A1 (en) | Device for measuring error coefficient | |
SU440609A1 (en) | Electronic frequency counter | |
SU1282016A1 (en) | Device for measuring rate of change of frequency | |
SU748269A1 (en) | Shaper of measuring interval of digital frequency-period meter | |
SU875325A1 (en) | Digital automatic meter of time intervals | |
SU579702A1 (en) | Device for automatically measuring error coefficient | |
SU740230A1 (en) | Digital cardiotachometer | |
SU945820A1 (en) | Device for measuring number of periods |