JPS62209909A - Ultra high frequency semiconductor circuit - Google Patents
Ultra high frequency semiconductor circuitInfo
- Publication number
- JPS62209909A JPS62209909A JP5283686A JP5283686A JPS62209909A JP S62209909 A JPS62209909 A JP S62209909A JP 5283686 A JP5283686 A JP 5283686A JP 5283686 A JP5283686 A JP 5283686A JP S62209909 A JPS62209909 A JP S62209909A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- bias circuit
- ultra
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000010355 oscillation Effects 0.000 abstract description 2
- 238000009412 basement excavation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、超高周波電力の損失が少く、かつ低周波に
おけ、る半導体素子の安定動作を可能にする超高周波半
導体回路のバイアス供給回路に関するものであろう
〔従来の技術〕
ここでは、半導体素子を用いた超高周波半導体回路の１
つである電界効果トランジスタ（以下ＦＥＴと略す）増
幅器を例として用い説明するっ第５図は、たとえば公開
特許公報昭５７−１５５１０に示された従来の構成のバ
イアス回路によるＰＥＴ増幅器の一例であるっ第５図に
おいて、 （ｌａ）はバイアス回路、（２）はマイクロ
ストリップ線路、 （３ａ）は抵抗、 （４ａ）Ｈコン
デンサ、（５）はバイアス′〔４圧端子、（６）けＦＢ
Ｔ、 ＋７１はＰＥＴのゲート電極、（８）はＦ’ＥＴ
のドレイン’ｒｇ、＠、 （９１はＦＥＴのソース電
極、１０）はバイアス回路の接読点であり、ｌ！はマイ
クロストリップ線路（２）の電気長、Ｒａは抵抗（３ａ
）の抵抗値、Ｃａはコンデンサ（４ａ）の容量値を示す
っ第５図においては、 ＦＥＴ（５１のゲート電極（
７）に対し、バイアス電圧をバイアス電圧端子（５）よ
り抵抗（３ａ）、 マイクロストリップ線路（２）を介
して印加する構成になっているうまた。ｊは所要の周波
数で４分の１波長の電気長になるように設定され、Ｃａ
は、たとえば数１００３Ｇ（ｚ程度の低い周波数まで十
分小さなリアクタンスになるように、その容゛な値が設
定されている。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a bias supply circuit for an ultra-high frequency semiconductor circuit that has little loss of ultra-high frequency power and enables stable operation of a semiconductor element at low frequencies. [Conventional technology] Here, we will discuss one of the ultra-high frequency semiconductor circuits using semiconductor elements.
This will be explained using a field effect transistor (hereinafter abbreviated as FET) amplifier as an example. Fig. 5 shows an example of a PET amplifier using a bias circuit having a conventional configuration as shown in, for example, Japanese Patent Publication No. 57-15510. In Figure 5, (la) is the bias circuit, (2) is the microstrip line, (3a) is the resistor, (4a) is the H capacitor, (5) is the bias terminal (4-voltage terminal), (6) is the FB
T, +71 is the gate electrode of PET, (8) is F'ET
The drain 'rg, @, (91 is the source electrode of the FET, 10) is the contact point of the bias circuit, and l! is the electrical length of the microstrip line (2), Ra is the resistance (3a
), and Ca indicates the capacitance value of the capacitor (4a). In Fig. 5, the gate electrode (
7), the mount is configured to apply a bias voltage from the bias voltage terminal (5) via the resistor (3a) and the microstrip line (2). j is set to have an electrical length of 1/4 wavelength at the required frequency, and Ca
is set to a variable value so as to have a sufficiently small reactance down to frequencies as low as, for example, several 1003 G(z).
第５図において、 ＦＥＴ＋６１が不安定動作たとえば
発掘等を起こしやすい低周波において、マイクロストリ
ップ、線路（２）の電気長ｌが波長と比較して十分短い
ので、バイアス回路（１ａ）はｗＪｚ図に示す等価回路
で表わす事ができろう第２図のバイアス回路の接続点ｕ
ａｌは、第５図のバイアス回路（１ａ）の接続点朋に対
応しているう第５図のバイアス回路（１ａ）により、低
周波においては、抵抗（３ａ）がＦＥＴ ＋６１に対す
る負荷として与えられるので１発］辰等の不安定動作を
防止する事ができるっ
〔発明が解決しようとする問題点〕
第５図に示した従来の構成のＦＥＴ増幅器のバイアス回
路（１ａ）は、所要の周波数近傍において、第６図に示
す等価回路で表わす事ができるう所要の周波数において
、第６図のマイクロストリップ線路（２）の電気長ｌは
４分の１波長であるので、第５図でのバイアス回路の接
続点ｑｏｌからバイアス回路（ｌａ）をみたときのイン
ピーダンスＲｂは次式で与えられる。In Figure 5, at low frequencies where FET+61 is likely to cause unstable operation, such as excavation, the electrical length l of the microstrip line (2) is sufficiently short compared to the wavelength, so the bias circuit (1a) is The connection point u of the bias circuit in Figure 2 can be expressed by the equivalent circuit shown below.
al corresponds to the connection point of the bias circuit (1a) in Fig. 5. Due to the bias circuit (1a) in Fig. 5, the resistor (3a) is applied as a load to the FET +61 at low frequencies. [Problem to be solved by the invention] The bias circuit (1a) of the conventional FET amplifier shown in FIG. In the vicinity, at the required frequency that can be expressed by the equivalent circuit shown in Fig. 6, the electrical length l of the microstrip line (2) in Fig. 6 is a quarter wavelength, so the The impedance Rb when the bias circuit (la) is viewed from the connection point qol of the bias circuit is given by the following equation.
第１１３弐ておいて、Ｚけ第５図のマイクロストリップ
線路（２）の特性インピーダンスであろう従って。Therefore, the characteristic impedance of the microstrip line (2) in FIG.
第５図のバイアス回路（１ａ）を用いた場合、所要の周
波数近傍において、第１１）式で与えられる抵抗がＦＥ
Ｔ （５）に対して並列に接続されるので、所要の周波
数における超高周波電力が消費されるっこのため、利得
の低下、雑音指数の劣化等の問題点を生じるつ
この発明は、これらの問題点を解消するために成された
もので、所要の周波数における超高周波電力の消費を減
少し、かつ従来の構成と同様に低い周波数での安定動作
を可能とする超高周波半導体回路を得ることを目的とす
る。When using the bias circuit (1a) in Fig. 5, the resistance given by equation 11) is FE in the vicinity of the required frequency.
Since it is connected in parallel to T (5), ultra-high frequency power at the required frequency is consumed, resulting in problems such as a decrease in gain and deterioration of noise figure. This was accomplished in order to solve the problems, and to obtain an ultra-high frequency semiconductor circuit that reduces ultra-high frequency power consumption at a required frequency and enables stable operation at low frequencies similar to the conventional configuration. With the goal.
この発明による超高周波半導体回路は、バイアス回路中
の抵抗に、所要の周波数近傍の超高周波では十分小さな
リアクタンスを有し、かつ低周波において大きなりアク
タンスを有するような容量値をもつコンデンサを並列に
設ける様に構成したものであるっ
〔作用〕
この発明による超高周波半導体回路は、バイアス回路を
、所要の周波数で４分の１波長の電気長を有するマイク
ロストリップ線路、抵抗とコンデンサの並列回路、及び
接地されたコンデンサの直列回路で構成することにより
、所要の周波数近傍での超高周波電力の消費を減少し、
また低周波では、 ＰＥＴを安定動作させる事ができろ
う〔発明の実施例〕
第１図に、この発明による超高周波半導体回路の一実権
例であるＦＥＴ増幅器の回路を示すつ第１図において、
（ｌｂ）はバイアス回路、 （４ｂ）はコンデンサ
で、Ｃｂはその容量値である。In the ultra-high frequency semiconductor circuit according to the present invention, a capacitor having a capacitance value that has a sufficiently small reactance at ultra-high frequencies near a required frequency and a large reactance at low frequencies is connected in parallel to the resistor in the bias circuit. [Function] The ultra-high frequency semiconductor circuit according to the present invention is configured such that the bias circuit is a microstrip line having an electrical length of a quarter wavelength at a required frequency, a parallel circuit of a resistor and a capacitor, By configuring it with a series circuit of a grounded capacitor and a grounded capacitor, the consumption of ultra-high frequency power near the required frequency is reduced.
Furthermore, at low frequencies, the PET can operate stably. [Embodiment of the Invention] Fig. 1 shows a circuit of an FET amplifier, which is an example of an ultra-high frequency semiconductor circuit according to the present invention.
(lb) is a bias circuit, (4b) is a capacitor, and Cb is its capacitance value.
第１図においては、 ＦＥＴ＋６１のゲート電標（７
）に対し、バイアス電圧をバイアス電圧端子（５）から
抵抗（３ａ）、マイクロストリップ線路（２）を介して
印加する構成になっているう第１図において、ｌは所要
の周波数で４分の１波長の電気長になるように設定され
、Ｃａはたとえば数１００１Ｇ（ｚ程度の低い周波数で
十分小さなリアクタンスになるように、その容量値が設
定されているう
またＣｂの容量値は、所要の周波数近傍においては十分
小さなリアクタンスをもち、かつ低周波においては大き
なりアクタンスであるように設定されている。In Figure 1, the gate voltage of FET+61 (7
), the bias voltage is applied from the bias voltage terminal (5) via the resistor (3a) and the microstrip line (2). The electrical length of Ca is set to be one wavelength, and the capacitance value of Ca is set to have a sufficiently small reactance at a low frequency of, for example, several 1001 G (z).The capacitance value of Cb is It is set to have a sufficiently small reactance near the frequency and a large reactance at low frequencies.
第１図において、 ＰＥＴ（６１が不安定動作、ｆｃと
えば発掘等を起こしやすい低周波においては、マイクロ
ストリップ線路（２）の電気長ｌが波長と比較して十分
短かいので、バイアス回路（１ｂ）は、第２図に示す等
両回路で表わす事ができろう第２図のバイアス回路の接
続点朋は、第１図の１１０１に対応しているう第１図の
バイアス回路（ｌｂ）ｅ用いる事により、低周波におい
て、抵抗（３ａ）がＦ’ＢＴ ｆ６１に対する負荷とし
て与えられるので９発振等の不安定動作を防止する事が
できる。In Fig. 1, at low frequencies where PET (61) tends to operate unstablely, such as fc, excavation, etc., the electrical length l of the microstrip line (2) is sufficiently short compared to the wavelength, so the bias circuit ( 1b) can be expressed by both circuits as shown in Fig. 2.The connection point of the bias circuit in Fig. 2 corresponds to 1101 in Fig. 1. By using the resistor (3a) at low frequencies, the resistor (3a) is applied as a load to the F'BT f61, making it possible to prevent unstable operation such as oscillation.
第１図に示したこの発明によるＦＥＴ増幅器のバイアス
回路（ｌｂ）ｆｌ、所要の周波数において、第３図に示
す等価回路で表わす事ができる５所要の周波数において
、第３図のマイクロストリップ線路（２）の′電気長ｌ
は４分の１波長であるので、第１図でのバイアス回路の
接続点１１αからバイアス回路（ｌｂ）をみたときのイ
ンピーダンスは無限大となる。The bias circuit (lb) fl of the FET amplifier according to the present invention shown in FIG. 2)' electrical length l
is a quarter wavelength, so the impedance when the bias circuit (lb) is viewed from the connection point 11α of the bias circuit in FIG. 1 becomes infinite.
従って、所要の周波数近傍において、第１図のバイアス
回路（１ｂ）における、超高周波電力の消費は。Therefore, in the vicinity of the required frequency, the consumption of ultra-high frequency power in the bias circuit (1b) of FIG. 1 is as follows.
従来の構成による第５図のバイアス回路（１ａ）での消
費心力よりも少なくなる。The energy consumption is lower than that of the bias circuit (1a) of FIG. 5 with the conventional configuration.
また上記実施例では、第１図に示したバイアス回路（ｘ
ｂ）に、所要の周波数で４分の１波長の長さを有するマ
イクロストリップ線路（２）を用いたが。Furthermore, in the above embodiment, the bias circuit (x
In b), a microstrip line (2) having a length of 1/4 wavelength at the required frequency was used.
所定の長さのマイクロストリップ線路でもよいうその場
合には、Ｐｆ＋要の周波数近傍で、第１図のバイアス回
路（１ｂ）は第３図に示すような無損失の先端短絡のマ
イクロストリップ線路で表わす事ができ、整合回路の一
部として動作するので１回路の小形化が図れる利点があ
る。In this case, a microstrip line of a predetermined length may be used, and in the vicinity of the Pf+ frequency, the bias circuit (1b) in Figure 1 can be replaced with a lossless microstrip line with short-circuited ends as shown in Figure 3. Since it operates as a part of a matching circuit, it has the advantage that one circuit can be made smaller.
また上記実施例では、第１図に示したバイアス回路（１
ｂ）のバイアス電圧端子＋５１’＆、抵抗（３ａ）とコ
ンデンサ（４ｂ）の並列回路と、コンデンサ（４ａ）と
の接続点に設けたが、第４図に示すように、マイクロス
トリップ線路（２）と、抵抗（３ａ）とコンデンサ（４
ｂ）の並列回路との１音読点に設けてもよく、その場合
には、バイアス回路（１ｃ）における直流消費′Ｉ−に
力を零にできる利点がある。Further, in the above embodiment, the bias circuit (1
The bias voltage terminal +51'& of b) was installed at the connection point between the parallel circuit of resistor (3a) and capacitor (4b) and capacitor (4a), but as shown in Figure 4, the microstrip line (2 ), resistor (3a) and capacitor (4
It may be provided at one reading point with the parallel circuit of b), and in that case, there is an advantage that the DC consumption 'I- in the bias circuit (1c) can be made zero.
また上記実施例では、ソース接地のＦＥＴ増幅器を用い
て説明したが、ゲート接地、ドレイン接地でありても同
様の効果を奏する。Further, in the above embodiment, the FET amplifier with a common source is used, but the same effect can be obtained even if the FET amplifier is with a common gate or a common drain.
また上記実施例では、 ＦＥＴ増幅器の場合について説
明したが、この他に発掘器、゛４相器、変調器。Furthermore, in the above embodiments, the case of the FET amplifier was explained, but in addition to the above, it can also be used as an excavator, a 4-phase amplifier, and a modulator.
ミクサ、リミタ等の超高周波半導体回路であってもよく
、また半導体素子としてＦＥＴの他に、バイポーラトラ
ンジスタ、ダイオード等を用いても同様の効果を奏する
。It may be an ultra-high frequency semiconductor circuit such as a mixer or a limiter, and the same effect can be obtained by using a bipolar transistor, a diode, etc. in addition to FET as the semiconductor element.
また上記実施例では、伝送線路として、マイクロストリ
ップ線路を用いて説明したが、トリプレート線路、同軸
線路等の伝送線路でも同様の効果を奏する事ができる。Further, in the above embodiments, a microstrip line is used as the transmission line, but the same effect can be achieved using a transmission line such as a triplate line or a coaxial line.
以上のように、この発明によれば、超高周波半導体回路
のバイアス回路における。所要周波数近傍での超高周波
電力の消費を従来よりも減少させる事ができるので、た
とえば増幅器の高利得化。As described above, the present invention provides a bias circuit for an ultra-high frequency semiconductor circuit. This makes it possible to reduce the consumption of ultra-high frequency power near the required frequency compared to conventional methods, making it possible to increase the gain of amplifiers, for example.
発掘器の低雑音化等の効果が得られる。Effects such as lower noise of the excavator can be obtained.
第１図はこの発明の一実施例にょるＦＥＴ増幅器の回路
、第２図はＦＥＴ増幅器のバイアス回路の低周波におけ
る等価回路、第３図はこの発明にょるＦＥＴ増幅器のバ
イアス回路の、所要周波数における等価回路、第４図は
この発明の他の実施例にょるＦＥＴ増幅器の回路、第５
図は従来の構成にょるＦＥＴ増幅器の回路、第６図は従
来の構成によるＦＥＴ増幅器のバイアス回路の、所要周
波数における等価回路である。
図中、 （ｌａ）・（ｌｂ）・（ｌｃ）はバイアス回路
、（２）はマイクロストリップ線路、 （３ａ）は抵抗
、 （４ａ）・（４ｂ）はコンデンサ、（５）はバイア
ス屈圧端子、（６）はＦＥＴ。
（７）はゲー１− ’４極、（８）はドレイン電極、（
９）はソース′＃Ｍ、ｉ、側はバイアス回路の接続点で
ある。Fig. 1 shows a circuit of an FET amplifier according to an embodiment of the present invention, Fig. 2 shows an equivalent circuit at a low frequency of a bias circuit of an FET amplifier, and Fig. 3 shows a required frequency of a bias circuit of an FET amplifier according to this invention. FIG. 4 is an equivalent circuit of an FET amplifier according to another embodiment of the present invention, and FIG.
The figure shows a circuit of an FET amplifier with a conventional configuration, and FIG. 6 shows an equivalent circuit at a required frequency of a bias circuit of an FET amplifier with a conventional configuration. In the figure, (la), (lb), and (lc) are bias circuits, (2) is a microstrip line, (3a) is a resistor, (4a) and (4b) are capacitors, and (5) is a bias voltage terminal. , (6) is an FET. (7) is the gate 1-'4 pole, (8) is the drain electrode, (
9) is the connection point of the bias circuit on the source '#M, i side.
Claims (4)
子を有する超高周波半導体回路において、上記超高周波
半導体回路中の超高周波電力を伝送する第１の線路に、
所定の長さを有する第２の線路の一端を接続し、この第
２の線路の他の一端に抵抗と第１のコンデンサとからな
る並列回路の一端を接続し、この並列回路の他の一端を
第２のコンデンサを介して接地し、上記第２の線路の他
の一端から上記第２のコンデンサに至るまでの間からバ
イアス電圧を印加する事を特徴とする超高周波半導体回
路。(1) In an ultra-high frequency semiconductor circuit having a semiconductor element such as a diode or a transistor, a first line for transmitting ultra-high frequency power in the ultra-high frequency semiconductor circuit,
Connect one end of a second line having a predetermined length, connect one end of a parallel circuit consisting of a resistor and a first capacitor to the other end of this second line, and connect the other end of this parallel circuit. is grounded via a second capacitor, and a bias voltage is applied from the other end of the second line to the second capacitor.
長の電気長である事を特徴とする特許請求の範囲第１項
記載の超高周波半導体回路。(2) The ultra-high frequency semiconductor circuit according to claim 1, wherein the length of the second line is an electrical length of a quarter wavelength of a required frequency.
続点から印加する構成としたことを特徴とする特許請求
の範囲第１項または第２項記載の超高周波半導体回路。(3) The ultra-high frequency semiconductor circuit according to claim 1 or 2, wherein the bias voltage is applied from a connection point between the parallel circuit and the second capacitor.
ら印加する構成としたことを特徴とする特許請求の範囲
第１項または第２項記載の超高周波半導体回路。(4) The ultra-high frequency semiconductor circuit according to claim 1 or 2, wherein the bias voltage is applied from a connection point between the second line and the parallel circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283686A JPS62209909A (en) | 1986-03-11 | 1986-03-11 | Ultra high frequency semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283686A JPS62209909A (en) | 1986-03-11 | 1986-03-11 | Ultra high frequency semiconductor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62209909A true JPS62209909A (en) | 1987-09-16 |
| JPH0535923B2 JPH0535923B2 (en) | 1993-05-27 |
Family
ID=12925931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5283686A Granted JPS62209909A (en) | 1986-03-11 | 1986-03-11 | Ultra high frequency semiconductor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62209909A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468706A (en) * | 1990-07-04 | 1992-03-04 | Mitsubishi Electric Corp | Broad band fet amplifier |
| JP2007150419A (en) * | 2005-11-24 | 2007-06-14 | Mitsubishi Electric Corp | Power amplifier |
| WO2014050611A1 (en) | 2012-09-25 | 2014-04-03 | 三菱電機株式会社 | Microwave amplifier device |
| CN110113015A (en) * | 2019-04-29 | 2019-08-09 | 中国电子科技集团公司第十三研究所 | Gate bias circuit and power amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523362A (en) * | 1975-06-26 | 1977-01-11 | Mitsubishi Electric Corp | Distribution constant type high frequency transistor circuit |
-
1986
- 1986-03-11 JP JP5283686A patent/JPS62209909A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523362A (en) * | 1975-06-26 | 1977-01-11 | Mitsubishi Electric Corp | Distribution constant type high frequency transistor circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468706A (en) * | 1990-07-04 | 1992-03-04 | Mitsubishi Electric Corp | Broad band fet amplifier |
| JP2007150419A (en) * | 2005-11-24 | 2007-06-14 | Mitsubishi Electric Corp | Power amplifier |
| WO2014050611A1 (en) | 2012-09-25 | 2014-04-03 | 三菱電機株式会社 | Microwave amplifier device |
| US9543898B2 (en) | 2012-09-25 | 2017-01-10 | Mitsubishi Electric Corporation | Microwave amplifier device |
| CN110113015A (en) * | 2019-04-29 | 2019-08-09 | 中国电子科技集团公司第十三研究所 | Gate bias circuit and power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535923B2 (en) | 1993-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274341A (en) | High-frequency power amplifier | |
| US6201445B1 (en) | High frequency power amplifier | |
| CA1265216A (en) | Power amplifier | |
| US6259337B1 (en) | High efficiency flip-chip monolithic microwave integrated circuit power amplifier | |
| US4717884A (en) | High efficiency RF power amplifier | |
| US4219779A (en) | Self-oscillating mixer circuit | |
| US4435688A (en) | FET Microwave oscillator being frequency stabilized by capacitive reactance micro-strip stub line | |
| US4547750A (en) | FET Oscillator exhibiting negative resistance due to high impedance at the source of an FET thereof | |
| US4783638A (en) | Frequency doubling oscillator working at ultra-high frequencies | |
| US3869678A (en) | Multiple transistor microwave amplifier | |
| KR20010106454A (en) | Microwave amplifier | |
| JPS62209909A (en) | Ultra high frequency semiconductor circuit | |
| US4949053A (en) | Oscillator having feedback isolated from its output | |
| KR100377285B1 (en) | Microwave amplifier | |
| JP3006252B2 (en) | Semiconductor amplifier | |
| JPH11150431A (en) | Bias circuit for microwave amplifier | |
| US7145405B2 (en) | Planar high frequency oscillator | |
| JPH04298105A (en) | Semiconductor amplifier | |
| US6380814B1 (en) | Voltage-controlled oscillator having a variable capacitive element with an electrode coupled to a resonator | |
| JPH09186536A (en) | Power amplifier circuit | |
| JPH01173908A (en) | Oscillation device and oscillation circuit used therein | |
| JPH03218102A (en) | Interdigital filter | |
| JPH05175758A (en) | Microwave integrated circuit device | |
| JP2001257546A (en) | High frequency power amplifier | |
| JP4506094B2 (en) | Voltage controlled oscillator |