JPS6220079A - Multi-picture display device - Google Patents
Multi-picture display deviceInfo
- Publication number
- JPS6220079A JPS6220079A JP60159359A JP15935985A JPS6220079A JP S6220079 A JPS6220079 A JP S6220079A JP 60159359 A JP60159359 A JP 60159359A JP 15935985 A JP15935985 A JP 15935985A JP S6220079 A JPS6220079 A JP S6220079A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- transparent
- image
- image data
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は多画面表示装置に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to a multi-screen display device.
画像表示方式の中に、複数の画面を予じめ定めた優先順
位に従って重ねて表示する多画面表示方式がある。第３
図に３つの画面（Ａ）、■）、（Ｑを優先順位Ａ）Ｃ）
Ｈに従って表示する例を示す。ここで、３つの画面（ト
）、 （Ｂ） 、 （Ｃ）の画像内容を第４図に示すも
のとすれば、これらを上記優先順位に従って重ねた場合
の画像は第５図に示すようになる。Among the image display methods, there is a multi-screen display method in which multiple screens are displayed one on top of the other in accordance with a predetermined priority order. Third
The figure shows three screens (A), ■), (Q with priority order A)C)
An example of display according to H is shown below. Here, if the image contents of the three screens (G), (B), and (C) are shown in Figure 4, the image when these are superimposed according to the above priority order is as shown in Figure 5. Become.
なお、第４図において、「−」を付す部分は透明画像で
あり、この部分では下位の画面の画像が表示される。ま
た、第３図及び第５図において、＠）はラスタ面であり
、上記画面（４）、■）。In FIG. 4, the part marked with "-" is a transparent image, and the image of the lower screen is displayed in this part. In addition, in FIGS. 3 and 5, @) is a raster surface, and the above screen (4), ■).
（Ｃ）はこのラスタ面（ト））上に設定された画像表示
領域（Ｅｏ）を使って表示される。(C) is displayed using the image display area (Eo) set on this raster plane (G).
上記優先順位及び透明情報に従って複数の画面を重ね表
示する多画面表示装置の従来構成を第６図に示す。なお
、第６図は３つの画面を重ね表示する例を示す。先の第
３図の例を用いて説明すれば、第６図において、メモリ
回路１１には、優先順位が最も高い画面（Ａ）の画像デ
ータが格納され、メモリ回路１２には、最下位の優先順
位の画面（Ｂ）の画像データが格納され、メモリ回路１
３には、２番目の優先順位を有する画面（Ｃ）の画像デ
ータが格納されている。この優先順位指定は、後述の画
面選択制御回路１５の内部レジスタによりて行われる。FIG. 6 shows a conventional configuration of a multi-screen display device that displays a plurality of screens in an overlapping manner according to the priority order and transparency information. Note that FIG. 6 shows an example in which three screens are displayed in an overlapping manner. To explain using the example of FIG. 3, in FIG. 6, the memory circuit 11 stores the image data of the screen (A) with the highest priority, and the memory circuit 12 stores the image data of the screen (A) with the lowest priority. The image data of the priority screen (B) is stored in the memory circuit 1.
3 stores the image data of the screen (C) having the second priority. This priority designation is performed by an internal register of the screen selection control circuit 15, which will be described later.
画像データ選択回路１４は画面囚が透明画像でなければ
、この画面（Ａ）の画像データを選択し、透明画像であ
れば、画面（Ｃ）の画像データを選択する。画面（Ｃ）
も透明画像であれば、画面中）の画像データを選択し、
これも透明画像であれば、すべての画面の画像データの
選択を止める。この制御を行うのが画面選択制御回路１
５で、この回路Ｉ５は指定優先順位をもとにメモリ回路
１１，１２゜１３より各画面の透明情報を得て上記制御
を行う。The image data selection circuit 14 selects the image data of screen (A) if the screen image is not a transparent image, and selects the image data of screen (C) if it is a transparent image. Screen (C)
If the image is also a transparent image, select the image data (in the middle of the screen),
If this is also a transparent image, the selection of image data on all screens is stopped. The screen selection control circuit 1 performs this control.
5, this circuit I5 obtains the transparency information of each screen from the memory circuits 11, 12 and 13 based on the designated priority order and performs the above control.
このように第６図の装置は、画面選択制御回路１５に設
定された優先順位に基づいて、メモリ回路１１〜１３の
画面構成を行なうものである。In this manner, the device shown in FIG. 6 configures the screens of the memory circuits 11 to 13 based on the priority set in the screen selection control circuit 15.
なお、第６図においては、画面の優先順位を変更する場
合は、メモリ回路１１〜１３の各画面に対する優先順位
を格納するレジスタの内容を変更すればよい。In FIG. 6, when changing the priority order of screens, the contents of the registers storing the priority order for each screen in the memory circuits 11 to 13 may be changed.
ところで、上述したような多画面表示装置においても、
セットの小形化を図るために、回路の集積回路（以下、
ＩＣと称する）化が望まれる。しかしながら、第６図の
構成では、回路のＩＣ化を図ると、ＩＣ内に設定された
画面とこｎ以外の画面との重ね表示を実現しようとして
も、後者の画面を最も高い優先順位でしか表示できない
という問題があった。これは、第６図の装置をＩＣ化し
た場合、このＩＣからは、このＩＣ内に設定された画面
の優先順位及び透明情報に従って選択された画像データ
しか得られないからである。By the way, even in the multi-screen display device as described above,
In order to reduce the size of the set, integrated circuits (hereinafter referred to as
(referred to as IC) is desired. However, with the configuration shown in Figure 6, if the circuit is integrated into an IC, even if an attempt is made to display the screen set in the IC overlapping a screen other than this one, the latter screen will only be displayed with the highest priority. The problem was that I couldn't do it. This is because when the device shown in FIG. 6 is converted into an IC, only image data selected according to the screen priority and transparency information set in the IC can be obtained from the IC.
このような問題を解決するには、ＩＣ内に予じめ必要以
上の画面数を制御する回路を設定しておけばよいわけで
あるが、このように、重ね表示可能な画面数に余裕をも
たせる構成では、ＩＣが大型化するという問題が新たに
生じる・〔発明の目的〕
この発明は上記の事情に対処すべくなされたもので、Ｉ
Ｃ内に設定された画面とこれ以外の画面を重ね表示する
場合に、後者の優先順位を自由に設定することができる
多画面表示装置を提供することを目的とする。In order to solve this kind of problem, it is possible to set up a circuit in advance in the IC that controls the number of screens that are larger than necessary, but in this way, it is possible to increase the number of screens that can be overlapped. In the configuration in which the IC is provided with a
To provide a multi-screen display device that can freely set the priority order of the latter when displaying a screen set in C and other screens in an overlapping manner.
この発明は、特定の複数の画面及びこの特定画面以外の
画面の優先順位情報を保持する手段を設け、この手段に
保持されている上記特定画面に関する優先順位情報及び
該特定画面の透明情報に従って該特定画面の画像データ
の選択を実行し、上記保持手段に保持されている全画面
の優先順位情報及び上記特定画面の透明情報に従って、
上記特定画面以外の画面よ）優先順位が高い画面が全て
透明画像か否かの判定出力会得るようにしたものである
。The present invention provides a means for holding priority information of a plurality of specific screens and screens other than the specific screen, and provides priority information regarding the specific screens held in this means and transparency information of the specific screen. Selecting the image data of the specific screen, and according to the priority information of all the screens held in the holding means and the transparency information of the specific screen,
This is to output a determination as to whether or not all screens with high priority (screens other than the above-mentioned specific screen) are transparent images.
以下、図面を参照してこの発明の実施例を詳細に説明す
る。Embodiments of the present invention will be described in detail below with reference to the drawings.
第１図はこの発明の一実施例の構成を示す回路図である
。なお、以下の説明では、ＩＣ内に設定される画面数を
２とし、これとＩＣ外部の１つの画面を重ね表示する場
合を代表として説明する。FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention. In the following description, the number of screens set inside the IC is assumed to be two, and a case in which this and one screen outside the IC are displayed in an overlapping manner will be described as a representative case.
ＩＣ内に設定された画面を（Ａ）、■）とすると、第１
図に示すメモ！Ｊ ２１ Ａ 、 ２１ Ｂには、それ
ぞれ画面（Ａ）、ω）の画像データＤＡ、ＤＢが格納さ
れている。この画像データＤＡ、ＤＢを透明検出回路２
２Ａ、２２Ｂがデコードして、詳細は後述する透明信号
ＳＡ、Ｓ、を出力する。そして、メモリ２１に、２１Ｂ
から読み出された画像データＤＡ、ＤＢは第１の画像デ
ータ選択回路２３に与えられる。If the screen set in the IC is (A), ■), then the first
Notes shown in the diagram! J 21 A and 21 B store image data DA and DB of screens (A) and ω), respectively. This image data DA, DB is transferred to the transparent detection circuit 2.
2A and 22B decode and output transparent signals SA and S, details of which will be described later. Then, in the memory 21, 21B
The image data DA and DB read from the image data selection circuit 23 are provided to the first image data selection circuit 23.
ＩＣ外部の画面を（Ｃ）とすると、優先順位レジスタ２
４には、上記３つの画面（４）、 （Ｂ） 、 （Ｃ）
の侵先頭位を示す３ビツトのデータ（ＰＬ２ ｒ ＰＬ
ｌ ｔＰＬｏ）が例えばマイクロコンピュータ等を使っ
て書き込まれる。上記優先順位データを次表に示す。表
中「高」は優先順位が最も高い画面を示し、「中」は次
の優先順位の画面を示し、「低」は優先順位が最も低い
画面を示す。If the screen outside the IC is (C), priority register 2
4 shows the above three screens (4), (B), (C)
3-bit data indicating the invasion position (PL2 r PL
l tPLo) is written using, for example, a microcomputer. The above priority data is shown in the table below. In the table, "high" indicates the screen with the highest priority, "medium" indicates the screen with the next priority, and "low" indicates the screen with the lowest priority.
表
表から明らかな如く、ビットデータ「ＰＬ２」は、ＩＣ
内部の２つの画面（Ａ） 、 （Ｂ）の優先順位を示し
、ＰＬ、 ＝ ＯならばＡ＞Ｂ、ＰＬ２＝１ならばＢ）
Ａとなっている。このピットデータ「ＰＬ２」は第１の
画面選択制御回路２５に与えられる。As is clear from the table, bit data “PL2” is IC
Indicates the priority order of the two internal screens (A) and (B), if PL = O, then A>B; if PL2 = 1, then B)
It is A. This pit data “PL2” is given to the first screen selection control circuit 25.
この制御回路２５には、さらに上記透明検出回路２２に
、２２Ｂから各画面（Ａ）、■）が透明画像か否かを示
す透明信号ＳＡ、ＳＢが与えられる。この透明信号Ｓ
Ａｒ Ｓ ！＋は対応する画面（Ａ） 、 （Ｂ）が透
明画像でなければ“０＃となシ、透明画像であれば１＃
となる。したがって、第１の画面選択制御回路２５の出
力Ｓ１は、Ａ）Ｂでかつ画面囚が透明画像でなければ１
＃となシ、画面（５）が透明画像あるいは画面（４）、
■）がいずれも透明画像の場合は０＃となる。一方、Ｂ
＞Ａでかつ画面中）が透明画像でなければ、Ｓｌ＝″０
″となり、画面（Ｂ）が透明画像あるいは画面（Ａ）
、 （Ｂ）がいずれも透明画像の場合は１”となる。This control circuit 25 is further supplied with transparent signals SA and SB from 22B to the transparency detection circuit 22, which indicate whether or not each screen (A), (2) is a transparent image. This transparent signal S
Ars! + means “0#” if the corresponding screens (A) and (B) are not transparent images, and 1# if they are transparent images.
becomes. Therefore, the output S1 of the first screen selection control circuit 25 is 1 unless A)B and the screen image is a transparent image.
#tonashi, screen (5) is a transparent image or screen (4),
(2) is 0# if both are transparent images. On the other hand, B
>A and if the image (in the screen) is not a transparent image, Sl = ″0
'', screen (B) becomes a transparent image or screen (A)
, (B) are both transparent images, the value is 1''.
第１の画像データ選択回路２３は、第１の画像選択制御
回路２５の出力Ｓ！が１”なら画像データＤＡを選択し
、′０＃なら画像データＤＢを選択する。この選択出力
は第２の画像データ選択回路２６に与えられる。この選
択回路２６には、さらにラスタレジスタ２７よりラスタ
面Ｅ（第３図参照）の画像データＤ８が与えられる。The first image data selection circuit 23 receives the output S! of the first image selection control circuit 25! If is 1'', image data DA is selected, and if '0#, image data DB is selected. This selection output is given to the second image data selection circuit 26. Image data D8 of raster plane E (see FIG. 3) is provided.
上記第２の画像データ選択回路２６の画像データ選択動
作は第２の画像選択制御回路２８の出力Ｓ、によって制
御される。この制御回路２８には、上記２つの透明信号
ＳＡ、Ｓ、及びラスク面Ｅ上の画像表示領域Ｅ０とそれ
以外の部分（第５図参照）を識別するため表示領域識別
信号ＤＳＥが与えられる。この信号ＤＳＥは画像表示領
域Ｅ０では１＃となυ、それ以外の部分でば０”となる
。したがって、制御回路２８の出力Ｓ２は、画像表示領
域Ｅｏ以外の部分では常に０＃となシ、画像表示領域Ｅ
ｏでは、２つの画面（Ａ） 、 （Ｂ）がいずれも透明
画像の場合だけ０″となシ、その他の場合は１”となる
。The image data selection operation of the second image data selection circuit 26 is controlled by the output S of the second image selection control circuit 28. This control circuit 28 is supplied with the two transparent signals SA and S, and a display area identification signal DSE for identifying the image display area E0 on the rask surface E and the other portions (see FIG. 5). This signal DSE is 1# in the image display area E0 and 0" in other parts. Therefore, the output S2 of the control circuit 28 is always 0# in parts other than the image display area Eo. , image display area E
In o, the value is 0'' only when the two screens (A) and (B) are both transparent images, and 1'' in other cases.
上記第２の画像データ選択回路２６は、第２の画像選択
制御回路２８の出力Ｓ！が１＃の場合は、第１の画像デ
ータ選択回路２３の出力を選択し、′０”の場合は、ラ
スタレジスタ２７の出力を選択する。したがって、第２
の画像データ選択回路２６からは、画像表示領域Ｅ。The second image data selection circuit 26 receives the output S! of the second image selection control circuit 28! When is 1#, the output of the first image data selection circuit 23 is selected, and when it is '0'', the output of the raster register 27 is selected.
From the image data selection circuit 26, the image display area E is displayed.
であってかつ少なくとも画面（Ａ） 、 （Ｂ）のいず
れか一方が透明画像でなければ、画像データＤＡ、ＤＢ
のいずれかが出力される。一方、画像表示領域ｇｏであ
っても、画面（Ａ） 、 （Ｂ）がいずれも透明画像で
あれば、ラスタ面Ｅの画像データＤ８が出力される。そ
して、画像表示領域Ｅ、外でおれば画像データＤ８が出
力される。and at least one of the screens (A) and (B) is not a transparent image, the image data DA, DB
Either of these will be output. On the other hand, even in the image display area go, if the screens (A) and (B) are both transparent images, the image data D8 of the raster plane E is output. If it is outside the image display area E, image data D8 is output.
なお、上記識別信号ＤＳＥは垂直ブランキング期間も′
Ｏ＃となるので、第２の画像データ選択回路２６からは
、この垂直ブランキング期間にもラスタ面Ｅの画像デー
タＤ８が出力される。Note that the above identification signal DSE also applies during the vertical blanking period.
O#, so the second image data selection circuit 26 outputs the image data D8 of the raster plane E during this vertical blanking period as well.
このため、上記第２の画像データ選択回路２６の出力を
アンドゲート２９に入力し、垂直ブランキング信号（Ｃ
，ＢＬＫ ）を使ってダートする。Therefore, the output of the second image data selection circuit 26 is input to the AND gate 29, and the vertical blanking signal (C
,BLK) to dart.
これにより、垂直ブランキング期間には、ＩＣの画像デ
ータ出力ピンＰ１に画像データが出力されないようにな
っている。This prevents image data from being output to the image data output pin P1 of the IC during the vertical blanking period.
第１図において、３０は透明判定回路である。In FIG. 1, 30 is a transparency determination circuit.
この透明判定回路３０は、優先順位レジスタ２４に格納
されている画面（５）、 （Ｂ） 、 （Ｃ）の優先順
位データ（ＰＬ２ ＋ ＰＬＩ ｒ ＰＬｏ ）とＩＣ
内に設定された画面（４）、（Ｂ）の透明信号ＳＡ、Ｓ
Ｂに従って、ＩＣ内部においてＩＣ外部の画面Ｃより優
先順位の高い画面が透明か否かを示す透明信号ＳＸを出
力する。この透明信号Ｓｘは、外部面Ｃより優先順位の
高い画面が１つでも透明画像でなければ０＃となシ、全
て透明画像であれば′１”となる。この透明信号Ｓｘを
論理式で表わすと、次式（１）のようになる。This transparency determination circuit 30 uses the priority data (PL2 + PLI r PLo) of screens (5), (B), and (C) stored in the priority register 24 and the IC
Transparent signals SA and S of screens (4) and (B) set in
According to B, a transparency signal SX is outputted indicating whether a screen having a higher priority than a screen C outside the IC inside the IC is transparent or not. This transparent signal Sx will be 0# if at least one screen with a higher priority than the external surface C is a transparent image, and will be '1'' if all images are transparent.This transparent signal Sx can be expressed by a logical formula. Expressed as the following equation (1).
但しＡＴＲＰ：５Ａ＝１ 、つまシ画面（４）が透明画
像であることを示す
ＢＴＲＰ：５Ｂ＝１ 、つまシ画面（Ｂ）が透明画像で
あることを示す
上式（１）において、第１項ａ！は画面Ｃの優先順位が
最下位である場合、つまシ、Ａ＞Ｂ＞ＣあるいはＢ＞Ａ
＞Ｃの場合に、画面（Ａ） 、 （Ｂ）がいずれも透明
画像であるか否かを判定する論理式である。第２項ａｚ
あるいは第３項ａ３は、画面（Ｃ）の優先順位が中位で
ある場合、つまシ、Ａ）Ｃ）ＢあるいはＢ）Ｃ）Ａの場
合に、画面（８）あるいは画面中）が透明画像であるか
否かを判定する論理式である。また、第４項ａ４は画面
（Ｃ）の優先順位が最上位である場合、つまシ、Ｃ〉Ａ
）ＢあるいはＣ）Ｂ）Ａである場合に、論理式Ｓ を強
制的に′１ｍにする論理式である。−例を説明すれば、
画面（５）、■）、（Ｑの優先順位がＡ）Ｂ）Ｃの場合
、第２項から第４項までは先の表からも明らかな如く、
いずれも０＃であるが、第１項においては、画面（４）
、（Ｂ）がいずれも透明画像となることによって１”と
なる。However, ATRP:5A=1, BTRP:5B=1, which indicates that the tab screen (4) is a transparent image, and BTRP:5B=1, which indicates that the tab screen (B) is a transparent image, in the above equation (1), the first Item a! If screen C has the lowest priority, then A>B>C or B>A
>C, this is a logical expression for determining whether or not both screens (A) and (B) are transparent images. 2nd term az
Alternatively, the third term a3 means that if the priority of the screen (C) is medium, the screen (8) or the middle of the screen) is a transparent image. This is a logical expression for determining whether or not. In addition, the fourth term a4 is when the priority of screen (C) is the highest, Tsumushi, C>A
)B or C)B)A, this is a logical formula that forces the logical formula S to '1m. -To give an example,
Screen (5), ■), (If the priority of Q is A) B) C, the second to fourth terms are clear from the table above,
Both are 0#, but in the first term, screen (4)
, (B) become 1'' because they all become transparent images.
このようにして得られる透明信号ＳＩ！はアンドｐ −
） ３０１にて識別信号ＤＳＥと論理積を取られること
により、画像表示領域Ｅｏにおいてのみ有効とされ、透
明信号出力用ビンＰ！に導びかれる。つまり、ビンＰ、
に導びかれる透明信号ＳＸ／は、画像表示領域Ｅｏ外で
は常に“０”となシ、画像表示領域Ｅｏ内では、外部面
Ｃより上位の画面が透明画像であるときは′１＃となシ
、その他では０”となる。The transparent signal SI obtained in this way! is andp −
) is ANDed with the identification signal DSE in step 301, so that it is valid only in the image display area Eo, and the transparent signal output bin P! be guided by. In other words, Bin P,
The transparent signal SX/ guided by is always "0" outside the image display area Eo, and becomes '1# within the image display area Eo when the screen above the external surface C is a transparent image. otherwise, it is 0''.
上記構成においては、回路ｉＩｃ化しても、ＩＣ内部の
画面（Ａ） 、 （Ｂ）とＩＣ外部の画面（Ｃ）の重ね
表示に際して、外部面（Ｃ）に対して最上位の優先順位
のみならず、その他の全ての優先順位を設定することが
できる。これを実現するための回路構成の一例を第２図
に示す。図において、３１は画面（Ｃ）の画像データＤ
及び透明信号Ｓｃを出力するメモリ回路である。この
メモリ回路３１から出力される画像データＤ は第３の
画像データ選択回路３２に与えられ、透明信号Ｓａはイ
ンバータｆ−ト３３を介してアンドダート３４に与えら
れる。上記画像データ選択回路３２には、さらに、ＩＣ
のビンＰ１に導びかれた画像データが与えられる。また
、アンドゲート３４には、さらにＩＣのビンＰ、に導ひ
かれた透明信号Ｓｘ／が与えられる。In the above configuration, even if the circuit is made into an iIC, when displaying the IC internal screens (A) and (B) and the IC external screen (C) overlappingly, only the highest priority is given to the external screen (C). You can set all other priorities. An example of a circuit configuration for realizing this is shown in FIG. In the figure, 31 is image data D of the screen (C)
and a memory circuit that outputs a transparent signal Sc. The image data D outputted from the memory circuit 31 is applied to a third image data selection circuit 32, and the transparent signal Sa is applied to an AND/DART 34 via an inverter f-33. The image data selection circuit 32 further includes an IC.
The image data derived from the bin P1 is given. Further, the AND gate 34 is further supplied with a transparent signal Sx/ led to the bin P of the IC.
上記構成によれば、外部面（Ｃ）が透明画像でなければ
、透明信号Ｓ が０＃となり、これがインバータダート
３３で反転されるので、アンドゲート３４の一方入力は
１”となる。このとき、ＩＣ内に設定された画面（Ａ）
、 （Ｂ）のうち、外部面（Ｃ）より上位の画面が透
明画像でなければ、透明信号Ｓｘｌが０”となるので、
アンドダート３４の出力Ｓ３が６０＃となる。このとき
、画像データ選択回路３２はＩＣからの画像データを選
択するので、画面（Ｃ）の画像表示は行われない。一方
、上記上位の画面が透明画像であれば、透明信号Ｓｘ／
が１”となるので、アンドダート３４の出力Ｓ３が１１
＃となる。これにより、画像データ選択回路３２では、
画像データＤｃの選択がなされ、画面（Ｃ）が画像表示
される。According to the above configuration, if the external surface (C) is not a transparent image, the transparent signal S becomes 0#, and this is inverted by the inverter dart 33, so one input of the AND gate 34 becomes 1''.At this time, , screen set in the IC (A)
, If the screen above the external surface (C) in (B) is not a transparent image, the transparent signal Sxl will be 0'', so
The output S3 of the AND dart 34 becomes 60#. At this time, since the image data selection circuit 32 selects the image data from the IC, the image on the screen (C) is not displayed. On the other hand, if the upper screen is a transparent image, the transparent signal Sx/
is 1", so the output S3 of the AND dirt 34 is 11".
becomes #. As a result, the image data selection circuit 32:
Image data Dc is selected, and screen (C) is displayed as an image.
また、外部面（Ｃ）が透明画像である場合には、透明信
号Ｓ が１＃となるので、アンドゲート３４の出力Ｓ３
はＩＣからの透明信号ＳＸｌのレベルに関係なく常に０
＃となる。したがって、この場合は、ＩＣからの画像デ
ータの選択がなされ、画面（Ｃ）が画像表示されること
はない。Furthermore, when the external surface (C) is a transparent image, the transparent signal S becomes 1#, so the output S3 of the AND gate 34
is always 0 regardless of the level of the transparent signal SXl from the IC.
becomes #. Therefore, in this case, the image data from the IC is selected and the screen (C) is not displayed as an image.
以上詳述したようにこの実施例によれば、ＩＣ外部の画
面（Ｃ）の優先順位を最上位だけでなく、ＩＣ内部の画
面（Ａ） 、 （Ｂ）の途中に位置する順位や最下位の
順位に自由に設定することができる。As described in detail above, according to this embodiment, the priority of the screen outside the IC (C) is not only the highest, but also the priority of the screen located in the middle of the screens (A) and (B) inside the IC, and the lowest priority. The ranking can be set freely.
これは次のような理由による。This is due to the following reasons.
第１図では、画面の優先順位に従った画像データの選択
は、メモリ２１ Ａ 、 ２１ Ｂから画像データＤＡ
、ＤＢを読み出した段階でレジスタ２４の格納データに
従って行うようになっている。In FIG. 1, the selection of image data according to the priority order of the screen is performed by selecting image data DA from memories 21A and 21B.
, DB is read out according to the data stored in the register 24.
したがって、この実施例によれば、外部面（Ｃ）も踏ま
えた優先順位の設定が可能となる。そして、さらに、設
定された優先順位に従った外部面（Ｃ）の表示を可能と
するために、この画面（Ｃ）より優先順位が上位にある
画面の透明情報をＩＣ外部に導びくようにしているので
、外部面（Ｑの優先順位が最上位以外の順位にある場合
であっても、上位の画面を考慮した外部面（Ｃ）の表示
が可能となるわけである。Therefore, according to this embodiment, it is possible to set the priority order taking into consideration the external aspect (C). Furthermore, in order to enable display of the external surface (C) according to the set priority order, the transparent information of the screen whose priority order is higher than this screen (C) is led to the outside of the IC. Therefore, even if the priority of the external surface (Q) is other than the highest priority, it is possible to display the external surface (C) in consideration of the higher-ranking screen.
なお、この発明は先の実施例に限定されるものではない
。Note that the present invention is not limited to the above embodiments.
例えば、ＩＣ内に先の第２図に示すインバータ３３、ア
ンド回路３４を設け、このＩＣに透明信号Ｓｅを入力し
てＩＣから信号Ｓ３を出力するようにしてもよい。さら
に、ＩＣ内に画像データ選択回路３２を設けてこのＩＣ
に画像データＤｅｔ入力して、合成画面データを出力す
るようにしてもよい。For example, the inverter 33 and the AND circuit 34 shown in FIG. 2 may be provided in the IC, and the transparent signal Se may be input to the IC and the signal S3 may be output from the IC. Furthermore, an image data selection circuit 32 is provided in the IC, and this IC
It is also possible to input the image data Det into the image data and output the composite screen data.
このようにこの発明によれば、ＩＣ内に設定された画面
とこれ以外の画面を重ね表示する場合に、後者の優先順
位を希望の順位に自由に設定することができる多画面表
示装置を提供することができる。As described above, the present invention provides a multi-screen display device in which when a screen set in an IC and a screen other than the above are displayed in an overlapping manner, the priority order of the latter can be freely set to a desired order. can do.
第１図はこの発明の一実施例の構成を示す回路図、第２
図は第１図に示す装置における外部面の接続構成を示す
図、第３図乃至第５図は多画面表示方式を説明するため
の図、第６図は従来の多面表示装置の構成を示す図であ
る。
２１に、２１Ｂ・・・メモリ、２２に、２２Ｂ・・・透
明検出回路、２３．２６・・・画像データ選択回路、２
４・・・優先順位レジスタ、２５．２８・・・画面選択
制御回路、２７・・・ラスタレジスタ、２９・・・アン
ドダート。
出願人代理人 弁理士 鈴 江 武 彦第３図FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, and FIG.
The figure shows the external connection configuration of the device shown in Figure 1, Figures 3 to 5 are diagrams for explaining the multi-screen display method, and Figure 6 shows the configuration of a conventional multi-screen display device. It is a diagram. 21, 21B...memory, 22, 22B...transparency detection circuit, 23.26...image data selection circuit, 2
4...Priority register, 25.28...Screen selection control circuit, 27...Raster register, 29...And dart. Applicant's agent Patent attorney Takehiko Suzue Figure 3
Claims (1)
示上の優先順位を示す情報を保持する優先順位情報保持
手段と、 この優先順位情報保持手段に保持されている上記特定画
面に関する優先順位情報及び該特定画面の透明情報に従
って、優先順位が高くかつ透明画像でない画面の画像デ
ータを選択する画像データ選択手段と、 上記優先順位情報保持手段に保持されている全画面の優
先順位情報及び上記特定画面の透明情報に従って、上記
特定画面以外の画面より優先順位の高い画面が全て透明
画像であるか否かを判定する透明判定手段とを具備した
多画面表示装置。[Scope of Claims] Priority information holding means for holding information indicating the priority order in overlapping display of a plurality of specific screens and screens other than the specific screen, and the above-mentioned information held in this priority information holding means. image data selection means for selecting image data of a screen that has a high priority and is not a transparent image according to priority information regarding a specific screen and transparency information of the specific screen; A multi-screen display device comprising: transparency determining means for determining whether or not all screens having a higher priority than screens other than the specific screen are transparent images, according to priority information and transparency information of the specific screen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159359A JPS6220079A (en) | 1985-07-19 | 1985-07-19 | Multi-picture display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159359A JPS6220079A (en) | 1985-07-19 | 1985-07-19 | Multi-picture display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6220079A true JPS6220079A (en) | 1987-01-28 |
Family
ID=15692118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159359A Pending JPS6220079A (en) | 1985-07-19 | 1985-07-19 | Multi-picture display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6220079A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03223791A (en) * | 1989-11-15 | 1991-10-02 | Sanyo Electric Co Ltd | Display device |
| JPH0440789A (en) * | 1990-06-06 | 1992-02-12 | Canon Inc | Picture reproducing device |
| US5412399A (en) * | 1990-05-23 | 1995-05-02 | Mitsubishi Denki Kabushiki Kaisha | Image output control apparatus |
-
1985
- 1985-07-19 JP JP60159359A patent/JPS6220079A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03223791A (en) * | 1989-11-15 | 1991-10-02 | Sanyo Electric Co Ltd | Display device |
| US5412399A (en) * | 1990-05-23 | 1995-05-02 | Mitsubishi Denki Kabushiki Kaisha | Image output control apparatus |
| JPH0440789A (en) * | 1990-06-06 | 1992-02-12 | Canon Inc | Picture reproducing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW531733B (en) | Display controller for controlling multi-display type display, method of displaying pictures on multi-display type display, and multi-display type information processing system | |
| US20080165290A1 (en) | Digtal photo frame with background color editing function | |
| US20150061968A1 (en) | User terminal apparatus, method for controlling user terminal apparatus thereof, and expanded display system | |
| JPS62241083A (en) | Port hole window system for computer display | |
| JP4522404B2 (en) | Image processing device | |
| JPS6220079A (en) | Multi-picture display device | |
| WO2010018622A1 (en) | Electronic paper terminal device, image display control program, and image display control method | |
| JPS62266671A (en) | Image filting device | |
| JP2010283772A (en) | Video display controller, method of controlling video display, and video apparatus using the same | |
| JP5083509B2 (en) | Electronic circuit, electronic equipment and projector | |
| JP2737898B2 (en) | Vector drawing equipment | |
| JPS60221794A (en) | Screen display control system | |
| JPH10232657A (en) | Presentation system | |
| JP2001282099A (en) | Skill learning device | |
| US8482481B2 (en) | Dual-screen electronic reading apparatus and display method thereof | |
| JPH0154727B2 (en) | ||
| JP2000305691A (en) | Method for automatically specifying image display and display, method for automatically switching image display and display, terminal device and recording medium with method recorded thereon | |
| JPS6337388A (en) | Continuous image display system | |
| JP3082982B2 (en) | Image processing device | |
| JPS5883885A (en) | Overlapping of variable density image and binary image for display controller | |
| JPS60179791A (en) | Graphic display unit | |
| JPS60241126A (en) | Scroll system for optional pattern of computer | |
| JPS62187336A (en) | Recording method for image information | |
| JPS5836907B2 (en) | Superimposable color graphic display method | |
| JPS63228196A (en) | Image display |