JPS62188062A - System and device for detecting data start position mark - Google Patents

Abstract

PURPOSE:To attain an accurate detection for a data start position, and to improve the reliability of a device, by writing a data start position mark including a prescribed pattern, in the front part of a data area. CONSTITUTION:A readout signal from an optical disk medium is sent to a sense amplifier 2, then being made into a digital signal, and is demodulated 3, and after a correction process is applied with an error correction circuit 4, is it sent out through a data buffer circuit 5, and also, a write data is sent to a circuit 10 through the circuit 5, and after being modulated 9, it is sent to an optical head 1 with a circuit 8. In such a read or a write operation, a sector start mark signal in an address area is taken out, and is supplied to a sector control circuit 7, and the circuit 7 generates a flag write position signal, a data write position signal, and a flag detecting area signal based on the detection of the sector start position mark, and a microprocessor circuit 11 uses those signals as positioning signal. In such a way, a data start position can be detected exactly.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記憶装置のデータ開始位置マーク検出方式及び
その検出装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data start position mark detection method for a storage device and its detection device.

〔従来の技術〕[Conventional technology]

従来、光デイスク装置においては光デイスク媒体の製造
時に穴あけでないスタンピング加工により、アドレス領
域の情報を記録する方法が採られ、穴によるデータ領域
の信号よりも品質が低下する欠点があシ、アドレス領域
の情報をデータ弁別回路を用いて認険し、そのセクタの
フラグ領域、データ領域位置を決定していた。Conventionally, in optical disk devices, a method has been adopted in which information in the address area is recorded by stamping rather than drilling during the manufacture of optical disk media, which has the disadvantage that the quality is lower than the signal in the data area due to holes. This information was recognized using a data discrimination circuit, and the flag area and data area positions of the sector were determined.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の光デイスク装置ではアドレス領域の情報
にデータ弁別回路を用いて、開始位置を検出し、フラグ
及びデータ領域の位置を決定していたため、アドレス部
のわずかな欠陥のためデータ弁別回路が不安定となり、
開始位置が不検出となったり、誤検出するという欠点か
めりた。In the conventional optical disk device described above, a data discrimination circuit is used for address area information to detect the start position and determine the flag and data area position. It becomes unstable,
The problem was that the starting position could not be detected or it could be detected incorrectly.

本発明の目的は、前記欠点を除去し、データ開始位置マ
ークを誤りなく正確に検出することのできるデータ開始
位置マーク検出方式及びその検出装置を提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to provide a data start position mark detection method and a detection device thereof, which can eliminate the above-mentioned drawbacks and accurately detect data start position marks without errors.

〔問題点を解決するための手段〕[Means for solving problems]

第１の発明のデータ開始位置マーク検出方式の構成は、
記憶媒体上のデータ領域に書込むデータをランレンゲス
リミツテッドフード変調方式により変調して書込み前記
データ領域の前部に前記変調方式の最大周期より大きい
周期を有する所定パターンを含むデータ開始位置マーク
を書込むことにより、このデータ開始位置マークを続出
した時前記データの開始位置を検出できるようにしたこ
とを特徴とする。The configuration of the data start position mark detection method of the first invention is as follows:
Data to be written in a data area on a storage medium is modulated and written using a run range limited hood modulation method. A data start position mark includes a predetermined pattern having a period larger than the maximum period of the modulation method at the front of the data area. By writing this mark, the start position of the data can be detected when the data start position mark is written one after another.

第２の発明の検出装置の構成は、データ領域の前に置か
れたランレングスリミッテッドコード変調方式の最大周
期より大きい周期を有する所定パターンを含むデータ開
始位置マークを検出する複数のビット周期検出回路と、
これらビット周期検出回路のビット周期信号をそれぞれ
一時記憶する複数のシフトレジスタと、これらシフトレ
ジスタの各出力を入力し前記ビット周期信号が所定数以
上あることを検出する多数決判別回路とを含むことを特
徴とする。The configuration of the detection device of the second invention includes a plurality of bit period detection circuits that detect a data start position mark including a predetermined pattern having a period larger than the maximum period of the run-length limited code modulation method placed before the data area. and,
It includes a plurality of shift registers that temporarily store the bit period signals of these bit period detection circuits, and a majority decision circuit that inputs each output of these shift registers and detects that the number of said bit period signals is greater than or equal to a predetermined number. Features.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第１図（ａ）は第１の発明の一実施例の光デイスク媒体
のセクタフォーマットを示す図である。アドレス領域４
０．　フラグ領域４１．データ領域４２によるセクタフ
ォーマットの並び方を示し、セクタ開始マーク４３はア
ドレス領域の先頭に設けられている。第１図の）はセク
タ開始マーク４３を３バイトの長さに配列した場合のパ
ターン図で、丸印は光デイスク上の信号穴を示し、その
下部は信号波形を示す。最少の周期はＩＴ、最大周期は
４Ｔで、３’ｒ、　　４Ｔ、　　２Ｔ、　　２Ｔ、　　
４Ｔ、　　３Ｔ、　　ＩＴ、４Ｔによるパターンが示さ
れている。FIG. 1(a) is a diagram showing a sector format of an optical disk medium according to an embodiment of the first invention. address area 4
0. Flag area 41. This shows how the sector format is arranged in the data area 42, and a sector start mark 43 is provided at the beginning of the address area. 1) is a pattern diagram when sector start marks 43 are arranged to have a length of 3 bytes. The circles indicate signal holes on the optical disk, and the lower part thereof indicates the signal waveform. The minimum period is IT, the maximum period is 4T, 3'r, 4T, 2T, 2T,
Patterns with 4T, 3T, IT, 4T are shown.

第２図（ａ）は各種変調方式におけるデータ「１０００
１１０１１Ｊに対する各波形図、＄２図６）は第２図（
ａ）の変調方式の性能を示すデータの図である。Figure 2 (a) shows the data “1000” in various modulation methods.
Each waveform diagram for 11011J, $2 Figure 6) is shown in Figure 2 (
FIG. 3 is a diagram of data showing the performance of the modulation method in a).

図中、ｍ、ｎは変換の取扱い単位ビット数を示し、符号
器、復号器はｍビットとｎビットとの変換器であるから
ｍ、　　ｎが大きい程金物量が多くなる。In the figure, m and n indicate the number of unit bits handled in conversion, and since the encoder and decoder are converters between m bits and n bits, the larger m and n are, the larger the amount of hardware is.

Ｔｍ１ｎとＴｍａｘは最小反転間隔と最大反転間隔、Ｄ
％２．は繕ビット密度の最高反転密度に対する比を示し
、Ｔｗは検出窓幅で、記録ビット一つ一つの検出に使う
ことのできる時間を示す。高密度化すると波形干渉ある
いは雑音による再生パルスの位相変動が大きくなるので
検出窓幅Ｔｗは大きいことが望ましい。「セルフクロッ
ク」というのは再生信号からクロック信号を作れるか否
かを示す。Tm1n and Tmax are the minimum reversal interval and maximum reversal interval, D
%2. represents the ratio of the repair bit density to the maximum inversion density, and Tw represents the detection window width, which represents the time that can be used to detect each recorded bit. As the density increases, the phase fluctuation of the reproduced pulse due to waveform interference or noise increases, so it is desirable that the detection window width Tw be large. "Self clock" indicates whether or not a clock signal can be generated from the reproduced signal.

本実施例のデータは、第２図（ａ）、　（ｂ）に示すよ
うにＭ　Ｆ　Ｍ　（Ｍｏｄｉｆｉｅｄ　Ｆｒｅｑｕｅｕ
ｃｙ　Ｍｏｄｕｒａｔｉｏｎ　）変調を用い、ビットＩ
ＩＩを反転有に対応させ、ピッ）ＩＩ□Ｍを反転なしに
対応させたものである。The data of this example is expressed as MFM (Modified Frequent) as shown in FIGS.
cy Modulation) using bit I
II is made to correspond to the presence of inversion, and II□M is made to correspond to the case where there is no inversion.

このＭＦＭ変調はＦＭと同じようにビットとビットの境
界でも反転させるが、ビット−ｏｌとピッ）　ｎ　ｏ　
１１の境界だけで反転させる。その結果データの周期は
１ビツトの周期をＴとすると、最少Ｔ／２．最大２Ｔと
なる。このようにデータの最大周期が確定する変調コー
ドはランレングスリミッテッドコードといわれるが、８
８２図の中ではＦＭ、ＰＥ、ＭＦＭ、ＭＭＦＭがそれに
該当する。This MFM modulation inverts the boundaries between bits as well as FM, but the bit-ol and beep) no
Invert only at the boundary of 11. As a result, if the period of 1 bit is T, the data period is at least T/2. The maximum is 2T. A modulation code in which the maximum period of data is determined in this way is called a run-length limited code, but it is
In Figure 82, FM, PE, MFM, and MMFM correspond to this.

データの変調方式をＭＰＭとした場合、図のようにＴｍ
ａｘは２Ｔであるから、セクタ開始マークのパターンに
は３Ｔ以上の間隔のビット周期が含まれていればデータ
領域のデータと混同することなくセクタ開始マークを検
出することができる。When the data modulation method is MPM, Tm
Since ax is 2T, if the sector start mark pattern includes bit periods with an interval of 3T or more, the sector start mark can be detected without being confused with data in the data area.

第３図は第２の発明の一実施例の光セクタ開始マーク検
出回路を含む装置のブロック図である。FIG. 3 is a block diagram of a device including an optical sector start mark detection circuit according to an embodiment of the second invention.

データ処理回路は、光デイスクヘッド１．センス増幅回
路２．読み出しデータを復調するデータ弁別回路３．エ
ラー修正回路４．データバッファ回路５．及びフラグ検
出回路１２を読み出し系とし、エラー修正コード付加回
路１０．変調回路９及びライト・ドライバー回路８を書
き込み系として有し、更にセクタのアドレス領域のセク
タ開始マークよりセクタの開始位置を検出するセクタ開
始マーク検出回路６と、そのセクタのフラグ領域。The data processing circuit includes the optical disk head 1. Sense amplifier circuit 2. Data discrimination circuit for demodulating read data 3. Error correction circuit 4. Data buffer circuit 5. and the flag detection circuit 12 as a reading system, and the error correction code addition circuit 10. A sector start mark detection circuit 6 includes a modulation circuit 9 and a write driver circuit 8 as a write system, and further includes a sector start mark detection circuit 6 for detecting the start position of a sector from a sector start mark in an address area of the sector, and a flag area of the sector.

データ領域を確定させるセクタ・コントロール回路７と
、これらを制御するマイクロプロセッサ１１とを有して
いる。光デイスク媒体からの読み出し信号は、センス増
幅回路２に送られデジタル信号化される。次に、このデ
ジタル信号はデータ弁別回路３によりそのデータが復調
され、エラー修正回路４へ送られ修正処理後、データバ
ッファ回路５を通り送シ出される。It has a sector control circuit 7 that defines a data area, and a microprocessor 11 that controls these. A read signal from the optical disk medium is sent to the sense amplifier circuit 2 and converted into a digital signal. Next, this digital signal is demodulated by a data discrimination circuit 3, sent to an error correction circuit 4, and after correction processing, is sent out through a data buffer circuit 5.

又、書き込みデータはデータバッファ回路５を通シ、エ
ラー修正コード付加回路１・Ｏに送られ、次に変調回路
９で変調後、ライトドライバー回路８により光ヘッド１
へ送られる。Also, the write data is sent through the data buffer circuit 5 to the error correction code addition circuit 1.O, then modulated by the modulation circuit 9, and then sent to the optical head 1 by the write driver circuit 8.
sent to.

以上の読み出し、書き込み動作においては、フラグ領域
のフラグの開始位置及びデータ領域の開始位置が必要と
なるが第１図におけるアドレス領域のセクタ開始マーク
信号を取り出し、セクタ・コントロール回路７に供給す
る。In the above read and write operations, the start position of the flag in the flag area and the start position of the data area are required, and the sector start mark signal of the address area in FIG. 1 is extracted and supplied to the sector control circuit 7.

このセクタ・コントロール回路７はセクタ開始マーク検
出にもとづいてフラグ書き込み位置信号。This sector control circuit 7 generates a flag write position signal based on sector start mark detection.

データ書き込み位置信号、フラグ検出エリア信号を発生
する。マイクロプロセッサ回路１１はこれらの信号を位
置決め信号として用い、所定の目的を達成する。Generates data write position signal and flag detection area signal. Microprocessor circuit 11 uses these signals as positioning signals to accomplish a predetermined purpose.

８ｇ４図には第３図のセクタ開始マーク検出回路６のブ
ロック図を示す。再生出力信号は、センス増幅回路２に
よりデジタル信号化され、本マーク検出回路の入力信号
８０となり、Ｔ、　　２Ｔ、　　３’ｒ。FIG. 8g4 shows a block diagram of the sector start mark detection circuit 6 of FIG. 3. The reproduced output signal is converted into a digital signal by the sense amplifier circuit 2, and becomes the input signal 80 of the mark detection circuit, T, 2T, 3'r.

４Ｔデ一タ間隔検出回路（５３〜５６）に入力され、検
出出力として４Ｔ検出パルス信号７９と、３Ｔ検出出力
信号７０．２Ｔ検出出力信号７３゜ＩＴ検出出力信号７
６を発生する。それぞれの検出信号はシフトレジスタ（
５９〜６１）へ入力される。４Ｔ検出出力はタイミング
・ジェネレータへ入力されシフトレジスタ（５９〜６１
）をシフトするタイミングを発生する。It is input to the 4T data interval detection circuit (53 to 56), and the 4T detection pulse signal 79 and the 3T detection output signal 70.2T detection output signal 73°IT detection output signal 7 are input as detection outputs.
Generates 6. Each detection signal is transferred to a shift register (
59 to 61). The 4T detection output is input to the timing generator and shifted to the shift register (59 to 61).
) to generate the timing to shift.

又、ＯＲ回路（５０〜５２）は、Ｔ、　　２Ｔ、　　３
Ｔ回路に対するリセット・タイミングを供給するためで
あシ、自身以外のデータ幅を検出するとそれ以前の検出
出力をリセットするためである。したがって、４Ｔ検出
の直前のピッ、ト周期の検出のみ有効に使用される。タ
イミング・ジェネレータはシフトレジスタがセットされ
るとそれ以後バイト間隔で自動的にシフトクロックを発
生する。Also, the OR circuits (50 to 52) are T, 2T, 3
This is to supply reset timing to the T circuit, and to reset the previous detection output when a data width other than its own is detected. Therefore, only the detection of the pit period immediately before the 4T detection is effectively used. The timing generator automatically generates a shift clock at byte intervals after the shift register is set.

又、４Ｔチ工ツク回路６２は４Ｔ検出が数バイト発生し
ない場合に前述のｎＴ検出回路（５３〜５６）とシフト
レジスタ（５９〜６１）をリセットするために使用する
。これはセクタ開始マーク以外で誤った４Ｔを検出した
場合にマークの誤検出を防止する。多数決判断回路６３
は、シフトレジスタ（５９〜６１）の出力が規定以上あ
ることを判断するために使用される。本例では２以上と
した場合である。多数決判断の出力はフリップ・フロッ
プ回路でパルス化されセクタ開始信号７８となる。Further, the 4T check circuit 62 is used to reset the aforementioned nT detection circuits (53-56) and shift registers (59-61) when 4T detection does not occur for several bytes. This prevents erroneous detection of a mark when an erroneous 4T is detected other than the sector start mark. Majority decision circuit 63
is used to determine whether the output of the shift register (59 to 61) is greater than the specified value. In this example, the number is 2 or more. The output of the majority decision is pulsed by a flip-flop circuit and becomes a sector start signal 78.

本実施例では通常の変調において３Ｔ以上が発生しない
場合の例であるが、ビット周期を変更、又はＴ検出回路
を変更することで他の変調にも使用できる。Although this embodiment is an example in which 3T or more does not occur in normal modulation, it can be used for other modulations by changing the bit period or changing the T detection circuit.

以上のように構成することにより、本実施例では３バイ
トマークの情報の内任意の１バイト不良でも誤りなく開
始位置検出ができ、又少なくとも２ピ・Ｓ４フイ。発生
、は１１２．欠陥、８ケいヵ、ぎり誤動作しないマーク
検出回路が可能となる。With the above configuration, in this embodiment, even if any one byte of 3-byte mark information is defective, the start position can be detected without error, and at least 2 pins and S4 pins can be detected. Occurrence is 112. It is possible to create a mark detection circuit that does not malfunction even when there are defects.

第５図は第４図のセクタマーク検出回路のタイムチャー
トを示す。第４図の詐明の様に入力信号（センス出力）
は４Ｔ、　　３Ｔ、　　２Ｔ、　Ｔ、検出回路に入力さ
れ、タイムチャートに示す４Ｔ、　　３Ｔ。FIG. 5 shows a time chart of the sector mark detection circuit of FIG. 4. Input signal (sense output) as shown in Figure 4
are input to the detection circuit, and are 4T, 3T as shown in the time chart.

２Ｔ、Ｔ検出パルス信号を発生する。３Ｔの検出出力信
号７０は３Ｔシフトレジスタ６１へ入力され、タイムチ
ャートに示す様に、４Ｔ検出パルス７９のタイミングで
、３Ｔシフトレジスタ１，３Ｔシフトレジスタ２，３Ｔ
シフトレジスタ３の信号７１の様にシフトされ０点の位
置で検出される。Generates 2T and T detection pulse signals. The 3T detection output signal 70 is input to the 3T shift register 61, and as shown in the time chart, the 3T shift register 1, 3T shift register 2, and 3T are input at the timing of the 4T detection pulse 79.
It is shifted like the signal 71 of the shift register 3 and detected at the 0 point position.

２Ｔ検出出力信号７３は同様に、２Ｔシフトレジスタへ
入力され、４Ｔ検出パルス７９のタイミングでシフトさ
れ、２Ｔシフトレジスタ１，２Ｔシフトレジスタ２信号
になりＢ点で検出される。ＩＴ検出出力信号７６はＩＴ
レジスタへ入力され、４Ｔ検出信号毎にＡ点で検出され
る。正常時はタイムチャートに示すように３Ｔ、２Ｔ、
ＩＴの検出が同時にチェックされるようになる。本例で
はこの内の２以上で検出するようにした場合であり、セ
クタビギ巨ング信号７８が得られる。Similarly, the 2T detection output signal 73 is input to the 2T shift register, shifted at the timing of the 4T detection pulse 79, and becomes the 2T shift register 1 and 2T shift register 2 signals, which are detected at point B. The IT detection output signal 76 is
It is input to the register and detected at point A every 4T detection signal. Under normal conditions, 3T, 2T, as shown in the time chart.
IT detection will be checked at the same time. In this example, two or more of these signals are detected, and a sector-beginning signal 78 is obtained.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、データ領域の前に最大周
期より大きい周期のパターンを含むデータ開始位置マー
クを設けることにより、そのデータ開始位置を正確に検
出できるので、信頼性の高い光デイスク装置などの記憶
装置を得ることができる。As explained above, the present invention provides a data start position mark including a pattern with a cycle larger than the maximum cycle before a data area, so that the data start position can be detected accurately. It is possible to obtain a storage device such as.

【図面の簡単な説明】[Brief explanation of drawings]

ＷＪ１図（ａ）、　（ｂ）は第１の発明の一実施例の光
データ開始位置マークの配置図および波形図、第２図（
ａ）、　（ｂ）は各穐変調方式の一例の波形図およびそ
の性能データの図、第３図は第２の発明の一実施例の光
セクタ開始マーク検出回路を含む装置のブロック図、第
４図は８ｇ３図のセクタ開始マーク検出装置を示すブロ
ック図、第５図は第４図のタイミングチャートである。 １・・・・・・光ヘッド、２・・・・・・センス増幅回
路、３・・・・・・データ弁別回路、４・・・・・・エ
ラー訂正回路、５・・・・・・データバッファ回路、６
・・・・・・セクタ開始マーク検出回路、７・・・・・
・セクタコントロール回路、８・・・・・・ライトドラ
イバー回路、９・・・・・・変調回路、１゜・・・・・
・エラー訂正コード付加回路、１１・・・・・・マイク
ロプロセッサ回路、１２・・・・・・フラグ検出回路、
４０・・・・・・アドレス領域、４１・・・・・・７ラ
グ領域、４２・・・・・・データ領域、４３・・・・・
・セクタ開始マーク、５０〜５２・・・・・・ＯＲ回路
、５３・・・・・・Ｔ検出回路、５４・・・・・・２Ｔ
検出回路、５５・・・・・・３Ｔ検出回路、５６・・・
・・・４Ｔ検出回路、５７．５８・・・・・・タイミン
グジェネレータ、５９・・・・・・ＩＴレジスタ、６０
・・・・・・２Ｔシフトレジスタ、６１・・・・・・３
Ｔシフトレジスタ、６２・・・・・・４Ｔチ工ツク回路
、６３・・・・・・多数決判断回路、６４・・・・・・
７リツプフロツプ、６５・・・・・・０凡回路。Figures WJ1 (a) and (b) are the arrangement diagram and waveform diagram of the optical data start position mark of an embodiment of the first invention, and Figure 2 (
a) and (b) are waveform diagrams and performance data of an example of each modulation method, and FIG. 3 is a block diagram of a device including an optical sector start mark detection circuit according to an embodiment of the second invention. FIG. 4 is a block diagram showing the sector start mark detection device of FIG. 8g3, and FIG. 5 is a timing chart of FIG. 4. 1... Optical head, 2... Sense amplifier circuit, 3... Data discrimination circuit, 4... Error correction circuit, 5...... data buffer circuit, 6
...Sector start mark detection circuit, 7...
・Sector control circuit, 8... Light driver circuit, 9... Modulation circuit, 1°...
・Error correction code addition circuit, 11...Microprocessor circuit, 12...Flag detection circuit,
40...address area, 41...7 lag area, 42...data area, 43...
・Sector start mark, 50-52...OR circuit, 53...T detection circuit, 54...2T
Detection circuit, 55...3T detection circuit, 56...
... 4T detection circuit, 57.58 ... Timing generator, 59 ... IT register, 60
...2T shift register, 61...3
T shift register, 62...4T chip circuit, 63...Majority decision circuit, 64...
7 lip flop, 65...0 circuit.

Claims (2)

【特許請求の範囲】[Claims] （１）記憶媒体上のデータ領域に書込むデータをランレ
ングスリミッテッドコード変調方式により変調して書込
み前記データ領域の前部に前記変調方式の最大周期より
大きい周期を有する所定パターンを含むデータ開始位置
マークを書込むことにより、このデータ開始位置マーク
を読出した時前記データの開始位置を検出できるように
したことを特徴とするデータ開始位置マーク検出方式。(1) Data to be written to a data area on a storage medium is modulated using a run-length limited code modulation method, and the data start position includes a predetermined pattern having a period larger than the maximum period of the modulation method at the front of the data area. A data start position mark detection method characterized in that by writing a mark, the start position of the data can be detected when the data start position mark is read. （２）データ領域の前に置かれたランレングスリミッテ
ッドコード変調方式の最大周期より大きい周期を有する
所定パターンを含むデータ開始位置マークを検出する複
数のビット周期検出回路と、これらビット周期検出回路
のビット周期信号をそれぞれ一時記憶する複数のシフト
レジスタと、これらシフトレジスタの各出力を入力し前
記ビット周期信号が所定数以上あることを検出する多数
決判別回路とを含むことを特徴とするデータ開始位置マ
ーク検出装置。(2) A plurality of bit period detection circuits for detecting a data start position mark including a predetermined pattern having a period larger than the maximum period of the run-length limited code modulation method placed before the data area, and A data start position characterized by comprising a plurality of shift registers that temporarily store bit period signals, and a majority decision circuit that inputs each output of these shift registers and detects that there are a predetermined number or more of the bit period signals. Mark detection device.