JPS62187887A - El driving circuit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、ドツトマトリクス型のＥＩ７素子を交流駆動
するＥｌ−駆動回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an El-drive circuit for AC driving a dot matrix type EI7 element.

［背景技術１ 一般に、硫化亜鉛系の蛍光体に交番高電界を印加するこ
とによる発光現象を利用するこの種のＥＬ素子は、蛍光
体薄膜を電極（一方が透明？！！極）にてサンドイッチ
してガラス基板上に形成され、大面積表示が可能で明る
い平面表示装置として期待されている。ところで、ＥＬ
素子の開発初期においては、輝度が低い上に寿命が短い
という問題があったが、最近になって改良型二重絶縁補
遺のＺｎｓ：Ｍｕを発光層とした薄膜ＥＬ＃：子が実用
性のあるものとして注目されるようになっている。しか
しながら、この種のＥＬ索子は駆動電圧が比較的高く、
また容量性であるために駆動回路のＩＣ化が困難で技術
的に６コスト的にも実用化の障害になっていた。ところ
が、近年の半導体技術の進歩によってＥ　Ｌ索子を駆動
するのに適した相互コンダクタンスの高い高耐圧のＭＯ
Ｓ　−Ｆ　Ｅ　Ｔｈ’ｆＦｌ１発され、さらにこの高耐
圧Ｍ　ＯＳ　−Ｆ　Ｅ　′ｒと論理回路を同一チップに
集積化した高耐圧ＭＯ８−ＩＣが実現され、Ｘ−Ｙドツ
トマトリクス型のＥＬ素子による平面表示装置が実ｍ化
されるに至っている。この上うなＥＬ索子を用いた平面
表示装置は、ＣＲ７表示装置に比べて動作電圧が低（、
小型、軽量であり、また、プラズマ表示装置に比べても
軽量で、破損の危険がないという利、αを有しており、
さらにまた、液晶表示装置に比べて応答速度が速く、動
作可能温度範囲が広く、さらに視角が広いなどの利、儂
を有している。[Background technology 1] In general, this type of EL device, which utilizes the luminescence phenomenon caused by applying an alternating high electric field to a zinc sulfide-based phosphor, sandwiches a thin phosphor film between electrodes (one of which is transparent?!!). It is expected to be a bright flat display device that can display large areas and is formed on a glass substrate. By the way, EL
In the early stages of device development, there were problems with low brightness and short lifespan, but recently thin-film EL# with improved double insulation supplement Zns:Mu as a light-emitting layer has become practical. It is starting to attract attention as something that exists. However, this type of EL probe has a relatively high driving voltage;
In addition, since it is capacitive, it is difficult to integrate the drive circuit into an IC, and the technical cost is also an obstacle to practical use. However, recent advances in semiconductor technology have made it possible to develop high-voltage MOs with high mutual conductance that are suitable for driving E-L probes.
S -F E Th'fFl1 was emitted, and a high-voltage MO8-IC was realized in which this high-voltage MOS -F E 'r and a logic circuit were integrated on the same chip. Flat display devices have now been commercialized. In addition, flat display devices using EL devices have lower operating voltages than CR7 display devices (
It has the advantage of being small and lightweight, and is also lighter than plasma display devices, and there is no risk of damage.
Furthermore, compared to liquid crystal display devices, they have advantages such as faster response speed, wider operating temperature range, and wider viewing angle.

しかしながら、このようなＥｌ−素子には、製造条件ｌ
二よるばらつきがあるので、同一の駆動条件で駆動した
場合にあっても輝度が異なり、複数のＩＩ−素子を並設
して表示装置を構成する場合には、Ｆ：Ｌ索子間の輝度
むらが生じて見栄えが悪くなるという問題があった。ま
た、従来のＥＬ駆動回路は駆動条件が固定的になってい
たので、平面表示装置が組み込まれる応用製品の種類に
よって必要とする駆動条件（全ドツト数や１フイ一ルド
時間など）が異なる場合には、最適輝度の表示が行えず
、明るすぎる表示、あるいは暗すぎる表示になってしま
うという不都合があった。なお、各応用製品に対応して
それぞれ最適輝度が得られる駆動条件を実現させる専用
のＥＬ駆動回路を用意することも可能であるが、ＥＬ駆
動回路の種類が多くなって商品管理が面倒になるととも
に、コストが高くなるという不都合があった。However, such an El-element requires manufacturing conditions l
Since there are variations due to There was a problem that unevenness occurred and the appearance deteriorated. In addition, since conventional EL drive circuits have fixed driving conditions, the required driving conditions (total number of dots, 1 field time, etc.) may differ depending on the type of application product in which the flat display device is incorporated. However, there was a problem in that the display could not be displayed at the optimum brightness, resulting in a display that was too bright or too dark. It is also possible to prepare a dedicated EL drive circuit that realizes drive conditions that provide optimal brightness for each application product, but the number of types of EL drive circuits increases, making product management troublesome. At the same time, there was an inconvenience that the cost increased.

［発明の目的Ｊ 本発明は上記の点に鑑みて為されたらのであり、その目
的とするところは、ＥＬ素子の輝度を容易に調整でき、
複数のＥ　Ｌ素子を並設する場合における輝度むらの解
消や、応用製品に組み込む場合における輝度の′Ｒ適数
設定容易に行うことができるＥＬ駆動回路を提供するこ
とにある。[Objective of the Invention J The present invention has been made in view of the above points, and its object is to easily adjust the brightness of an EL element,
It is an object of the present invention to provide an EL drive circuit that can eliminate uneven brightness when a plurality of EL elements are arranged in parallel, and can easily set an appropriate value for brightness when incorporated into an applied product.

［発明の開示］ （実施例１） 第１図乃至第３図は本発明一実施例を示すもので、第１
図は概略回路構成を示すブロック図であり、表示制御回
路４は、基準クロック回路１０お上り分周回路１１より
なるクロック発生手段と、す７にツシュバルス発生回路
１２と、ストローブパルス発生回路１３と、書込みパル
ス発生回路１４と、電源ドライブ回路１５と、行制御Ｉ
！信号発生回路１６と、列制御信号発生回路１７と、デ
ータ制御回路１８とで形成され、ＥＬ索子１は表示制御
回路４から出力される制御＜８号に基いて制御ｌｉされ
る行ドライバ２、列ドライバ３およびドライバ電源５に
よって駆動されるようになっている。第２図はドライバ
部分の具体回路例を示すものであり、３２Ｘ３２ドツト
の画素を有するＥＬ素子１を！財勤する行ドライバ２Ｉ
土７オトカツプラよりなるアイソレータＩｓを介して制
御信号が人力される奇数行ドライバ（ＳＮ　７５５５１
　）２ａ＋ｔ２ａｚお上ｔｌ　（ｆｆｉ　所行Ｗライｔ
（（ＲＮ　７　！’；　ＲＲ９）２ｂ、、２ｋ。[Disclosure of the Invention] (Example 1) Figures 1 to 3 show an example of the present invention.
The figure is a block diagram showing a schematic circuit configuration, and the display control circuit 4 includes a clock generation means consisting of a reference clock circuit 10 and an upstream frequency divider circuit 11, a pulse generation circuit 12, and a strobe pulse generation circuit 13. , write pulse generation circuit 14, power supply drive circuit 15, and row control I
! The EL element 1 is formed of a signal generation circuit 16, a column control signal generation circuit 17, and a data control circuit 18, and the row driver 2 is controlled based on control number 8 output from the display control circuit 4. , a column driver 3 and a driver power supply 5. FIG. 2 shows a specific circuit example of the driver section, and includes an EL element 1 having 32 x 32 dot pixels! Financial services driver 2I
An odd-numbered row driver (SN 75551) in which control signals are manually inputted via an isolator Is made of an Otokatsupla.
) 2a + t2az on top tl (ffi place W light t
((RN 7 !'; RR9) 2b,, 2k.

にて形成され、列ドライバ３は奇数列ドライバ（ＳＮ　
７５５５４）３ａ＋ｔ３ａ２および偶数列ドライバ（Ｓ
Ｎ　７５５５３　）３ｂ、、３ｂ２にて形成され、ドラ
イバ電源Ｌ源５は入力端子Ａ−Ｃに人力される第４図（
ｌｃ）〜（ａ）に示すような制御４８号に対して第４図
（ｒ）に示すようなコンボノット出力が得られるコンポ
シフト・ロウ・ドライブ回路にて形成されている。なお
、各ドライバ２ａ、・・・・・・・・・・・・２ｂ２は
トーテムポール出力のラッチ付きシフトレノスタとなっ
ており、第４図（ａ）〜（「）は各回路の入出力信号を
示している。The column driver 3 is an odd column driver (SN
75554) 3a+t3a2 and even column driver (S
N75553) 3b, 3b2, and the driver power supply L source 5 is connected to the input terminals A-C as shown in FIG.
It is formed of a composite shift row drive circuit which can obtain a combo knot output as shown in FIG. 4(r) for control numbers 48 as shown in lc) to (a). In addition, each driver 2a, 2b2 is a shift renostar with a totem pole output latch, and FIG. It shows.

ここに、上記Ｅｌ−駆動回路は、線順次駆動方式の駆動
回路であり、ＥＬ素子１はリフレッシュパルス発生回路
１２、ストローブパルス発生回路１３および書込みパル
ス発生回路１４の出力にてタイミングが設定される３−
〕のモードでドライブされるようになっている。すなわ
ち、Ｆｓｌのモードはリフレッシュモードであり、書込
みパルスと逆極性のバイアスをＥＬ′Ｎ子１の全画素に
印加することによりＩＥＬ発光層の分極を打ち消す。第
２のモードはストローブモードであり、電圧印加により
画素に蓄積された電荷を放電するため、１号し素子１の
全画素をゼロバイアスする。第３のモードは、任意の１
行に対して電圧を印加する書込みモードであり、光らせ
たい画素に対してしきい値電圧以上、光らせたくない画
素に対してはし島い値電圧以下の電圧が印加されるよう
にしておく。つまり、表示データは１行毎４４列ドライ
バ：）へ１行号だけ送られて、データの有無（１，０）
が画素への印加電圧の大小に変換されるようになってい
る。Here, the El-drive circuit is a line-sequential drive type drive circuit, and the timing of the EL element 1 is set by the outputs of the refresh pulse generation circuit 12, the strobe pulse generation circuit 13, and the write pulse generation circuit 14. 3-
] mode. That is, the mode of Fsl is a refresh mode, and the polarization of the IEL light emitting layer is canceled by applying a bias having a polarity opposite to that of the write pulse to all pixels of the EL'N element 1. The second mode is a strobe mode, in which all pixels of the element 1 are biased to zero in order to discharge the charges accumulated in the pixels by applying a voltage. The third mode is any one
This is a write mode in which a voltage is applied to a row, and voltages above a threshold voltage are applied to pixels that are to be illuminated, and voltages below a threshold voltage are applied to pixels that are not to be illuminated. In other words, display data is sent to the 44-column driver for each row: ), and the display data is sent to the 44-column driver:
is converted into the magnitude of the voltage applied to the pixel.

このようにして１行が表示されると、次の行の表示デー
タが送られてδ込みモードが繰り返されて線順次駆動が
実現される。１ｉｉ！Ｉｉ面（１フイールド）の表示デ
ータの書込みが終了すると、リフレッシュモードにより
画面をリフレッシュした後、上述のストローブモードお
よび書込みモードの動作を繰り返して大の画面の表示に
移る。When one line is displayed in this manner, display data for the next line is sent and the δ-inclusive mode is repeated to realize line sequential driving. 1ii! When the writing of display data on the Ii surface (1 field) is completed, the screen is refreshed in the refresh mode, and then the above-described operations in the strobe mode and write mode are repeated to move to display on the large screen.

ところで、本実施例にあっては、各画素の発光時間を制
御して輝度を変化させる輝度調整手段６ａは書込みパル
ス発生回路１４内に設けられており、第３図に示すよう
に、輝度設定用のスイッチＳａ、〜Ｓｄ、と、プリセッ
タブルバイナリカウンタＣＯ，と、インバータ回路Ｉ　
Ｎａ、−Ｉ　Ｎｄ、と、Ｄ−７リツプ７０ツブＦＦ、と
、ナンド回路ＮＡ、と、オア回路ＯＲ，とで形成されで
おり、各画素に画像データを書込む書込みパルスのパル
ス幅Ｌｍを変化させて発光時間を制御し、輝度調整を行
うようになっている。By the way, in this embodiment, the brightness adjustment means 6a that controls the light emission time of each pixel to change the brightness is provided in the write pulse generation circuit 14, and as shown in FIG. switches Sa, ~Sd, presettable binary counter CO, and inverter circuit I
It is formed by Na, -I Nd, D-7 lip 70-tube FF, NAND circuit NA, and OR circuit OR, and the pulse width Lm of the write pulse for writing image data to each pixel is The light emission time is controlled by changing the brightness, and the brightness is adjusted.

以下、実施例の動作について説明する。第５図は書込み
パルスＯａの発生動作を示すタイムチャートであり、Ｑ
、は書込みパルスＯａの印加開始タイミングを設定する
アクティブ”Ｈ”のタイミングパルス、φは基準クロッ
ク、ＰＯＮはパワーオンリセット信号である。いま、Ｑ
ｏが”Ｌ、　”の間プリセッタブルバイナリカウンタＣ
Ｏ３の千−ドはロードモードになっており、スイッチＳ
ａｌ〜Ｓｄ＋にて設定されたプリセットデータが初期値
としてロードされる。なお、図ではプリセットデータと
して１０″（但し、１０進数表示）が設定されている場
合を示している。次に、タイミングパルスＱ。The operation of the embodiment will be described below. FIG. 5 is a time chart showing the operation of generating write pulse Oa, and Q
, is an active "H" timing pulse that sets the application start timing of the write pulse Oa, φ is a reference clock, and PON is a power-on reset signal. Now, Q
Presettable binary counter C while o is “L,”
The O3 sender is in load mode and the switch S
The preset data set in al to Sd+ is loaded as an initial value. Note that the figure shows a case where 10'' (displayed in decimal notation) is set as the preset data. Next, the timing pulse Q.

がＨ″になると、プリセッタブルバイナリカウンタＣＯ
１は基準クロックφに同期してカフントを始め、このと
き同時にＤ−７リツプ７０ツブＦ　Ｆ、もデータを取り
込んでセットされるので、その出力Ｑ１．ｔ″Ｈ”とな
る。次に、カウントが進みプリセッタブルバイナリカウ
ンタＣＯ＋の出力ＱＡ＋ＱａｔＱｃ＝ＱｏがＨ″になる
と、ナンド回路Ｎ　Ａ　Ｉ出力が”し”になる。このと
きＤ−７リツプ７０ツブＦＦ１はリセットされ、出力Ｑ
は′Ｌ″となる。このようにして、Ｄ−７リツププロツ
プＦＦ、の出力Ｑ１すなわち書込みパルスＯａはプリセ
ッタブルバイナリカウンタＣＯ＋のカウント数だ（すの
パルス幅（Ｗ（図示例では基準クロックφの５周Ｍ）を
もったパルスとなる。なお、書込みパルスＯａが出力さ
れた後もタイミングパルスＱ０が”Ｈ”の間はブリセン
タプルバイナリカウンタＣＯ＋のカウント動作が行なわ
れることになるが、Ｄ−７リツプ７０ツブＦ　Ｆ　、が
リセットされているので書込みパルスＯａに対する影響
はない。When becomes H'', the presettable binary counter CO
1 starts to clock in synchronization with the reference clock φ, and at the same time, the D-7 lip FF also takes in data and is set, so its output Q1. t″H”. Next, as the count advances and the output QA+QatQc=Qo of the presettable binary counter CO+ becomes H'', the NAND circuit N A I output becomes ``ON''. At this time, the D-7 lip 70 tube FF1 is reset and the output Q
In this way, the output Q1 of the D-7 lip-prop FF, that is, the write pulse Oa, is the count number of the presettable binary counter CO+. This is a pulse with 5 cycles M).Note that even after the write pulse Oa is output, the counting operation of the bricenter binary counter CO+ is performed while the timing pulse Q0 is "H"; Since the -7 lip 70 knob FF has been reset, there is no effect on the write pulse Oa.

以上のようにして、書込みパルスＯａのパルス幅Ｌｍが
輝度調整手段６ａのスイッチＳａ、〜Ｓｄ、にて任意に
設定され、ＥＬ索子１の各画素の発光時間が任意に制御
できるので、ＥＬ素子１の輝度の最適化（駆動条件の最
適化）が容易に行えるようになっている。したがって、
複数のＥＬ索子１を並設する場合における輝度むらの解
消や、応用製品に組み込む場合における輝度の最適設定
を容易に行うことができる上、多種の応用製品に組み込
むＥＬ駆動回路を共通化することができ、商品Ｗ浬が容
易になるとともに、低コスト化が図れるようになってい
る。As described above, the pulse width Lm of the write pulse Oa is arbitrarily set by the switches Sa, ~Sd of the brightness adjustment means 6a, and the light emitting time of each pixel of the EL element 1 can be arbitrarily controlled. Optimization of the brightness of the element 1 (optimization of driving conditions) can be easily performed. therefore,
It is possible to eliminate uneven brightness when multiple EL cables 1 are installed in parallel, and to easily set the optimum brightness when incorporating them into applied products, and it also makes it possible to standardize the EL drive circuit that is incorporated into various applied products. This makes it easier to manufacture products and reduces costs.

（実施例２） ｆｊｔＪＧ図は他の実施例を示すものであり、各画素を
リフレッシュするリフレッシュパルスＯ１）のパルス幅
し「を変化させることにより発光時間を制御するように
輝度？Ｒ整平手段ｂを形成したもので、輝度調整手段６
ｂはりフレッシュパルス発生回路１２内に設けられてお
り、輝度設定用のスイッチＳａ２〜Ｓｄ２と、ブリセン
タプルバイナリカウンタＣ０２と、インバータ回路ｒ　
Ｎａ２−　Ｉ　Ｎｄ２と、Ｄ−７リツプ７０ツブＦＦ２
と、ナンド回路ＮＡ２と、オア回路ＯＲ２とで形成され
ている。第７図は動作を示すタイムチャートであり）、
Ｑｌ、Ｑ２は垂直同期用４６号として分周回路１１から
出力される分周パルスであり、Ｄ−７リツプ７０ツブＦ
　Ｆ　２のＱ出ツバすなわちリフレッシュパルスｏｂの
パルス幅設定動作は前記実施例１と全く同一であり、他
の構成および動作も実施例１と同様であるので説明を省
略する。(Example 2) The fjtJG diagram shows another example, in which the luminance ? b, and the brightness adjustment means 6
The b beam is provided in the fresh pulse generation circuit 12, and includes brightness setting switches Sa2 to Sd2, a fresh center pull binary counter C02, and an inverter circuit r.
Na2-I Nd2 and D-7 lip 70 tube FF2
, a NAND circuit NA2, and an OR circuit OR2. Figure 7 is a time chart showing the operation)
Ql and Q2 are frequency dividing pulses outputted from the frequency dividing circuit 11 as No. 46 for vertical synchronization, and are D-7 lip 70 tube F.
The Q output collar of F2, that is, the pulse width setting operation of the refresh pulse ob is exactly the same as in the first embodiment, and the other configurations and operations are also the same as in the first embodiment, so their explanation will be omitted.

（実施例３） 第８図はさらに他の実施例を示すものであり、す７レツ
シエパルスｏｂの後に出力され、１Ｊフレツシユにより
全画素に￥１積された電荷を放電させるストローブパル
スＯｃのパルス幅ｔｓを変化させて発光を制御するよう
に輝度１１整手段６ｃを形成したものであり、輝度調整
手段６ｃはストローブパルス発生回路１３内に設けられ
ており、輝度設定用のスイッチＳａ３〜Ｓｄ、と、プリ
セッタブルバイナリカウンタＣＯ１と、インバータ回路
ｌＮａ３〜ＩＮｄ、と、Ｄ−７リツプ７０ツブＦＦ３．
ＦＦ、と、ナンド回路ＮＡ、と、インバータ回路ＩＮ、
とで形成されている。なお、他の構成および動作は実施
例１あるいは実施例２と同様である。(Embodiment 3) FIG. 8 shows still another embodiment, in which the pulse width of the strobe pulse Oc is output after the 7 lettuce pulse ob and discharges the charges accumulated by ¥1 in all pixels by the 1J refresh. The brightness adjustment means 6c is provided in the strobe pulse generation circuit 13, and includes brightness setting switches Sa3 to Sd. , presettable binary counter CO1, inverter circuits lNa3 to INd, and D-7 lip 70-tube FF3.
FF, NAND circuit NA, and inverter circuit IN,
It is formed by. Note that the other configurations and operations are the same as those in the first embodiment or the second embodiment.

以下、本実施例のストローブパルスＯｃの発生動作につ
いて説明する。第９図は動作を示すタイムチャートであ
り、いま、１ノフレツシユバルスＯｂが出力されている
間はＤ−７リツプ７０ツブＦＦ、はリセットされ、その
出力ＩＱｉ、ｔ″＋１−ｎになっている。このときＤ−
７リツププロツプＦＦ、の出力２Ｑは前のサイクルでリ
セットされていて”Ｌ″である６次に、す７レツシエパ
ルスｏｂが終了すると、この終了時点は基準クロックφ
の立ち下がりに同期しているため、Ｄ−７リフプ７０フ
ブＦＦ、の出力ＩＱは′Ｌ″のままである。次に、基準
クロックφの半周期が経過して基準クロックφが立ち上
がる時点でＤ−７リツプ７０γブＦＦ。The operation of generating the strobe pulse Oc in this embodiment will be explained below. FIG. 9 is a time chart showing the operation, and while the 1-no-refresh pulse Ob is currently being output, the D-7 lip FF is reset and its output becomes IQi, t''+1-n. At this time, D-
The output 2Q of the 7 lip prop FF was reset in the previous cycle and is "L". 6 Next, when the 7 retsier pulse ob ends, this end point is the reference clock φ.
Since it is synchronized with the falling edge of D-7 lip 70γb FF.

の出力ＩＱがＨ″′になる。すなわち、Ｄ−７リツプ７
０ツブＦＦ、の出力ＩＱの立ち上がり時点はリフレッシ
ュパルスｏｂの立ち上がり時点よりも基準クロックφの
半周期だけ遅れることになる。The output IQ of D-7 becomes H''.
The rising point of the output IQ of the 0-tube FF is delayed by a half period of the reference clock φ than the rising point of the refresh pulse ob.

このようにしてＤ−７リツプ７０ツブＦＦ、の出力ＩＱ
がＨ″になると、プリセッタブルバイナリカウンタＣＯ
１のカウントが開始され、その出力Ｑ　Ａ−Ｑ　ｏ−Ｑ
　ｃ、Ｑ　ｏが′Ｈ″になったときにＤ−７リツプ７０
γブＦＦ、はりセットされ、その出力２Ｑは”Ｌ″′に
戻り、スイッチＳａ３〜Ｓｄ、にて設定された最適駆動
条件のパルス幅ｔｓ（図示例では基準クロックφの５周
期）のストローブパルスＯｃが出力されるようになって
いる。In this way, the output IQ of the D-7 lip 70-tube FF is
When becomes H'', the presettable binary counter CO
A count of 1 is started and its output Q A-Q o-Q
c, Q When o becomes 'H', D-7 lip 70
The γ block FF is set, and its output 2Q returns to "L"', and a strobe pulse with a pulse width ts (in the illustrated example, 5 cycles of the reference clock φ) of the optimum driving condition set by the switches Sa3 to Sd is generated. Oc is now output.

［発明の効果］ 本発明は上述のように、ドツト、マトリクス型ＥＬｉ子
の行ドライバお上１列ドライバと、両ドライバを制御し
て各画素をアクセスするとともに画像データに基いた発
光すべき画素に所定のパルス電圧を印加せしめる表示制
御回路とよりなるＥ　Ｌ駆動回路において、各画素の輝
度を変化させる輝度１！４整手段を表示制御回路に設け
たものであるので、Ｅ　Ｌ素子の輝度なσ易に！Ａ整で
き、Ｗ敗のＥＩ−素子を並設する場合における輝度むら
の解消や、応用製品に組み込む場合における輝度の最適
設定を容易に行うことができるという効果があり、また
、発光時間を制御して輝度調整を行っているので、パル
ス電圧の電圧レベルを変化させて輝度を変化させる場合
に比較して輝度設定が容易に行えるという効果がある。[Effects of the Invention] As described above, the present invention provides a row driver and an upper column driver of a dot and matrix type ELi element, and accesses each pixel by controlling both drivers, and also controls the pixel to emit light based on image data. In an EL drive circuit consisting of a display control circuit that applies a predetermined pulse voltage to the EL element, the display control circuit is provided with a luminance 1!4 adjustment means that changes the luminance of each pixel, so that the luminance of the EL element is Easy! It has the effect of eliminating uneven brightness when EI elements with A and W losses are installed in parallel, and making it easy to optimally set brightness when incorporating into applied products.It also has the effect of controlling light emission time. Since the brightness is adjusted by changing the voltage level of the pulse voltage, the brightness can be easily set compared to the case where the brightness is changed by changing the voltage level of the pulse voltage.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明一実施例の概略構成を示すブロック回路
図、第２図および第３図は同上の要部回路図、第４図お
よび第５図は同上の動作説明図、第６図は他の実施例の
要部回路図、第７図は同上の動作説明図、第８図はさら
に他の実施例の要部回路図、第９図は同上の動作説明図
である。 １はＥＬ素子、２は行ドライバ、３は列ドライバ、４は
表示制御回路、６ａ〜６Ｃは輝度調整手段である。 代理人　弁理士　石　１）艮　七 手続補正、８：（自発） １．゛バ件の表示 昭和６１年特許Ｍ第１５００９号 ２、発明の名称 Ｅ　Ｌ　＆、　ｒＲＪ回路 ３、補正をする者　。 ゛バ件との関係　　特許出願人 イｔ　　所　大阪府門真市大字門真１０４８番地名称（
５８３）松下電工株式会社 代表者　　ノ俟　井　口　夫 ４、代理人 郵便番号　５３０ ５、？Ｉｆｉ、正命令のＩＪＪ付　　自　発６、補正に
より増加する発明の数　なし７、補正の対象　　図面 ８、補正の内容 本願添付図中第３図およＩ／　ｒｊｒ１６図を別紙のよ
第３図 ■FIG. 1 is a block circuit diagram showing a schematic configuration of an embodiment of the present invention, FIGS. 2 and 3 are main circuit diagrams of the same, FIGS. 4 and 5 are operation explanatory diagrams of the same, and FIG. 7 is a circuit diagram of a main part of another embodiment, FIG. 7 is an explanatory diagram of the same operation, FIG. 8 is a circuit diagram of a main part of another embodiment, and FIG. 9 is an explanatory diagram of the same operation. 1 is an EL element, 2 is a row driver, 3 is a column driver, 4 is a display control circuit, and 6a to 6C are brightness adjustment means. Agent Patent Attorney Ishi 1) Ai 7th Procedural Amendment, 8: (Voluntary) 1. 19861 Patent M No. 15009 2 Title of the invention EL & rRJ circuit 3 Person making the amendment. Relationship with the matter Patent applicant Location 1048 Kadoma, Kadoma City, Osaka Prefecture Name (
583) Matsushita Electric Works Co., Ltd. Representative Noma Iguchi 4, agent postal code 530 5,? Ifi, with IJJ of positive instructions Voluntary 6, Number of inventions increased by amendment None 7, Subject of amendment Drawing 8, Contents of amendment Figure 3 and I/rjr 16 of the attached drawings of this application are attached to Figure 3. ■

Claims (4)

【特許請求の範囲】[Claims] （１）ドットマトリクス型ＥＬ素子の行ドライバおよび
列ドライバと、両ドライバを制御して各画素をアクセス
するとともに画像データに基いた発光すべき画素に所定
のパルス電圧を印加せしめる表示制御回路とよりなるＥ
Ｌ駆動回路において、各画素の輝度を変化させる輝度調
整手段を表示制御回路に設けたことを特徴とするＥＬ駆
動回路。(1) A row driver and a column driver of a dot matrix type EL element, and a display control circuit that controls both drivers to access each pixel and apply a predetermined pulse voltage to the pixel to emit light based on image data. Naru E
An EL drive circuit characterized in that the display control circuit is provided with a brightness adjustment means for changing the brightness of each pixel in the L drive circuit. （２）各画素に画像データを書込む書込みパルスのパル
ス幅を変化させて発光を制御するように輝度調整手段を
形成したことを特徴とする特許請求の範囲第１項記載の
ＥＬ駆動回路。(2) The EL drive circuit according to claim 1, further comprising a brightness adjustment means so as to control light emission by changing the pulse width of a write pulse for writing image data into each pixel. （３）各画素をリフレッシュするリフレッシュパルスの
パルス幅を変化させることにより発光を制御するように
輝度調整手段を形成したことを特徴とする特許請求の範
囲第１項記載のＥＬ駆動回路。(3) The EL drive circuit according to claim 1, characterized in that a brightness adjustment means is formed to control light emission by changing the pulse width of a refresh pulse that refreshes each pixel. （４）リフレッシュにて各画素に蓄積された電荷を放電
させるストローブパルスのパルス幅を変化させて発光を
制御するように輝度調整手段を形成したことを特徴とす
る特許請求の範囲第１項記載のＥＬ駆動回路。(4) The brightness adjustment means is formed to control light emission by changing the pulse width of a strobe pulse that discharges the charge accumulated in each pixel during refresh. EL drive circuit.