JPS62185346A - 樹脂封止形半導体装置 - Google Patents

樹脂封止形半導体装置

Info

Publication number
JPS62185346A
JPS62185346A JP61026257A JP2625786A JPS62185346A JP S62185346 A JPS62185346 A JP S62185346A JP 61026257 A JP61026257 A JP 61026257A JP 2625786 A JP2625786 A JP 2625786A JP S62185346 A JPS62185346 A JP S62185346A
Authority
JP
Japan
Prior art keywords
resin
chip
foam
semiconductor device
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61026257A
Other languages
English (en)
Inventor
Kunihito Sakai
酒井　国人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61026257A priority Critical patent/JPS62185346A/ja
Publication of JPS62185346A publication Critical patent/JPS62185346A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、樹脂封止形半導体装置、特に集積回路、ト
ランジスター、ダイオード、混成集積回路、コンデンサ
ー、抵抗体等を外的環境から保護するために、全体を樹
脂で封止した樹脂封止形半導体装置に関するものである
。
〔従来の技術〕
第２図は従来の樹脂封止形１Ｇの断面を示し、図におい
て、１はリードフレーム（図示せず）の一部を構成する
複数のリード、２はチップ４とリード１とを電気的に接
続するボンディングワイヤ、３はチップ４を半田等を用
いて固定するためのダイパッド、４はチップ、７は全体
を封止するための封止樹脂で、例えばエポキシ樹脂、シ
リコン樹脂等である。
次に従来の樹脂封止形ＩＣの封止方法について説明する
。
デツプ４をダイパッド３に半田等を用いて固定し、チッ
プ４とリード１を電気的に接合すべく、ボンディングワ
イヤ２を配線する。その後外的環境から全体を保護する
ためにトランスファ成形法によりエポキシ樹脂を主体と
する封止樹脂７でこれを封止する。
〔発明が解決しようとする問題点〕
従来の樹脂封止形半導体装置は、以上のように構成され
ているので、チップ４．ダイパツド３およびボンディン
グワイヤ２（以下チップ４等と称す）が封止樹脂７と直
接接触するために、チップ４等が封止樹脂７の硬化収縮
や上記部品との熱膨張差により機械的応力を受け、ポン
ディングワイヤの断線やチップ等の破壊が生ずるという
問題があった。
この発明は上記のような問題点を解決するためになされ
たもので、チップ等との熱膨張差や硬化収縮性のある樹
脂を封止樹脂に用いても、ヒートショックや耐湿性が優
れ、断線や破壊が起こりにくい樹脂封止形半導体装置を
得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る樹脂封止形半導体装置は、熱分解型発泡
剤を混入した熱可塑性樹脂の発泡体をチップ等に塗布し
、体泡体を発泡させ、封止樹脂で全体を封止し、その後
これを熱可塑性樹脂の軟化点温度以上に加熱し、封止樹
脂の内部に空洞を形成したものである。
〔作用〕
この発明においては、発泡体の付着したチップ等を樹脂
封止した後、発泡体をその軟化点温度以上に加熱するこ
とにより、その体積を収縮させ封止樹脂の内部に空洞を
形成したから、千ノブ等は封止樹脂と直接接触せず、樹
脂の硬化応力や熱膨張差による応力を受けない。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図（ａ）〜（Ｃ１は本発明の一実施例による樹脂封
止形ＩＣの断面図を示し、図において、■はリードフレ
ーム（図示せず）の一部を構成する複数のリード、２は
チップ４とリード１を電気的に接続する直径が２０μｍ
のポンディングワイヤ、３はチップ４を半田等を用いて
固定するだめのダイパッド、４はチップ、５は熱分解型
発泡剤（例えばジニトロペンタメチレンテトラミン、ア
ゾジカルボンアミド、４・４オキシビスベンゼンスルホ
ニルヒドラジソド、パラトルエンスルフォニルヒドラジ
ッド、パラトルエンスルフォニルアセトンヒドラシーン
、ヒドラゾジカルボンアミド等の発泡剤）、６は加熱す
ると発泡して体積が増加する発泡体で、これは上記発泡
剤５が混入された合成ゴム、天然ゴム、酢酸ビニル、ポ
リエチレン、ポリプロピレン、ポリスチレン、ＨＢＳ、
ポリ塩化ビニル、ポリフェニレンオキサイド、ナイロン
等の熱可塑性樹脂である。７は全体を封止するエポキシ
樹脂、シリコン樹脂などの封止樹脂、８は発泡体６を加
熱することによりこれが軟化融着し、その体積が収縮し
てできた空洞である。
次に封止方法について説明をする。
まず第１図（ａｌに示すようにグイバット３に千ツブ４
を半田等で固定し、次に、チップ４とリード１を電気的
に接合するため、ボンディングワイヤ２を配線する。そ
の後千）１４等の一部あるいは全周囲に発泡体６を付着
させ、これを発泡剤５の分解温度以上に加熱して全体を
膨張させる。次に第１図（ｂ）のごどく、封止樹脂７を
用いてトランスファ成形法により全体を封止する。次に
全体を発泡体５の軟化温度以上に加熱して、発泡体５の
溶融収縮によりその体積を縮め、第１図（Ｃ）に示すよ
うに封止樹脂７の内部に空洞８を形成する。
このように本実施例では、封止樹脂とチップ等との間に
発泡体を利用して空洞を形成し、封止樹脂とチップとが
直接接触しないようにしたので、樹脂の硬化収縮やチッ
プ等と樹脂との熱膨張差により生ずる応力を低減化する
ことができる。
なお、上記実施例では、発泡体の体積を増加させるため
にこれに混入する発泡剤として加熱分解形のものを用い
、分解に伴うガスを利用し、熱可塑性樹脂を膨張させた
が、必ずしもこれに限定されるものではなく、発泡剤と
して有機溶剤、例えばキシレン、トルエン、ベンゼン、
メチルアルコール、エチルンアルコール等をを合成ゴム
に膨潤させたものを用い、有機溶剤の沸点以上の温度で
加熱することにより、発泡体の体積を増加させるように
してもよい。
〔発明の効果〕
以上のように、この発明によれば、加熱分解形の発泡剤
を混入した熱可塑性樹脂の発泡体をチップ等に塗布し、
発泡剤を発泡させた後、全体を樹脂で封止し再び熱可塑
性樹脂の軟化点以上に加熱することにより、封止樹脂の
内部に空洞を形成したので、チップ等が封止樹脂の硬化
応力や熱膨張差による応力を受けない信頼性の高い樹脂
封止形半導体装置を得ることができる。
【図面の簡単な説明】
第１図は本発明の一実施例による樹脂封止形ＩＣの断面
図、第２図は従来の樹脂封止形ＩＣの断面図である。 図において、１はリード、２はボンディングワイヤ、３
はダイパット、４はチップ、５は発泡剤、６は発泡体、
７は封止樹脂、８は空洞である。 代理人　　　　　　早　瀬　憲　− 第１　図 ６　王−ｆ

Claims (2)

    【特許請求の範囲】
  1. （１）樹脂封止形半導体装置において、 ダイパット上に固定されボンディングワイヤを配線され
    たチップの一部あるいは全周囲に、熱分解形発泡剤を混
    入した熱可塑性樹脂を付着させ、該樹脂を加熱により発
    泡させ、 その後熱硬化性樹脂で全体を封止し、 これを熱可塑性樹脂の軟化点以上に加熱して熱可塑性樹
    脂を熔融収縮することにより上記熱硬化性樹脂の内部に
    空洞を形成してなることを特徴とする樹脂封止形半導体
    装置。
  2. （２）上記熱分解形発泡剤は４・４′オキシビスベンゼ
    ルホニルヒドラジッドであり、上記熱可塑性樹脂はポリ
    プロピレンであり、上記熱硬化性樹脂はエポキシ樹脂で
    あることを特徴とする特許請求の範囲第１項記載の樹脂
    封止形半導体装置。
JP61026257A 1986-02-08 1986-02-08 樹脂封止形半導体装置 Pending JPS62185346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61026257A JPS62185346A (ja) 1986-02-08 1986-02-08 樹脂封止形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61026257A JPS62185346A (ja) 1986-02-08 1986-02-08 樹脂封止形半導体装置

Publications (1)

Publication Number Publication Date
JPS62185346A true JPS62185346A (ja) 1987-08-13

Family

ID=12188204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61026257A Pending JPS62185346A (ja) 1986-02-08 1986-02-08 樹脂封止形半導体装置

Country Status (1)

Country Link
JP (1) JPS62185346A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247857A (ja) * 1988-08-10 1990-02-16 Nec Corp 樹脂封止型半導体装置
EP0921565A3 (en) * 1997-12-08 2005-07-27 Kabushiki Kaisha Toshiba Package for semiconductor power device and method for assembling the same
WO2006092117A1 (de) * 2005-03-03 2006-09-08 Infineon Technologies Ag Halbleiterbauelement sowie verfahren zum herstellen eines halbleiterbauelements
KR100673938B1 (ko) * 2000-04-26 2007-01-24 삼성테크윈 주식회사 반도체 패키지 및 이의 제조방법
WO2022168937A1 (ja) * 2021-02-05 2022-08-11 株式会社村田製作所 弾性波装置及び弾性波装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247857A (ja) * 1988-08-10 1990-02-16 Nec Corp 樹脂封止型半導体装置
EP0921565A3 (en) * 1997-12-08 2005-07-27 Kabushiki Kaisha Toshiba Package for semiconductor power device and method for assembling the same
KR100673938B1 (ko) * 2000-04-26 2007-01-24 삼성테크윈 주식회사 반도체 패키지 및 이의 제조방법
WO2006092117A1 (de) * 2005-03-03 2006-09-08 Infineon Technologies Ag Halbleiterbauelement sowie verfahren zum herstellen eines halbleiterbauelements
US8440733B2 (en) 2005-03-03 2013-05-14 Infineon Technologies Ag Semiconductor component and production method
WO2022168937A1 (ja) * 2021-02-05 2022-08-11 株式会社村田製作所 弾性波装置及び弾性波装置の製造方法

Similar Documents

Publication Publication Date Title
US5206794A (en) Integrated circuit package with device and wire coat assembly
US5034800A (en) Hollow plastic package for semiconductor devices
US4047045A (en) Optical coupler
JP2001251076A (ja) カプセル化電子回路とその製造方法、電子装置
JP2558413B2 (ja) リードフレーム上へのプラスチック部材の形成方法
JPS62185346A (ja) 樹脂封止形半導体装置
JP2002184908A (ja) 電子回路装置
US5853771A (en) Molding die set and mold package
JPH0422162A (ja) リードフレームおよびそれを用いた半導体集積回路装置
US4910581A (en) Internally molded isolated package
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
US11673302B2 (en) Mold for encapsulating a Pin-Fin type power module and method for manufacturing a power module
JPS62183533A (ja) 半導体装置の樹脂封止方法
JPS62185342A (ja) 樹脂封止形半導体装置
JPS6276747A (ja) 樹脂封止型半導体装置
US7465977B2 (en) Method for producing a packaged integrated circuit
JPS62113433A (ja) 樹脂封止形半導体装置の製造方法
JPH06314756A (ja) 半導体製造方法
KR980012351A (ko) 저가 수지 몰드 반도체 장치
JPS62232945A (ja) 樹脂封止型混成集積回路
JPS62185344A (ja) 樹脂封止形半導体装置
JP2744740B2 (ja) 半導体装置
JPS62185345A (ja) 樹脂封止形半導体装置
JPS62113434A (ja) 樹脂封止形半導体装置の製造方法
KR20040013122A (ko) 반도체 칩용 패키지의 제조 방법