JPS6217791A - Parallel/serial conversion control system - Google Patents
Parallel/serial conversion control systemInfo
- Publication number
- JPS6217791A JPS6217791A JP60157444A JP15744485A JPS6217791A JP S6217791 A JPS6217791 A JP S6217791A JP 60157444 A JP60157444 A JP 60157444A JP 15744485 A JP15744485 A JP 15744485A JP S6217791 A JPS6217791 A JP S6217791A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- character
- serial conversion
- character pattern
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概要〕
パラレル/シリアル変換制御方式であって、表示装置に
文字パターンの奇数ドツトと偶数ドツト用のそれぞれの
パラレル/シリアル変換回路と、奇偶数ドントデータを
切替える切替回路とを設け、文字パターン領域が奇数で
構成された際に、1文字単位に切替回路が作動するよう
にし、奇数で構成される文字パターンを高速処理するこ
とを可能とする。[Detailed Description of the Invention] [Summary] A parallel/serial conversion control system in which a display device includes parallel/serial conversion circuits for odd dots and even dots of a character pattern, and a switching circuit for switching between odd and even dot data. When the character pattern area is composed of odd numbers, the switching circuit is operated for each character, thereby making it possible to process character patterns composed of odd numbers at high speed.
本発明は文字発生装置から出力される文字パターンをパ
ラレル/シリアル変換を行って、画面に文字を表示する
表示装置におけるパラレル/シリアル変換制御方式に関
するものである。The present invention relates to a parallel/serial conversion control method in a display device that performs parallel/serial conversion on a character pattern output from a character generator to display characters on a screen.
情報処理等の分野で入出力装置が広く用いられている。Input/output devices are widely used in fields such as information processing.
その一つとしてCRTディスプレイ装置がある。このC
RTディスプレイ装置は、入力されるデータをバッファ
に保有し、このデータに基づいて順次文字発生装置から
文字パターンを取出す。One of them is a CRT display device. This C
The RT display device holds input data in a buffer and sequentially extracts character patterns from the character generator based on this data.
この文字発生装置の文字パターンは表示装置にてパラレ
ル信号からシリアル信号に変換され、このシリアル信号
によって文字がCRT画面に表示される。The character pattern of this character generator is converted from a parallel signal to a serial signal by a display device, and characters are displayed on a CRT screen using this serial signal.
従って、表示処理を高速に行うためには、上記したパラ
レル/シリアル変換を如何にして速くするか問題であり
、高速の画像処理の行えるパラレル/シリアル変換制御
方式が要望されている。Therefore, in order to perform high-speed display processing, the problem is how to speed up the above-mentioned parallel/serial conversion, and there is a need for a parallel/serial conversion control system that can perform high-speed image processing.
文字発生装置からの文字パターンのパラレル/シリアル
変換を高速に行うために、従来第4図に示す構成が用い
られている。即ち、文字発生装置1から出力される文字
パターンの桁アドレスの奇数と偶数とに応じて別々のパ
ラレル/シリアル変換回路2−1と2−2(以後P/S
変換回路と記す)が設けである。この各々のPS変換回
路は反転したクロックCLD、 *ctoで作動する。In order to perform parallel/serial conversion of character patterns from a character generator at high speed, a configuration shown in FIG. 4 has been conventionally used. That is, separate parallel/serial conversion circuits 2-1 and 2-2 (hereinafter P/S
(referred to as a conversion circuit) is provided. Each of these PS conversion circuits operates with an inverted clock CLD, *cto.
一方のP/S変換回路例えば、2−1が画面表示するた
めに、シリアル信号を論理和回路2−4に出力中、他方
のP/S変換回路2−2に次桁のビットパターンをパラ
レルに入力し、P/S変換回路の高速化を図っている。For example, while one P/S conversion circuit 2-1 is outputting a serial signal to the OR circuit 2-4 for screen display, the bit pattern of the next digit is sent to the other P/S conversion circuit 2-2 in parallel. input into the P/S conversion circuit to speed up the P/S conversion circuit.
然しなから、上記従来の方式は画面表示する文字パター
ンが、偶数例えば「O〜5ドツト」で構成されていると
第5図(a)に示すように効果を発揮するが、奇数例え
ば「0〜6ドツト」であると、第5図(b)の斜線部で
示すような個所が生じて不可能となる。However, the conventional method described above is effective when the character pattern displayed on the screen is composed of even numbers, for example, "0 to 5 dots", as shown in FIG. 6 dots", the shaded area in FIG. 5(b) will occur, making it impossible.
上記した従来の方式にては、奇数構成の文字パターンを
使用する表示装置では、制御上の都合から、高速化を図
ることが困難であった。In the above-mentioned conventional system, it is difficult to increase the speed in a display device using an odd-numbered character pattern due to control considerations.
本発明はこのような点に鑑みて創作されたもので、簡易
な構成で文字パターンの構成に左右されないパラレル/
シリアル変換制御方式を提供することを目的としている
。The present invention was created in view of these points, and has a simple configuration and is a parallel/
The purpose is to provide a serial conversion control method.
文字パターンの奇数桁アドレスと偶数桁アドレス用のそ
れぞれのパラレル/シリアル変換回路と、奇偶数ドツト
データを切替える切替回路とを表示装置に設ける構成と
しである。The display device is provided with parallel/serial conversion circuits for odd-numbered addresses and even-numbered addresses of a character pattern, and a switching circuit for switching odd-even dot data.
文字パターンが奇数構成である際に、1文字単位に切替
回路を作動して、それぞれのパラレル/シリアル変換回
路に文字パターンデータを入力することによって、文字
パターンの奇数構成の変換を可能とし、文字パターンの
数に左右されることのない自由度の高い高速変換処理を
可能とする。When the character pattern has an odd number configuration, by activating the switching circuit for each character and inputting the character pattern data to each parallel/serial conversion circuit, it is possible to convert the odd number configuration of the character pattern. To enable high-speed conversion processing with a high degree of freedom regardless of the number of patterns.
第1図は本発明の実施例であって、表示装置2は、切替
回路として動作するマルチプレックス回路2−3と、文
字パターンのデータの偶数桁ドツト、奇数桁ドツトを交
互に受けて、パラレル/シリアル(P/S)変換する2
つのP/S変換回路2−1と2−2と、両P/S変換回
路2−1.2−2の出力を受ける論理和回路2−4と、
表示装置の表示制御を行う制御部2−5とで構成されて
いる。FIG. 1 shows an embodiment of the present invention, in which a display device 2 is operated by a multiplex circuit 2-3 which operates as a switching circuit, and which alternately receives even-numbered dots and odd-numbered dots of data of a character pattern. /Serial (P/S) conversion 2
two P/S conversion circuits 2-1 and 2-2, an OR circuit 2-4 receiving the outputs of both P/S conversion circuits 2-1 and 2-2,
It is composed of a control section 2-5 that performs display control of the display device.
文字発生装置1から送出される文字パターンの偶数桁ド
ツトと奇数桁ドツトが、信号線AとBにそれぞれ出力さ
れaルチプレックス回路2−3に入力される。Even-numbered dots and odd-numbered dots of the character pattern sent from the character generator 1 are output to signal lines A and B, respectively, and input to the a multiplex circuit 2-3.
制御部2−5は、文字パターンが奇数桁構成であると、
1文字単位にマルチプレックス回路2−3の切替えを行
う切替信号Cを出力する。文字パターンが偶数桁構成で
あれば、制御部2−5は切替信号Cを出力しない。The control unit 2-5 determines that the character pattern has an odd number of digits.
A switching signal C is output for switching the multiplex circuit 2-3 on a character-by-character basis. If the character pattern has an even number of digits, the control section 2-5 does not output the switching signal C.
例えば、文字パターンの偶数桁ドツトのデータは、信号
線Aとマルチプレックス回路2−3を介して、P/S変
換回路2−1に入力される。文字パターンの奇数桁ドツ
トのデータは、信号線Bとマルチプレックス回路2−3
を介してPS変換回路2−2に入力される。For example, data of even-numbered dots of a character pattern is input to the P/S conversion circuit 2-1 via the signal line A and the multiplex circuit 2-3. Data for odd-numbered digits of the character pattern is sent to signal line B and multiplex circuit 2-3.
The signal is input to the PS conversion circuit 2-2 via.
制御部2−5の動作を第2図に基づいて説明する。The operation of the control section 2-5 will be explained based on FIG. 2.
即ち制御部2−5は、文字パターンの構成が奇数桁であ
るかを調べる(1)。若し奇数であり、1文字の変換が
終了すると(2)、切替信号Cを出力する(3)。That is, the control unit 2-5 checks whether the character pattern has an odd number of digits (1). If it is an odd number and the conversion of one character is completed (2), a switching signal C is output (3).
結果、マルチプレックス回路2−3が作動して、第3図
に示すように、P/S変換回路の出力は連続したものと
なって、論理和回路2−4に入力される。As a result, the multiplex circuit 2-3 operates, and as shown in FIG. 3, the output of the P/S conversion circuit becomes continuous and is input to the OR circuit 2-4.
従って文字パターンが奇数桁で構成されていても何等支
障されることなく、高速の処理が可能となる。Therefore, even if the character pattern consists of an odd number of digits, there is no problem and high-speed processing is possible.
以上述べてきたように、本発明によれば極めて簡易な構
成で文字パターンに左右されずにパラレル信号をシリア
ル信号に変換可能となり、画像処理を高速に行う上で極
めて有効なものとなる。As described above, according to the present invention, it is possible to convert a parallel signal into a serial signal with an extremely simple configuration without being influenced by character patterns, and it is extremely effective in performing image processing at high speed.
第1図は本発明の実施例のブロック図、第2図は本発明
の制御部のフローチャート、第3図は本発明による変換
説明図、
第4図は従来の方式の装置構成図、
第5図(alは文字パターン偶数時の変換説明図、第5
図(b)は文字パターン奇数時の従来の変換説明図であ
る。
図において、1は文字発生装置、2は表示装置、2−1
と2−2はパラレル/シリアル変換回路、2−3はマル
チプレックス回路を示す。
不発中r味例シ10・/烟
第 1 図
、半Nf”Iの制御qn70−すr+
第2図
半発朗1;F)膏換蹟明図
第3圀
丈’;ty7−ンイ局放−し屯四テ酬図第5図(Q)
第5図(b)FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a flowchart of the control unit of the present invention, FIG. 3 is an explanatory diagram of conversion according to the present invention, FIG. 4 is a configuration diagram of a conventional system, and FIG. Figure (al is an explanatory diagram of conversion when character pattern is even number, 5th
Figure (b) is an explanatory diagram of conventional conversion when a character pattern has an odd number. In the figure, 1 is a character generator, 2 is a display device, 2-1
and 2-2 are parallel/serial conversion circuits, and 2-3 is a multiplex circuit. Non-explosion medium taste example shi10/smoke Fig. 1, control of half-Nf''I qn70-sr+ Fig. 2 half-burst 1; -Shitun Four Tees Exchange Map Figure 5 (Q) Figure 5 (b)
Claims (1)
/シリアル変換を行い表示する表示装置(2)において
、 該表示装置(2)に前記文字パターンの奇数桁アドレス
と偶数桁アドレス用のそれぞれのパラレル/シリアル変
換回路(2−1、2−2)と、 前記各パラレル/シリアル変換回路(2−1、2−2)
に入力する奇数、偶数桁ビットデータを切替える切替回
路(2−3)とを設け、 前記文字パターンが奇数桁にて構成される際に、前記切
替回路(2−3)が1文字単位に作動してパラレル/シ
リアル変換を行うようにしたことを特徴とするパラレル
/シリアル変換制御方式。[Scope of Claims] A display device (2) that performs parallel/serial conversion and displays a character pattern generated by a character generator (1), wherein the display device (2) displays an odd number digit address and an even number digit address of the character pattern. Respective parallel/serial conversion circuits for addresses (2-1, 2-2), and each of the above-mentioned parallel/serial conversion circuits (2-1, 2-2)
A switching circuit (2-3) is provided for switching between odd and even digit bit data to be input to the character pattern, and when the character pattern is composed of odd number digits, the switching circuit (2-3) operates on a character-by-character basis. A parallel/serial conversion control method characterized in that parallel/serial conversion is performed by
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60157444A JPH06103432B2 (en) | 1985-07-16 | 1985-07-16 | Parallel / serial conversion control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60157444A JPH06103432B2 (en) | 1985-07-16 | 1985-07-16 | Parallel / serial conversion control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6217791A true JPS6217791A (en) | 1987-01-26 |
JPH06103432B2 JPH06103432B2 (en) | 1994-12-14 |
Family
ID=15649788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60157444A Expired - Lifetime JPH06103432B2 (en) | 1985-07-16 | 1985-07-16 | Parallel / serial conversion control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06103432B2 (en) |
-
1985
- 1985-07-16 JP JP60157444A patent/JPH06103432B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06103432B2 (en) | 1994-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59214079A (en) | Video display control circuit | |
JPS6217791A (en) | Parallel/serial conversion control system | |
JPS63236088A (en) | Pattern display signal generator | |
JPS613193A (en) | Writing/reading conversion system for image memory | |
JP2920919B2 (en) | Interface device | |
JPS60134292A (en) | Liquid crystal display driver | |
JPS61272784A (en) | Display controller | |
JPH01270176A (en) | Graphic display system allowed to deliver partial image | |
SU1709385A1 (en) | Video signal generator | |
JPS59178492A (en) | Display system | |
JPS6078481A (en) | Character display | |
SU1156119A1 (en) | Device for displaying information on screen of cathode-ray tube | |
JPS6078478A (en) | Character display | |
JPS6022182A (en) | Pattern output unit | |
JPS6015687A (en) | Display | |
JPS58157383U (en) | display circuit | |
JPS62108282A (en) | Image display unit | |
JPH0219463B2 (en) | ||
JPS63232772A (en) | Interface circuit for video signal | |
JPS5851268B2 (en) | character display device | |
JPS62160490A (en) | Display circuit | |
JPS6275592A (en) | Double angle character display unit | |
JPH0196691A (en) | Bit map data magnification circuit | |
JPS59182A (en) | Character pattern generator | |
JPS61219088A (en) | Segment generation circuit |