JPS62176989A - 半導体単結晶の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体単結晶薄膜の製造方法に関するもので
ある。さらに詳しくは、シリコン基板を用いたｍ−ｖ族
化合物半導体の単結晶薄膜又はその混晶の単結晶薄膜か
ら成る半導体単結晶の製造方法に関するものである。

〔従来の技術〕

シリコン基板上にＧａＡｓやＡｆｆｉＧａＡｓの■−■
族化合物半導体や混晶半導体をエピタキシャル成長させ
、それを用いて作製した半導体装置については、従来よ
りいくつかの報告があり、例えば、アプライド・フィジ
ックス・レターズ（静ｐｔ。

Ｐｈｙｓ、　Ｌｅｔｔｅｒｓ）　、　１９８４．４５−
１０．１１０７には電界効果型トランジスタの例、ジャ
パニーズ・ジャーナル・オプ・アプライド・フィジック
ス（Ｊｐｎ、　Ｊ。

Ａｐｐｌ、　　Ｐｈｙｓ、　）　、　１９８５．２４−
８．　Ｌ６６６には半導体レーザの例が記載されている
。

〔発明が解決しようとする問題点〕

上記のいずれの報告においても、半導体装置の動作確認
はなされているが、その特性は実用に供するのには不十
分なものであった。これは、ＳｉとＧａＡｓやＡｊ！Ｇ
ａＡｓの熱膨張係数が大きく異なるために、成長温度で
うまく互いの格子定数不整合を調整するようにエピタキ
シャル成長しても、室温に下がった時の格子定数の違い
により、ＧａＡｓやＡＩＧａＡＳのエピタキシャル成長
薄膜が歪を受けた状態でいるためであった。つまり、こ
のような状態では、ＧａＡｓの単結晶薄膜はひっばり応
力を受けており、膜厚が６μｍ以上ある場合にはひび割
れが入るなど、信頼性のある半導体装置を製作しえる状
況ではなかった。

［問題点を解決するための手段〕 このような問題点を解決するために本発明は、シリコン
基板上に化合物半導体または混晶半導体をエピタキシャ
ル成長させる半導体単結晶の製造方法において、シリコ
ン基板の一部にエピタキシャル成長を妨げる手段を施し
て、シリコン基板上にエピタキシャル成長を行なうよう
にするものである。

〔作用〕

本発明を適用して製造された半導体単結晶には、ひび割
れが入るなどの不具合を生じることがない。

〔実施例〕

本発明に係わる半導体単結晶の製造方法の一実施例につ
いて説明する。シリコン基板上に有機金属気相法により
ＧａＡｓ単結晶薄膜を成長させるために、その上に２μ
ｍ間隔で２μｍ幅のＳｉ３Ｎ４が付着しているＳｉ基板
を用意する。このためには、（００１）シリコン基板上
の全面にＣＶＤ法により５ｆｉＮａを０．３μｍ付着さ
せホトリソグラフィーによりシリコン基板の＜１１０＞
方向からある角度θの方向に２μｍ間隔で２μｍ幅を持
つストライプ状のレジストマスクを作り、エツチングに
より、第１図に示すようなストライプ状のＳｉ：ｌＮ４
膜２をシリコン基板１上に得る。

上記ストライプ状のＳｉ、Ｎ、膜２が形成されたシリコ
ン基板１を基板としてＧａＡｓを成長させると、Ｓｉ、
Ｎ、膜２の上では結晶成長しないで、結晶核はマイグレ
ートしてＳｉ、ＩＮ、膜２のないシリコン基板ｌ上にだ
け結晶成長する。この際に結晶成長条件を適切に選んで
やると、ＧａＡｓエピタキシャル１１３は、第１図に示
すように、Ｓｉ３Ｎ４膜２上におおいかぶさるように成
長し、１μｍ以上成長した後は平坦な膜が得られる。な
お、第１図のＧａＡｓエピタキシャル膜３は、一部を切
断除去したものを示す。

上記成長条件の中で特に大切なものは、基板の成長温度
とＳｉ３Ｎ４膜２が基板＜１１０＞方向からなす角度θ
とであり、この場合、６３０℃。

３０度に設定した。角度としては２０〜４５度であれば
よい。また、原料にはトリメチルガリウムとアルシンを
用い、そのモル分率は、それぞれ、３．２Ｘ　１０−’
／ｍ　ｉ　！−１と１．７Ｘ　１０−”７ｍ　ｉ　ｎと
し、水素のキャリアガス４／／ｍｉｎで成長室に送り込
んだ。

もう１つの大切な手法は、成長初期にまず基板温度を３
５０℃〜４００℃にして、アモルファス状のＧａＡｓを
２００人成長させ、次に基板温度を６３０℃として上記
アモルファス状ＧａＡｓを単結晶させた後、成長を続け
ることである。

このようにして得た厚さ３μｍのＧａＡｓ単結晶膜の７
７にのホト・ルミネッセンスを第２図の特性曲線ＩＯに
示す。第２図において、横軸は波長、縦軸はホト・ルミ
ネッセンス強度である。特性曲線１０で示すように、ピ
ーク波長は８１７ｎｍで通常のＧａＡｓのそれと同じ値
であり、従来行なわれてきたシリコン基板上に成長させ
たＧａＡｓのピーク波長８４０ｎｍ（特性曲線２０）と
異なっている。また、その強度も強い。これは、従来の
手法では、ＳｉとＧａＡｓの熱膨張係数の違いに起因す
る歪がＧａＡｓ層に残っているため、本来の値からずれ
ていたものであり、本実施例により歪のない良質のＧａ
Ａｓ膜が得られていることがわかる。また、本実施例で
８μｍ厚のＧａＡｓ膜を成長させても、できた膜にひび
割れ等は生ぜず、半導体装置にこの膜を使用するとこと
により、信頼性のある装置を作ることができる。

第３図は本発明に係わる半導体単結晶の製造方法の他の
実施例を説明するための構成図であり、第１図の例と同
様に、２μｍ幅、２μｍ間隔のストライプ状のＳｉ３Ｎ
、膜をシリコン基板１上に残した後、酸素イオンを５０
ｋｅＶでｌＸｌ０”／ｃｍ”イオン注入し、Ｓｉ３Ｎ、
膜をエツチングにより除去することにより、２μｍ幅、
２μｍ間隔の酸素イオン注入ストライプ領域４を持つシ
リコン基板１を得る。この基板１を用いて、第２図と同
じ結晶成長条件でＧａＡｓを成長させると、イオン注入
された部分は、Ｓｉの結晶性がそこなわれているため、
その上に結晶成長しないで、結晶核はマイグレートして
注入された原子のないシリコン基板１上にだけ成長する
。そして１μｍ以上成長した後は平坦な膜が得られる。

なお本実施例では、材料をＧａＡｓ、ＡｆＧａＡｓにつ
いて記したが、これに限らず、シリコン基板上のＧａ　
ＩｎＡｓ、Ａｆ　ＩｎＡｓ、ｌ　ｎｐ等の他の化合物、
混晶でも同様の利点があることはいうまでのない。また
、成長を妨げる物質や混入させる異物質についても本実
施例に限らず、ＳｉＯ□等の他の絶縁膜又はタングステ
ン等の金属。

タングステン等の合金、タングステンシリサイド等の半
導体又は金属の化合物、混合物でもよいことも当然であ
る。

〔発明の効果〕

以上説明したように本発明は、シリコン基板のＬ部にエ
ピタキシャル成長を妨げる手段を施して、シリコン基板
上にエピタキシャル成長を行なうことにより、良質の歪
のない単結晶膜を得ることができる効果がある。従って
、この単結晶膜もしくはこの単結晶膜上に成長したＡ　
Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａＡｓヘテロ接合を用い
て、半導体レーザ、発行ダイオード、電界効果トランジ
スタ、方向性結合器等の半導体装置を製作すると、品質
のよい信鎖性のあるものを得られる効果がある。

【図面の簡単な説明】

第１図は本発明に係わる半導体単結晶の製造方法の一実
施例を説明するための一部断面斜視図、第２図は本発明
を適用して製造した半導体単結晶の特性を示す特性図、
第３図は他の実施例を示す一部断面斜視図である。 １・・・・シリコン基板、２・・・・５ｉ３Ｎ４膜、３
・・・・ＧａＡｓエピタキシャル膜、４・・・・酸素イ
オン注入ストライプ領域。

Claims (5)

【特許請求の範囲】
1. （１）シリコン基板上に化合物半導体または混晶半導体
   をエピタキシャル成長させる半導体単結晶の製造方法に
   おいて、前記シリコン基板の一部にエピタキシャル成長
   を妨げる手段を施して、シリコン基板上にエピタキシャ
   ル成長を行なうことを特徴とする半導体単結晶の製造方
   法。
2. （２）エピタキシャル成長を妨げる手段は、シリコン基
   板の一部に覆われた物質であることを特徴とする特許請
   求の範囲第１項記載の半導体単結晶の製造方法。
3. （３）シリコン基板の一部に覆われた物質は、ＳｉＯ＿
   ２、Ｓｉ＿３Ｎ＿４等の絶縁膜であることを特徴とする
   特許請求の範囲第２項記載の半導体単結晶の製造方法。
4. （４）エピタキシャル成長を妨げる手段は、シリコン基
   板の一部に混入された異物質であることを特徴とする特
   許請求の範囲第１項記載の半導体単結晶の製造方法。
5. （５）シリコン基板の一部に混入された物質は、イオン
   注入されたシリコン以外の元素であることを特徴とする
   特許請求の範囲第４項記載の半導体単結晶の製造方法。