JPS62173723A - プラズマ処理装置 - Google Patents
プラズマ処理装置Info
- Publication number
- JPS62173723A JPS62173723A JP1538586A JP1538586A JPS62173723A JP S62173723 A JPS62173723 A JP S62173723A JP 1538586 A JP1538586 A JP 1538586A JP 1538586 A JP1538586 A JP 1538586A JP S62173723 A JPS62173723 A JP S62173723A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- electrode
- substrate electrode
- plasma
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000005684 electric field Effects 0.000 claims description 7
- 238000009826 distribution Methods 0.000 abstract description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 36
- 238000004544 sputter deposition Methods 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プラズマ中において試料の置かれた基板電極
に高周波電界を印加して成膜あるいはエツチングを行う
プラズマ処理装置に関するものである。
に高周波電界を印加して成膜あるいはエツチングを行う
プラズマ処理装置に関するものである。
ＬＳＩの微細化、高密度化を実現するために、各種のプ
ラズマ応用技術が開発されている。膜を形成する装置で
は、プラズマＣＶＤ装置、スパッタ装置、ＥＣＲ（電子
サイクロトロン共鳴）装置等がこれに該当する。最近、
これらの成膜を行う装置において試料を置く基板に高周
波電圧を印加し、成膜と同時にエツチングを行うバイア
ス印加技術が注目を集めている。なかでもバイアススパ
ッタ技術（Ｃ，Ｙ、Ｔｔｎｇ： ｒＳｔｕｄｙ ｏｆ
ｐｌａｎａｒｉｚｅｄｓｐｕｔｔｅｒ−ｄｅｐｏｓｉｔ
ｅｄ ５ｉＯＪ Ｊ、Ｖａｃ、Ｓｃｉ、、Ｔｅｃｈｎｏ
ｌ、。
ラズマ応用技術が開発されている。膜を形成する装置で
は、プラズマＣＶＤ装置、スパッタ装置、ＥＣＲ（電子
サイクロトロン共鳴）装置等がこれに該当する。最近、
これらの成膜を行う装置において試料を置く基板に高周
波電圧を印加し、成膜と同時にエツチングを行うバイア
ス印加技術が注目を集めている。なかでもバイアススパ
ッタ技術（Ｃ，Ｙ、Ｔｔｎｇ： ｒＳｔｕｄｙ ｏｆ
ｐｌａｎａｒｉｚｅｄｓｐｕｔｔｅｒ−ｄｅｐｏｓｉｔ
ｅｄ ５ｉＯＪ Ｊ、Ｖａｃ、Ｓｃｉ、、Ｔｅｃｈｎｏ
ｌ、。
１５、 Ｍａｙ／Ｊｕｎｅ １９７８．ｐｐ１１０５〜
１１１２）とバイアスＥＣＲ技術（Ｋ、Ｍａｃｈｉｄａ
ａｎｄ Ｈ，Ｏｉｋａｗａ： ｒＮｅｗ Ｐｌａｎａ
ｒｔｚａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｔｌｓｉｎ
ｇ Ｂｉａｓ−ＥＣＲＰｌａｓｍａＤｅｐｏｓｉｔｉｏ
ｎＪ Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ
ｔｈｅ Ｃｏｎｆａｒｅｎｃｅ ｏｎ ＳＳＤＭ、Ｔｏ
ｋｙｏ、１９８５．ｐｐ３２９−３３２）がン主目され
ている。これらの方法は、半導体基板上に電極や配線が
形成された凹凸のある表面上に絶縁膜を平坦に形成した
り、配線を引き出すために絶縁膜上に形成されたされた
コンタクトホール内に金属等を埋め込んだりすることを
容易に行うことができる。このため、これらの技術は、
今後の超Ｌ Ｓ Ｉ製作の最重要技術の一つになると考
えられている。
１１１２）とバイアスＥＣＲ技術（Ｋ、Ｍａｃｈｉｄａ
ａｎｄ Ｈ，Ｏｉｋａｗａ： ｒＮｅｗ Ｐｌａｎａ
ｒｔｚａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｔｌｓｉｎ
ｇ Ｂｉａｓ−ＥＣＲＰｌａｓｍａＤｅｐｏｓｉｔｉｏ
ｎＪ Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ
ｔｈｅ Ｃｏｎｆａｒｅｎｃｅ ｏｎ ＳＳＤＭ、Ｔｏ
ｋｙｏ、１９８５．ｐｐ３２９−３３２）がン主目され
ている。これらの方法は、半導体基板上に電極や配線が
形成された凹凸のある表面上に絶縁膜を平坦に形成した
り、配線を引き出すために絶縁膜上に形成されたされた
コンタクトホール内に金属等を埋め込んだりすることを
容易に行うことができる。このため、これらの技術は、
今後の超Ｌ Ｓ Ｉ製作の最重要技術の一つになると考
えられている。
第６図は従来のバイアススパッタ装置を示す概略側断面
図である。１は成膜およびエツチングを行う成膜室であ
り、排気系２を介して真空ポンプと接続されている。３
はスパッタガスを導入するガス導入機構であり、１５は
そのバルブである。
図である。１は成膜およびエツチングを行う成膜室であ
り、排気系２を介して真空ポンプと接続されている。３
はスパッタガスを導入するガス導入機構であり、１５は
そのバルブである。
ターゲット４と基板電極５の周囲は成膜室ｌと電気的に
接続されたシールド板８．９によって囲われている。成
膜室１は接地されており、ターゲット４はＲＦ整合器１
０およびＲＦ電源１２を介して、基板電極５はＲＦ整合
器１１およびＲＦ電源１３を介してそれぞれ接地されて
いる。本装置を動作させるには、まず、薄膜を堆積させ
たい試料１４を基板電極５上にセットする。ついでバル
ブ１５を開いてスパッタガスを成膜室１内に所定の圧力
になるように導入する。その後、ＲＦ電源１２を「オン
」すれば、ターゲット４にＲＦ電力が印加されてプラズ
マが発生し、このプラズマによりターゲット４がスパッ
タされて試料１４上に所望の薄膜が堆積される。一方、
ＲＦ電＃１１を「オン」すれば、基板電極５にＲＦ電力
が印加されて試料１４がスパッタエツチングされる。
接続されたシールド板８．９によって囲われている。成
膜室１は接地されており、ターゲット４はＲＦ整合器１
０およびＲＦ電源１２を介して、基板電極５はＲＦ整合
器１１およびＲＦ電源１３を介してそれぞれ接地されて
いる。本装置を動作させるには、まず、薄膜を堆積させ
たい試料１４を基板電極５上にセットする。ついでバル
ブ１５を開いてスパッタガスを成膜室１内に所定の圧力
になるように導入する。その後、ＲＦ電源１２を「オン
」すれば、ターゲット４にＲＦ電力が印加されてプラズ
マが発生し、このプラズマによりターゲット４がスパッ
タされて試料１４上に所望の薄膜が堆積される。一方、
ＲＦ電＃１１を「オン」すれば、基板電極５にＲＦ電力
が印加されて試料１４がスパッタエツチングされる。
第７図は従来のバイアスＥＣＲ装置を示す概略側断面図
である。２１はＲＦ等のバイアス電源、２２は基板電極
、２３はプラズマ発生室、２４は成膜室、２５．２６は
ガス導入機構、２７は石英板である。この装置では、先
ず、プラズマ発生室２３にガス導入機構２５から活性あ
るいは不活性ガスを導入し、マイクロ波等を使ってイオ
ンを生成する。そしてこのイオンをマグネットコイル２
９による磁界により成膜室２４に輸送し、基板電極２２
上に置かれた試料２８に対して膜堆積を行う。なお、こ
の場合、成膜室２４に設けられたガス導入機構２６から
他のガス等を供給して膜形成を行ってもよい。この装置
の場合も、上述したバイアススパッタ装置の場合と同様
、基板電極２２にＲＦ雷電圧印加することにより試料２
８をイオンによりエツチングする。
である。２１はＲＦ等のバイアス電源、２２は基板電極
、２３はプラズマ発生室、２４は成膜室、２５．２６は
ガス導入機構、２７は石英板である。この装置では、先
ず、プラズマ発生室２３にガス導入機構２５から活性あ
るいは不活性ガスを導入し、マイクロ波等を使ってイオ
ンを生成する。そしてこのイオンをマグネットコイル２
９による磁界により成膜室２４に輸送し、基板電極２２
上に置かれた試料２８に対して膜堆積を行う。なお、こ
の場合、成膜室２４に設けられたガス導入機構２６から
他のガス等を供給して膜形成を行ってもよい。この装置
の場合も、上述したバイアススパッタ装置の場合と同様
、基板電極２２にＲＦ雷電圧印加することにより試料２
８をイオンによりエツチングする。
ところが、第６図に示すようなバイアススパッタ装置に
おいて、ターゲット４として石英板を用い、試料１４と
してＳｉウェハ上にＡＩ配線を含んだ半導体素子を搭載
したものを用いたときに、へ１配線の一部に大きな変形
、ひどい場合には溶断が生じることがあった。また、同
装置において、ターゲット４として同じく石英板を、ま
、た、試料１４としてＳｉウェハ上に膜厚２００人のゲ
ート酸化膜が形成されている多結晶Ｓｉゲー）ＭＯＳキ
ャパシタを搭載したものを用い、ターゲット４に３．５
ＫＷのＲＦ電界を印加してＳｉｎｇを１．５μｍ堆積し
た後、基板電極５に０．６ＫＷのＲＦ電界を印加してエ
ツチングを行ったときには、表１に示すようにゲート面
積が大きくなるにつれてゲート酸化膜が破壊されてゲー
トリーク歩留まりが大幅に低下するという問題があった
。
おいて、ターゲット４として石英板を用い、試料１４と
してＳｉウェハ上にＡＩ配線を含んだ半導体素子を搭載
したものを用いたときに、へ１配線の一部に大きな変形
、ひどい場合には溶断が生じることがあった。また、同
装置において、ターゲット４として同じく石英板を、ま
、た、試料１４としてＳｉウェハ上に膜厚２００人のゲ
ート酸化膜が形成されている多結晶Ｓｉゲー）ＭＯＳキ
ャパシタを搭載したものを用い、ターゲット４に３．５
ＫＷのＲＦ電界を印加してＳｉｎｇを１．５μｍ堆積し
た後、基板電極５に０．６ＫＷのＲＦ電界を印加してエ
ツチングを行ったときには、表１に示すようにゲート面
積が大きくなるにつれてゲート酸化膜が破壊されてゲー
トリーク歩留まりが大幅に低下するという問題があった
。
表１
また、第７図に示すようなバイアススパッタ装置におい
て、試料２８としてＳｉウェハ上に膜厚２００人のゲー
ト酸化膜が形成されている多結晶シリコンゲートＭＯＳ
キャパシタを搭載したものを用い、基板電極２２にＲＦ
電界を印加しながら膜堆積を行ったときにもゲートリー
クが発生した。第３図のグラフには、○印によってこの
ときの基板電極２２に印加したＲＦ電力とゲートリーク
歩留まりの関係が示されている。同図において横軸は基
板電極２２に印加したＲＦ電力であり、縦軸がゲートリ
ーク歩留まりである。ゲート面積は５００μｍ角であり
、リーク電流１０ｎＡ以下を良品とした。
て、試料２８としてＳｉウェハ上に膜厚２００人のゲー
ト酸化膜が形成されている多結晶シリコンゲートＭＯＳ
キャパシタを搭載したものを用い、基板電極２２にＲＦ
電界を印加しながら膜堆積を行ったときにもゲートリー
クが発生した。第３図のグラフには、○印によってこの
ときの基板電極２２に印加したＲＦ電力とゲートリーク
歩留まりの関係が示されている。同図において横軸は基
板電極２２に印加したＲＦ電力であり、縦軸がゲートリ
ーク歩留まりである。ゲート面積は５００μｍ角であり
、リーク電流１０ｎＡ以下を良品とした。
このような従来装置における問題点すなわち試料である
半導体素子に対するダメージは、基板電極に通常） ’
Ｗ ／ ｃｉないしそれ以上の高い電圧を印加すること
から、従来は基板電極への印加電圧と強い相関があると
考えられており、印加電圧が高まるほどダメージが致命
的になると考えられていた。しかし、一方において、エ
ツチング装置の一つである円筒型プラズマ装置では試料
に印加される電位はプラズマ電位程度であるし、試料へ
の印加電界が最も大きなＲＩＢ（反応性イオンエ・ノチ
ング）でもｏ、ｉ Ｗ／ｃＩａ程度であるにも係わらず
、ダメージが問題となることがあった。このような事実
をふまえて本願の発明者が鋭意研究した結果、第６図お
よび第７図に示した上記従来装置において試料が受ける
ダメージは印加電圧に直接関係したものではなく、 （１）プラズマの異常放電に起因した試料への局所的ダ
メージ、 （２）試料面内あるいは試料端部での電位分布の大きな
変化、 （３）イオンを移動させるための磁場の磁力線等に起因
した局所的に高いイオン、電子分布、のいずれか若しく
はこれらの組み合わせを原因とすることをつきとめた。
半導体素子に対するダメージは、基板電極に通常） ’
Ｗ ／ ｃｉないしそれ以上の高い電圧を印加すること
から、従来は基板電極への印加電圧と強い相関があると
考えられており、印加電圧が高まるほどダメージが致命
的になると考えられていた。しかし、一方において、エ
ツチング装置の一つである円筒型プラズマ装置では試料
に印加される電位はプラズマ電位程度であるし、試料へ
の印加電界が最も大きなＲＩＢ（反応性イオンエ・ノチ
ング）でもｏ、ｉ Ｗ／ｃＩａ程度であるにも係わらず
、ダメージが問題となることがあった。このような事実
をふまえて本願の発明者が鋭意研究した結果、第６図お
よび第７図に示した上記従来装置において試料が受ける
ダメージは印加電圧に直接関係したものではなく、 （１）プラズマの異常放電に起因した試料への局所的ダ
メージ、 （２）試料面内あるいは試料端部での電位分布の大きな
変化、 （３）イオンを移動させるための磁場の磁力線等に起因
した局所的に高いイオン、電子分布、のいずれか若しく
はこれらの組み合わせを原因とすることをつきとめた。
本発明プラズマ処理装置は上記問題点に鑑みてなされた
ものであり、基板電極と電気的に絶縁された電極を試料
の外周部近傍に配置したものである。
ものであり、基板電極と電気的に絶縁された電極を試料
の外周部近傍に配置したものである。
異常放電によるサージ等が、試料外周部近傍に配置され
た電極に吸収される。また、この電極の存在により試料
表面の局所的電位変動が抑制され、試料表面の電位が一
定に保たれ、さらに、磁力線等に起因した局所的に高い
イオン、電子分布が試料表面においてはほぼ均一になる
。
た電極に吸収される。また、この電極の存在により試料
表面の局所的電位変動が抑制され、試料表面の電位が一
定に保たれ、さらに、磁力線等に起因した局所的に高い
イオン、電子分布が試料表面においてはほぼ均一になる
。
以下、実施例と共に本発明の詳細な説明する。
第１図は本発明をバイアススパッタ装置に適用した場合
の一実施例を示す概略側断面図であり、第６図のバイア
ススパッタ装置と同一の構成部分には同一の符号を付し
て詳細な説明を省略する。
の一実施例を示す概略側断面図であり、第６図のバイア
ススパッタ装置と同一の構成部分には同一の符号を付し
て詳細な説明を省略する。
本実施例の装置では基板電極５の周囲に試料１４を取り
囲むように電極１６が設けられており、この点が第６図
に示す従来装置と相違する。この電極１６は、底面中央
部が開口した有底円筒形状を為し、倒立した状態で基板
電極５に覆い被さって、いる。電極１６の開口部１６′
は試料１４よりも広く、電極１６は上方から見たときに
試料１４が開口１６′の内側に納まるように配置されて
いる。また、電極１６は絶縁子１７によって成膜室１と
電気的に絶縁されており、スイッチ１８および可変電圧
源１９を介して接地されている。本実施例では電極１６
の材料としてＭＯが用いられている。
囲むように電極１６が設けられており、この点が第６図
に示す従来装置と相違する。この電極１６は、底面中央
部が開口した有底円筒形状を為し、倒立した状態で基板
電極５に覆い被さって、いる。電極１６の開口部１６′
は試料１４よりも広く、電極１６は上方から見たときに
試料１４が開口１６′の内側に納まるように配置されて
いる。また、電極１６は絶縁子１７によって成膜室１と
電気的に絶縁されており、スイッチ１８および可変電圧
源１９を介して接地されている。本実施例では電極１６
の材料としてＭＯが用いられている。
このような構成において、ターゲット４として石英板を
用い、試料１４としてＳｉウェハ上にＡｔ配線を含んだ
半導体素子を搭載したものを用いて成膜を行った。すな
わち、第６図に示す従来装置と同様に、まず、薄膜を堆
積させたい試料１４を基板電極５上にセットする。つい
でバルブ１５を開いてスパッタガスを成膜室１内に所定
の圧力になるように導入する。その後、ＲＦ電源１２を
「オン」してＲＦ主電力ターゲット４に印加してプラズ
マを発生させ、ターゲット４をスパッタして試料１４上
に膜堆積を行う。このような膜堆積を行いながら、一方
においてＲＦ電源１１を「オン」して基板電極５にＲＦ
主電力印加することにより試料１４をスパッタエツチン
グし、所望の膜形成を行うのである。このとき、スイッ
チ１８の開閉状態に係わらずＡｔ配線の溶断は全（見ら
れなかった。すなわち、電極１６を電気的に浮かせてプ
ラズマ電位とした場合も、電極１６に０〜数Ｖ程度の電
圧を印加した場合も従来のようなＡｔ配線の溶断は全く
見られなかった。
用い、試料１４としてＳｉウェハ上にＡｔ配線を含んだ
半導体素子を搭載したものを用いて成膜を行った。すな
わち、第６図に示す従来装置と同様に、まず、薄膜を堆
積させたい試料１４を基板電極５上にセットする。つい
でバルブ１５を開いてスパッタガスを成膜室１内に所定
の圧力になるように導入する。その後、ＲＦ電源１２を
「オン」してＲＦ主電力ターゲット４に印加してプラズ
マを発生させ、ターゲット４をスパッタして試料１４上
に膜堆積を行う。このような膜堆積を行いながら、一方
においてＲＦ電源１１を「オン」して基板電極５にＲＦ
主電力印加することにより試料１４をスパッタエツチン
グし、所望の膜形成を行うのである。このとき、スイッ
チ１８の開閉状態に係わらずＡｔ配線の溶断は全（見ら
れなかった。すなわち、電極１６を電気的に浮かせてプ
ラズマ電位とした場合も、電極１６に０〜数Ｖ程度の電
圧を印加した場合も従来のようなＡｔ配線の溶断は全く
見られなかった。
つぎに、スイッチ１８を開放した状態において、試料と
してＳｉウェハ上に膜厚１００人のゲート酸化膜が形成
されている多結晶Ｓｔゲー１−Ｍ０ Ｓキャパシタを搭
載したものを用い、ターゲット４に３．５ＫＷのＲＦ主
電力印加して、１．５μｍ厚の５ｉＯｚを堆積した後、
基板電極５に０．６ＫＷのＲＦ主電力印加してエツチン
グを行った場合のゲート歩留まりを表２に示す。
してＳｉウェハ上に膜厚１００人のゲート酸化膜が形成
されている多結晶Ｓｔゲー１−Ｍ０ Ｓキャパシタを搭
載したものを用い、ターゲット４に３．５ＫＷのＲＦ主
電力印加して、１．５μｍ厚の５ｉＯｚを堆積した後、
基板電極５に０．６ＫＷのＲＦ主電力印加してエツチン
グを行った場合のゲート歩留まりを表２に示す。
ゲート酸化膜の厚さが１００人と非常に薄いにも係わら
ず、ゲート面積が大きくなった場合でも歩留まり低下は
ほどんど見られないことが判る。また、基板電極５に加
える電ツノを１．５ＫＷまで増加させてもダメージが増
加する傾向は見られなかった。
ず、ゲート面積が大きくなった場合でも歩留まり低下は
ほどんど見られないことが判る。また、基板電極５に加
える電ツノを１．５ＫＷまで増加させてもダメージが増
加する傾向は見られなかった。
第２図は本発明をバイアスＥＣＲ装置に適用した場合の
一実施例を示す概略側断面図であり、第７図のバイアス
ＥＣＲ装置と同一の構成部分には同一の符号を付して詳
細な説明は省略する３本実施例の装置では基板電極２２
の上の石英板２７上に試料２８を取り囲むように偏平な
リング状を為した電極３０が設けられており、この点が
第７図に示す従来装置と相違する。電極３０は絶縁子３
１により成膜室２４と電気的に絶縁された状態でスイッ
チ３２および可変電圧源３３を介して接地されている。
一実施例を示す概略側断面図であり、第７図のバイアス
ＥＣＲ装置と同一の構成部分には同一の符号を付して詳
細な説明は省略する３本実施例の装置では基板電極２２
の上の石英板２７上に試料２８を取り囲むように偏平な
リング状を為した電極３０が設けられており、この点が
第７図に示す従来装置と相違する。電極３０は絶縁子３
１により成膜室２４と電気的に絶縁された状態でスイッ
チ３２および可変電圧源３３を介して接地されている。
本実施例では電極３０の材料としてＡｌ板が用いられて
いる。
いる。
このような構成において、試料２８としてＳｔウェハ上
に膜厚２００人のゲート酸化膜が形成されている多結晶
シリコンゲートＭＯＳキャパシタを搭載したものを用い
て成膜を行った。すなわち、第７図に示す従来装置と同
様に、まず、プラズマ発生室２３にガス導入機構２５か
ら活性あるいは不活性ガスを導入してマイクロ波等を使
ってイオンを生成する。このイオンをマグネットコイル
２９による磁界により成膜室２４に輸送し、基板電極２
２上に置かれた試料２８に対して膜堆積を行う。
に膜厚２００人のゲート酸化膜が形成されている多結晶
シリコンゲートＭＯＳキャパシタを搭載したものを用い
て成膜を行った。すなわち、第７図に示す従来装置と同
様に、まず、プラズマ発生室２３にガス導入機構２５か
ら活性あるいは不活性ガスを導入してマイクロ波等を使
ってイオンを生成する。このイオンをマグネットコイル
２９による磁界により成膜室２４に輸送し、基板電極２
２上に置かれた試料２８に対して膜堆積を行う。
そして、基板電極２２にＲＦ雷電圧印加することにより
試料２８をイオンによりエツチングするのである。
試料２８をイオンによりエツチングするのである。
このようにして膜形成を行った試料２８におけるゲート
リーク歩留まりを第３図に示す。Δ印はスイッチ３２を
閉成して電極３０を接地した場合であり、・はスイッチ
３２を開放して電極３０を電気的にうかした場合である
。たとえばＲＦ主電力４００Ｗとした場合に第５図に示
す従来の装置では２０％程度の歩留まりであったのに対
して、本実施例において電極３０を接地したときには、
５０％以上の歩留まりとなった。さらに、本実施例にお
いて電極３０をうかした場合には、ＲＦ電力５００Ｗと
いう高い印加電力時にも約８０％という高いゲートリー
ク歩留まりを得た。
リーク歩留まりを第３図に示す。Δ印はスイッチ３２を
閉成して電極３０を接地した場合であり、・はスイッチ
３２を開放して電極３０を電気的にうかした場合である
。たとえばＲＦ主電力４００Ｗとした場合に第５図に示
す従来の装置では２０％程度の歩留まりであったのに対
して、本実施例において電極３０を接地したときには、
５０％以上の歩留まりとなった。さらに、本実施例にお
いて電極３０をうかした場合には、ＲＦ電力５００Ｗと
いう高い印加電力時にも約８０％という高いゲートリー
ク歩留まりを得た。
なお、上記の２つの実施例では、電極１６および３０が
いずれも一体に形成されているが、第４図に示すように
、平面形状が扇形の電極片３０ａ（１６ａ）ないし３０
ｄ （１６ｄ）を試料２８（１４）の外周部近傍に集め
互いに電気的に接続したものでもよい。さらに、第５図
に示すように、平面形状の外周が矩形で内周が円形とい
う形状でもよい。また、上記実施例では内周の中心とウ
ェハの中心が一致しているが、多少偏在していてもよい
。
いずれも一体に形成されているが、第４図に示すように
、平面形状が扇形の電極片３０ａ（１６ａ）ないし３０
ｄ （１６ｄ）を試料２８（１４）の外周部近傍に集め
互いに電気的に接続したものでもよい。さらに、第５図
に示すように、平面形状の外周が矩形で内周が円形とい
う形状でもよい。また、上記実施例では内周の中心とウ
ェハの中心が一致しているが、多少偏在していてもよい
。
また、上記の２つの実施例はバイアススパッタ装置およ
びバイアスＥＣＲ装でに本発明をそれぞれ適用したもの
であるが、プラズマ中において基板電極に高周波電界を
印加し該基板電極上に置かれた試料のエツチングを行う
プラズマ処理装置であれば、本発明はその他の種々のプ
ラズマ処理装置にも適用することができる。
びバイアスＥＣＲ装でに本発明をそれぞれ適用したもの
であるが、プラズマ中において基板電極に高周波電界を
印加し該基板電極上に置かれた試料のエツチングを行う
プラズマ処理装置であれば、本発明はその他の種々のプ
ラズマ処理装置にも適用することができる。
以上説明したように本発明のプラズマ処理装置によれば
、試料外周部近傍に配置された電極に異常放電によるサ
ージ等が吸収され、また、この電極の存在により試料表
面の局所的電位変動が抑制されて試料表面の電位が一定
に保たれ、さらに、磁力線等に起因した局所的に高いイ
オン、電子分布は試料表面においてはほぼ均一化する。
、試料外周部近傍に配置された電極に異常放電によるサ
ージ等が吸収され、また、この電極の存在により試料表
面の局所的電位変動が抑制されて試料表面の電位が一定
に保たれ、さらに、磁力線等に起因した局所的に高いイ
オン、電子分布は試料表面においてはほぼ均一化する。
そのため、試料の置かれた基板電極への印加電力に係わ
らず、試料に発生するダメージを大幅に低減することが
できる。その結果、ダメージによる歩留まりの悪さが問
題となっていたバイアススパッタ技術やバイアスＥＣＲ
技術を実用段階に引き上げることができる。また、これ
らのバイアス印加技術は膜堆積とエツチングを同時に行
うため相対的膜堆積速度が小さくなり、スループットが
低下するというもう一つの実用上の大きな問題があった
が、本発明により大きな電力を印加することが可能とな
りスルーブツトの点でも大幅に改善することができる。
らず、試料に発生するダメージを大幅に低減することが
できる。その結果、ダメージによる歩留まりの悪さが問
題となっていたバイアススパッタ技術やバイアスＥＣＲ
技術を実用段階に引き上げることができる。また、これ
らのバイアス印加技術は膜堆積とエツチングを同時に行
うため相対的膜堆積速度が小さくなり、スループットが
低下するというもう一つの実用上の大きな問題があった
が、本発明により大きな電力を印加することが可能とな
りスルーブツトの点でも大幅に改善することができる。
第１図は本発明をバイアススパッタ装置に適用した場合
の一実施例を示す概略側断面図、第２図は本発明をバイ
アスＥＣＲ装置に適用した場合の一実施例を示す概略側
断面図、第３９図は基板電極２２に印加したＲＦ電力と
ゲートリーク歩留まりの関係を示すグラフ、第４図およ
び第５図は電極３０または１６の一例を示す平面図、第
６図は従来のバイアススパッタ装置を示す概略側断面図
、第７図は従来のバイアスＥＣＲ装置を示す概略側断面
図である。 ５．２２・・・基板電極、１３．２１・・・ＲＦ主電源
１４．２８・・・試料、１６．３０・・・電極。 特許出願人 日本電信電話株式会社 代 理 人 山川 政樹（ばか１名） 第３図 ＲＦ電力 ＣＷ）
の一実施例を示す概略側断面図、第２図は本発明をバイ
アスＥＣＲ装置に適用した場合の一実施例を示す概略側
断面図、第３９図は基板電極２２に印加したＲＦ電力と
ゲートリーク歩留まりの関係を示すグラフ、第４図およ
び第５図は電極３０または１６の一例を示す平面図、第
６図は従来のバイアススパッタ装置を示す概略側断面図
、第７図は従来のバイアスＥＣＲ装置を示す概略側断面
図である。 ５．２２・・・基板電極、１３．２１・・・ＲＦ主電源
１４．２８・・・試料、１６．３０・・・電極。 特許出願人 日本電信電話株式会社 代 理 人 山川 政樹（ばか１名） 第３図 ＲＦ電力 ＣＷ）
Claims (1)
- プラズマ中において基板電極に高周波電界を印加し該基
板電極上に置かれた試料の成膜あるいはエッチングを行
うプラズマ処理装置において、前記基板電極と電気的に
絶縁された電極を前記試料の外周部近傍に配置したこと
を特徴とするプラズマ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1538586A JPS62173723A (ja) | 1986-01-27 | 1986-01-27 | プラズマ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1538586A JPS62173723A (ja) | 1986-01-27 | 1986-01-27 | プラズマ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62173723A true JPS62173723A (ja) | 1987-07-30 |
| JPH0334208B2 JPH0334208B2 (ja) | 1991-05-21 |
Family
ID=11887277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1538586A Granted JPS62173723A (ja) | 1986-01-27 | 1986-01-27 | プラズマ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62173723A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333849A (ja) * | 1993-05-19 | 1994-12-02 | Tokyo Electron Ltd | プラズマ処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57150943U (ja) * | 1981-03-18 | 1982-09-22 |
-
1986
- 1986-01-27 JP JP1538586A patent/JPS62173723A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57150943U (ja) * | 1981-03-18 | 1982-09-22 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333849A (ja) * | 1993-05-19 | 1994-12-02 | Tokyo Electron Ltd | プラズマ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334208B2 (ja) | 1991-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5891349A (en) | Plasma enhanced CVD apparatus and process, and dry etching apparatus and process | |
| US5770098A (en) | Etching process | |
| KR100301749B1 (ko) | 스퍼터링장치및스퍼터링방법 | |
| US20060081337A1 (en) | Capacitive coupling plasma processing apparatus | |
| US6155200A (en) | ECR plasma generator and an ECR system using the generator | |
| JP4344019B2 (ja) | イオン化スパッタ方法 | |
| JP3429391B2 (ja) | プラズマ処理方法及び装置 | |
| US6224724B1 (en) | Physical vapor processing of a surface with non-uniformity compensation | |
| JP2003234331A (ja) | プラズマエッチング方法およびプラズマエッチング装置 | |
| KR20010020136A (ko) | 재료의 이온 스퍼터링 방법 및 장치 | |
| JPH04198476A (ja) | プラズマ処理装置 | |
| JPWO2010004890A1 (ja) | 薄膜の成膜方法 | |
| JP3080843B2 (ja) | 薄膜形成方法及び装置 | |
| US6451179B1 (en) | Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma | |
| US5436424A (en) | Plasma generating method and apparatus for generating rotating electrons in the plasma | |
| JPH0813143A (ja) | プラズマ処理方法及び処理装置 | |
| JPH0314907B2 (ja) | ||
| KR980011764A (ko) | 전면 고밀도 플라즈마 증착 제공 방법 및 그 장치 | |
| JPS62173723A (ja) | プラズマ処理装置 | |
| JP2000223480A (ja) | プラズマエッチング装置 | |
| JPH08319588A (ja) | プラズマエッチング装置 | |
| JP2750430B2 (ja) | プラズマ制御方法 | |
| JPH07207471A (ja) | プラズマエッチング装置 | |
| JPH0633270A (ja) | 真空処理装置 | |
| JPH06120140A (ja) | 半導体製造方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |