JPS62172437A - 高信頼性システム - Google Patents

高信頼性システム

Info

Publication number
JPS62172437A
JPS62172437A JP61014263A JP1426386A JPS62172437A JP S62172437 A JPS62172437 A JP S62172437A JP 61014263 A JP61014263 A JP 61014263A JP 1426386 A JP1426386 A JP 1426386A JP S62172437 A JPS62172437 A JP S62172437A
Authority
JP
Japan
Prior art keywords
computer
real
virtual
real computer
party
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61014263A
Other languages
English (en)
Inventor
Shizuo Mihashi
三橋 鎮雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61014263A priority Critical patent/JPS62172437A/ja
Publication of JPS62172437A publication Critical patent/JPS62172437A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 2台の実計算機上にそれぞれ複数の仮想計算機を実現し
、1台の実計算機が故障した場合にはその業務を他の実
計算機で引き継ぐようにし、1台の実計算機上の仮想計
算機が故障した場合にはその実計算機上の他の仮想計算
機がその業務を引き継ぐようにした高信頼性システムで
ある。
〔産業上の利用分野〕
本発明は、複数の仮想計算機が構築された実計算機Aと
複数の仮想計算機が構築された実計算機Bとを有する高
信頼性システムに関するものである。
〔従来技術と問題点〕
高信頼性を持つ計算機システムとしては、待機システム
や並列システム等が知られている。待機システムでは、
現用システムがオンライン業務を行い、待機システムが
バッチ・ジョブを行い、現用システムが故障した場合に
は現用システムが待機システムとなり、待機システムが
現用システムとなってオンライン業務を実行する。並列
システムでは、2台の計算機システムが同じ業務を行っ
ており、一方の計算機システムが故障しても業務を支障
なく遂行することができる。
従来の高信頼性システムでは、1台の計算機には1個の
オペレーティング・システムしか存在ぜず、システム数
に等しい数の実マシンが必要になり、高価な実マシンを
効率的に使用出来ないと言う欠点があった。
〔発明の目的〕
本発明は、上記の考察に基づくものであって、従来の高
信頼性システムに較べて実マシンを効率的に使用できる
高信頼性システムを提供することを目的としている。
〔目的を達成するための手段〕
そしてそのため、本発明の高信頼性システムは、2台の
実計算機と、これら2台の実計算機間に設置された通信
路と、入出力装置と、上記各実計算機からの切換え指令
に従って指定された入出力装置を指定された実計算機に
接続する入出力監視装置を具備する高信頼性システムで
あって、各実計算機は、仮想計算機モニタと、複数台の
仮想計算機と、自己の実計算機上に構築された仮想計算
機のシステム・ダウンを検出する監視手段と、自己の実
計算機がダウンしていないことを上記通信路を介して相
手方の実計算機に通知する通信機能手段と、相手方の実
計算機がダウンしたことを認識した時に上記入出力監視
装置に対して切換え指令を送出するシステム切換え手段
とを有し、上記仮想計算機モニタは、自己配下の仮想計
算機がシステム・ダウンした場合には、当該仮想計算機
の行っていた業務を自己配下の他の仮想計算機に行わせ
、相手方の実計算機がダウンした場合には、相手方の実
計算機に接続されていた入出力装置を自己の実計算機に
接続し、相手方の実計算機上に構築された仮想計算機で
行われていた業務を自己配下の仮想計算機に行わせるよ
うに構成されていることを特徴とするものである。
〔発明の実施例〕
以下、本発明を図面を参照しつつ説明する。図は本発明
の1実施例のブロック図である。図において、1と2は
実計算機、3はCPU間通信装置、4はI10監視装置
、5はディス、プレイ、6はプリンタ、7は共用DAS
D、11は仮想計算機モニタ、12はCPU間通信機能
部、13はシステム切換え部、14はCPU内監視部、
15−1ないし15−3は仮想計算機、21は仮想計算
機モニタ、22はCPU間通信機能部、23はシステム
切換え部、24はCPU内監視部、25−1ないし25
−3は仮想計算機をそれぞれ示している。
仮想計算機モニタl 1.CPU間通間通化部12、シ
ステム切換え部13、CPU内監視部14及び仮想計算
機15−1ないし15−3のそれぞれは、ソフトウェア
的な手段によって実現されるものであって、各部分に対
応するプログラムが存在する。実計算機2側のハードウ
ェア及びソフトウェアは、実計算機1側のそれと同じで
ある。仮想計算機モニタ11は、A V M (Adv
anced Vertual Machine)と呼ば
れるものであって、仮想計算機システム全体を制御する
ものである。CPU間通間通化部12は、一定時間毎に
実計算機1が正常に動作している旨の情報をcpu間通
信装置3を介して相手方に通知するものである。勿論、
実計算機lがダウンすると、この通信が行えな(なるこ
とは当然である。システム切換え部13は、相手方の実
計算機2がダウンした時に、I10資a5,6等を物理
的に実計算機1側に接続せよと言う指令をI10監視装
置4に対して送出する。
I10監視装置4は、システム切換え部13又は23か
らの指令に従ってI10資源の物理的な切換えを行う。
cpu内監視部14は、仮想計算機15−1.15−2
.15−3の監視を行うものである。図示しないが、監
視用テーブルが存在し、仮想計算機15−4  (i=
1.2.3)は、自己の障害を検出した場合には監視用
テーブルにその旨を記入すると共に、一定時間毎に自己
が生きている旨の情報を時刻と一緒に監視用テーブルに
記入する。CPU内監視部14は、監視用テーブルの内
容を読取って仮想計算機l5−1ないし15−3のシス
テム・ダウンを検出する。
今、I10装置5,6が仮想計算機15−1に割付けら
れ、仮想計算[15−1がA業務(例えば銀行業務)を
行っていたとする。この状態のもとでは、実計算機1例
の他の仮想計算機及び実計算機2側の仮想計算機はそれ
ぞれ他の業務を行っている。仮想計算機15−1がシス
テム;ダウンすると、このシステム・ダウンはCPU内
監視部14により検出され、CPU内監視部14はこの
旨を仮想計算機モニタ11に通知する。この通知を受は
取ると、仮想計算機モニタ11は、I10装置5,6を
仮想計算機15−2に割付け、仮想計算機15−2に制
御を渡す。装置の割付けはアタッチ(ATTAC)I)
コマンドを発行することにより行われる。仮想計算機1
5−2は、通信制御プログラムの初期設定を行い、業務
A′を動作可能状態にして、業務を仮想計算機15−2
を主系として再開する。図示しないが、仮想計算機のO
8とディスプレイ等の間の通信は、通信制御プログラム
を介して行われる。業務AとA′は同じであり、また図
示の例では、共用DASD7は仮想計算機15−1.1
5−2及び25−2からアクセス可能であり、これは切
換えの対象にならない。
実計算機1がダウンすると、実計算機1から実計算機2
に定期的に送られる情@(システムが正常に動作してい
る旨の情報)がなくなるので、実計算機2側の仮想計算
機モニタ21は実計算機1のダウンを認識することで出
来る。実計算機1がダウンすると、実計算機2側のシス
テム切換え部23は、I10装置5.6を実計算機1例
に切換えるべきことを指令する。そして、仮想計算機モ
ニタ21は、I10装置5.6を仮想計算機25−2に
割付け、仮想計算機25−2に主系として動作させる旨
を伝え、仮想計算機25−2を動作させる。仮想計算機
25−2は、通信制御プログラムの初期設定を行い、業
務A″を動作可能な状態として仮想計算機25−2を主
系として業務を再開する。業務Aと業務A#は同じであ
る。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、実マ
シンを効率的に使用できる高信頼性システムを得ること
ができる。
【図面の簡単な説明】 図は本発明の1実施例のブロック図である。 1と2・・・実計算機、3・・・CPU間通信装置、4
・・弓10監視装置、5・・・ディスプレイ、6・・・
プリンタ、7・・・共用DASD、11・・・仮想計算
機モニタ、12・・・CPU間通信機能部、13・・・
システム切換え部、14・・・CPU内監視部、15−
1ないし15−3・・・仮想針n機、21・・・仮想3
1算機モニタ、22・・・cpu間通間通化機能部3・
・・システム切換え部、24・・・CPU内監視部、2
5−1ないし25−3・・・仮想計算機。

Claims (1)

    【特許請求の範囲】
  1. 2台の実計算機と、これら2台の実計算機間に設置され
    た通信路と、入出力装置と、上記各実計算機からの切換
    え指令に従って指定された入出力装置を指定された実計
    算機に接続する入出力監視装置を具備する高信頼性シス
    テムであって、各実計算機は、仮想計算機モニタと、複
    数台の仮想計算機と、自己の実計算機上に構築された仮
    想計算機のシステム・ダウンを検出する監視手段と、自
    己の実計算機がダウンしていないことを上記通信路を介
    して相手方の実計算機に通知する通信機能手段と、相手
    方の実計算機がダウンしたことを認識した時に上記入出
    力監視装置に対して切換え指令を送出するシステム切換
    え手段とを有し、上記仮想計算機モニタは、自己配下の
    仮想計算機がシステム・ダウンした場合には、当該仮想
    計算機の行っていた業務を自己配下の他の仮想計算機に
    行わせ、相手方の実計算機がダウンした場合には、相手
    方の実計算機に接続されていた入出力装置を自己の実計
    算機に接続し、相手方の実計算機上に構築された仮想計
    算機で行われていた業務を自己配下の仮想計算機に行わ
    せるように構成されていることを特徴とする高信頼性シ
    ステム。
JP61014263A 1986-01-24 1986-01-24 高信頼性システム Pending JPS62172437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61014263A JPS62172437A (ja) 1986-01-24 1986-01-24 高信頼性システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61014263A JPS62172437A (ja) 1986-01-24 1986-01-24 高信頼性システム

Publications (1)

Publication Number Publication Date
JPS62172437A true JPS62172437A (ja) 1987-07-29

Family

ID=11856203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61014263A Pending JPS62172437A (ja) 1986-01-24 1986-01-24 高信頼性システム

Country Status (1)

Country Link
JP (1) JPS62172437A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148839A (ja) * 2005-11-29 2007-06-14 Hitachi Ltd 障害回復方法
JP2008140198A (ja) * 2006-12-04 2008-06-19 Hitachi Ltd フェイルオーバ方法、およびその計算機システム。
JP2010211819A (ja) * 2010-04-26 2010-09-24 Hitachi Ltd 障害回復方法
JP2011216072A (ja) * 2010-04-01 2011-10-27 Accenture Global Services Ltd 再目的化可能回復環境

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148839A (ja) * 2005-11-29 2007-06-14 Hitachi Ltd 障害回復方法
JP4544146B2 (ja) * 2005-11-29 2010-09-15 株式会社日立製作所 障害回復方法
US7934119B2 (en) 2005-11-29 2011-04-26 Hitachi, Ltd. Failure recovery method
US8352778B2 (en) 2005-11-29 2013-01-08 Hitachi, Ltd. Failure recovery method
US8694820B2 (en) 2005-11-29 2014-04-08 Hitachi, Ltd. Failure recovery method
JP2008140198A (ja) * 2006-12-04 2008-06-19 Hitachi Ltd フェイルオーバ方法、およびその計算機システム。
JP2011216072A (ja) * 2010-04-01 2011-10-27 Accenture Global Services Ltd 再目的化可能回復環境
JP2010211819A (ja) * 2010-04-26 2010-09-24 Hitachi Ltd 障害回復方法

Similar Documents

Publication Publication Date Title
US6529978B1 (en) Computer input/output (I/O) interface with dynamic I/O adaptor processor bindings
US9430266B2 (en) Activating a subphysical driver on failure of hypervisor for operating an I/O device shared by hypervisor and guest OS and virtual computer system
US20080005222A1 (en) System and Method for Server Information Handling System Management Through Local I/O Devices
JP2005215947A (ja) 複数インタフェースを有する記憶装置、および、その記憶装置の制御方法
JP2006195821A (ja) 情報処理システムの制御方法、情報処理システム、ダイレクトメモリアクセス制御装置、プログラム
JP2018116648A (ja) 情報処理装置、その制御方法、及びプログラム
JP2001209627A (ja) 情報処理システム
JP5549733B2 (ja) 計算機管理装置、計算機管理システム及び計算機システム
JPS62172437A (ja) 高信頼性システム
JPH06214762A (ja) コンピュータ入力装置用のホット・プラグ・サポート
JPH0887341A (ja) 自動縮退立ち上げ機能を有したコンピュータシステム
JPH05314075A (ja) オンラインコンピュータ装置
JPWO2015037078A1 (ja) 情報処理装置、バックアッププログラム、バックアップ方法
JP2019149053A (ja) 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム
JP6822706B1 (ja) クラスタシステム、サーバ装置、引継ぎ方法、及びプログラム
JPH0833835B2 (ja) エラー回復制御装置
JP3394834B2 (ja) マルチプロセッサシステムを構成する装置のデバッグ方式
JPH0264845A (ja) 主制御部多重化電子計算機
JPH10187473A (ja) 2重化情報処理装置
JP2744113B2 (ja) 計算機システム
JP2629415B2 (ja) 相互スタンバイシステムにおける業務処理系切り替え方法
JPH01312658A (ja) 計算機システム
JPS6324347A (ja) Tssセンタシステム自動リカバリ処理方式
JPH0441395Y2 (ja)
JPH0250737A (ja) 二重化システム