JPS62171214A - Gain control circuit - Google Patents

Abstract

PURPOSE:To fully apply the gain control in the minimum bit number or step number requested by a detection limit by dividing equally the gain of the attenuator in dB. CONSTITUTION:Since the attenuator 2 consists of a resistance string and k-set of resistors R1-Rk are connected in series between an input terminal 1 and ground and values of the resistors R1-Rk are selected so that the gain between the terminal 1 and the connection midpoint of the resistors R1-Rk is decreased at an equal interval of AdB each. Further, k-set of switch circuits SW1-SWk are connected between each connection midpoint or the input terminal 1 and the input terminal of an operational amplifier 3. Moreover, a signal Sc is fed to a conversion circuit 8, where the signal is converted into a logarithmic value and the signal Sc subject to logarithmic conversion is fed to the switch circuits SW1-SWk as their control signal.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は利得制御回路に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a gain control circuit.

〔発明の概要〕[Summary of the invention]

この発明は、デジタル制御信号により利得制御を行う場
合において、そのデジタル制御信号及びアッテネータを
所定の特性とすることにより、そのデジタル制御信号及
びアッテネータのビット数を少くしたものである。The present invention reduces the number of bits of the digital control signal and the attenuator by making the digital control signal and the attenuator have predetermined characteristics when performing gain control using the digital control signal.

〔従来の技術〕[Conventional technology]

８ミリビデオの音声信号系においては、記録時、音声信
号のレベルを所定の特性で圧縮するとともにデジタル信
号（ＰＣＭ信号）に変換して記録し、再生時、再生され
たデジタル信号をアナログ信号に変換するとともに記録
時とは相補な特性でレベルを伸張してもとの音声信号を
得るようにしている。In the audio signal system of 8mm video, when recording, the level of the audio signal is compressed with predetermined characteristics and converted to a digital signal (PCM signal) for recording, and when playing back, the reproduced digital signal is converted to an analog signal. At the same time as the conversion, the level is expanded using characteristics complementary to those at the time of recording to obtain the original audio signal.

また、ビデオフロッピーに音声信号を記録及び再生する
場合も、同様にレベル圧伸、Ａ／Ｄ変換。Also, when recording and playing back audio signals on a video floppy, level companding and A/D conversion are also required.

Ｄ／Ａ変換を必要とする。Requires D/A conversion.

そこで、音声信号の記録処理回路として第５図に示すよ
うなものが考えられている。Therefore, a circuit as shown in FIG. 5 has been considered as an audio signal recording processing circuit.

すなわち、同図において、アナログの音声信号Ｓａが、
入力端子（１１からアッテネータ（２）及びオペアンプ
（３）を通じてＡ／Ｄコンバータ（４）に供給されて所
定のビット数のデジタル信号Ｓｄに変換され、この信号
Ｓｄが出力端子（５）に取り出される。また、このとき
、信号Ｓｄが検出回路（６）に供給されて信号Ｓｄの示
すレベル（信号Ｓｄをアナログ信号に変換したとき、そ
のアナログ信号のもつレベル）の検出信号Ｓｃがデジタ
ル信号の状態で取り出され、この信号Ｓｃがアッテネー
タ（２）にその制御信号として供給される。That is, in the same figure, the analog audio signal Sa is
It is supplied from the input terminal (11) to the A/D converter (4) through the attenuator (2) and the operational amplifier (3), where it is converted into a digital signal Sd with a predetermined number of bits, and this signal Sd is taken out to the output terminal (5). At this time, the signal Sd is supplied to the detection circuit (6), and the detection signal Sc at the level indicated by the signal Sd (the level of the analog signal when the signal Sd is converted into an analog signal) indicates the state of the digital signal. This signal Sc is supplied to the attenuator (2) as its control signal.

したがって、出力信号Ｓｄは、音声信号Ｓａがレベル圧
縮され、かつ、Ａ／Ｄ変換されたデジタル信号となる。Therefore, the output signal Sd becomes a digital signal obtained by level-compressing the audio signal Sa and A/D converting it.

ところで、このような記録処理回路において、その１ス
テツプの変化量を細かくしようとすれば、制御信号Ｓｃ
のビット数を増やさなければならない。By the way, in such a recording processing circuit, if you want to make the amount of change in one step finer, the control signal Sc
The number of bits must be increased.

しかし、人間の聴覚には検知限が存在し、ある程度以上
に細かく制御しても検知されず、むだである。すなわち
、検知限と同程度の細かさで制御すれば、十分である。However, human hearing has a detection limit, and even if the control is finely controlled beyond a certain level, it will not be detected and it is useless. In other words, it is sufficient to control with the same degree of fineness as the detection limit.

そして、オーディオの場合、リニアに量子化すると、１
４〜１６ビツト程度の分解能が必要であるが、上述のよ
うに、レベル圧縮を併用してノンリニアに量子化すれば
、８ビット程度でもかなり良好な音質を得ることができ
、これは８ミリビデオにおいて規格化されていることか
らも分かる。In the case of audio, linear quantization yields 1
A resolution of about 4 to 16 bits is required, but as mentioned above, if you use level compression and non-linear quantization, you can obtain quite good sound quality even with about 8 bits. This can be seen from the fact that it has been standardized.

したがって、ある音マに対し、その１／２８程度の変化
が人間の検知限である。Therefore, for a certain sound map, a change of about 1/28 is the human detection limit.

そこで、特願昭６０−２７８１９２号により第６図に示
すような利得制御回路が考えられている。Therefore, a gain control circuit as shown in FIG. 6 has been proposed in Japanese Patent Application No. 60-278192.

すなわち、同図において、アッテネータ（２）は前段の
アッテネータ（２１）と後段のアッテネータ（２２）と
に分割される。また、検出信号Ｓｃが変換回路（７）に
供給されて制御信号ＳＬ　、３２に変換され、この信号
ＳＬ　、Ｓ２がアッテネータ（２１）　。That is, in the figure, the attenuator (2) is divided into a front-stage attenuator (21) and a rear-stage attenuator (22). Further, the detection signal Sc is supplied to a conversion circuit (7) and converted into a control signal SL, 32, and this signal SL, S2 is connected to an attenuator (21).

（２２）に供給される。なお、この場合、信号Ｓｃのビ
ット数を（ｍ＋ｎ）ビットとすると、信号ｓ２はｎビッ
トである。そして、例えば、Ｓｃ−“００１１０１”、
ｎ＝３とすると、信号Ｓｃにゼロサプレスして１１０１
”を得、この“１１ｏ１”の上位３ビツト“１１０”が
信号ｓ２である。すなわち、信号Ｓ２は、信号Ｓｃをゼ
ロサプレスし、その結果の上位ｎビットを取り出した信
号である。(22). In this case, if the number of bits of the signal Sc is (m+n) bits, the signal s2 is n bits. And, for example, Sc-“001101”,
If n=3, zero suppression is applied to the signal Sc to 1101
", and the upper three bits "110" of this "11o1" are the signal s2. That is, the signal S2 is a signal obtained by zero-suppressing the signal Sc and extracting the upper n bits of the result.

また、信号Ｓ１は、信号Ｓｃのゼロサプレスされた“０
”の数に対応する。したがって、いわば、信号Ｓ１は信
号Ｓｃの仮数部、信号ｓ２は信号Ｓｃの指数部のような
ものである。Further, the signal S1 is “0” which is the zero-suppressed signal Sc.
Therefore, so to speak, the signal S1 is like the mantissa part of the signal Sc, and the signal s2 is like the exponent part of the signal Sc.

そして、信号ＳＬ、Ｓ２によりアッテネータ（２１）　
、　　（２２）の利得が、例えば第７図に示すように制
御される。なお、この図は、利得の可変幅が４８ｄＢ　
（＝　２５６倍）の場合であり、円内は特性曲線の拡大
図である。すなわち、信号Ｓ’　ｃのＭＳＢが“１”の
ときは、信号Ｓ１によりアッテネータ（２１）の利得は
ＯｄＢとされ（直線（２１Ａ　）　）　、信号Ｓ２によ
りアッテネータ（２２）の利得は０〜−６　ｄＢの間を
２ｎステツプで信号ｓ２に対応して制御される（曲線（
２２Ａ　））。また、信号ＳｃのＭＳＢが”Ｏ”、２３
Ｂが“１″のときには、信号Ｓ１によりアッテネータ（
２１）の利得は一６ｄＢとされ（直線（２１Ｂ）、信号
ｓ２によりアッテネータ（２２）の利得は０〜−６ｄＢ
の間を２０ステツプで信号Ｓ２に対応して制御される（
曲線（２２Ｂ　＞　）。Then, the attenuator (21) is activated by the signals SL and S2.
, (22) are controlled as shown in FIG. 7, for example. Note that this figure shows that the gain variable width is 48 dB.
(=256 times), and the area inside the circle is an enlarged view of the characteristic curve. That is, when the MSB of the signal S'c is "1", the gain of the attenuator (21) is set to OdB by the signal S1 (straight line (21A)), and the gain of the attenuator (22) is set to 0 to -6 by the signal S2. dB in 2n steps corresponding to the signal s2 (curve (
22A)). In addition, the MSB of the signal Sc is “O”, 23
When B is “1”, the attenuator (
The gain of the attenuator (21) is -6 dB (straight line (21B), and the gain of the attenuator (22) is 0 to -6 dB due to the signal s2.
is controlled in 20 steps in response to signal S2 (
Curve (22B>).

そして、以下同様に、信号Ｓｃの示すレベル（ゼロサプ
レスされる“０”の数）に対応してアッテネータ（２１
）ノ利得は、直線（２１Ｃ）　、　　（２１０）で示す
ように６ｄＢずつ小さくされ、がっ、アッテネータ（２
２）　（７）利得は、曲線（２２Ｃ）　、　　（２２Ｄ
　）で示すようにＯ〜−６ｄＢの間で制御される。なお
、信号Ｓ２がｎビット未満のときには、上位に°０”が
付加されてｎビットとされ、曲線（２１Ｅ　）　。Similarly, the attenuator (21
) gain is decreased by 6 dB as shown by the straight lines (21C) and (210), and the attenuator (2
2) (7) The gain is the curve (22C), (22D
), it is controlled between O and -6 dB. Note that when the signal S2 is less than n bits, °0'' is added to the upper part to make it n bits, and the curve (21E) is obtained.

（２２Ｅ）　に示すとおりである。As shown in (22E).

したがって、総合の利得特性は、曲線（２０）のように
なる。Therefore, the overall gain characteristic is as shown by curve (20).

こうして、上述の利得制御回路によれば、信号Ｓｃのビ
ット数が少なくても、必要な検知限を確保してレベル制
御を行うことができる。In this way, according to the above-described gain control circuit, even if the number of bits of the signal Sc is small, level control can be performed while ensuring the necessary detection limit.

〔発明が解決しようとする問題点〕 ところが、この利得制御回路においては、隣接するステ
ップ間の変化率は、１　／　２　”倍〜１／（２ｎ−１
）倍の範囲で変化しているので、検知限をフルに利用し
てはいない。したがって、まだ、信号Ｓｃのビット数に
むだがでていることになる。[Problems to be Solved by the Invention] However, in this gain control circuit, the rate of change between adjacent steps is 1/2" to 1/(2n-1).
), so the detection limit is not fully utilized. Therefore, the number of bits of the signal Sc is still wasted.

この発明は、このような問題点を解決しようとするもの
である。This invention attempts to solve these problems.

〔問題点を解決するための手段〕[Means for solving problems]

このため、この発明においては、アッテネータの利得変
化がデシベルで等間隔になるように構成する。Therefore, in the present invention, the attenuator gain changes are configured to be at equal intervals in decibels.

〔作用〕[Effect]

検知限から要求される最少のビット数で利得制御が行わ
れる。Gain control is performed using the minimum number of bits required by the detection limit.

〔実施例〕〔Example〕

第１図において、アッテネータ（２）は抵抗ストリング
により構成されるもので、入力端子（１）と接地との間
に、ｋ個の抵抗器Ｒ１〜Ｒｋが直列接続されるとともに
、端子（１）と抵抗器Ｒ１〜Ｒｋの接続中点との間の利
得がＡｄＢずつ等間隔で低下するように、抵抗器Ｒ１〜
ＲｋＯ値が選定される。ただし、この場合、検知限を１
／２ｎ“１倍とすると、Ａ≦２０１ｏｇ　（１＋　１　
／　２ｎ″Ｉ）（ｋ−１）Ａ≧利得可変幅 とされる。In Fig. 1, the attenuator (2) is composed of a resistor string, and k resistors R1 to Rk are connected in series between the input terminal (1) and the ground. The resistors R1 to Rk are connected so that the gain between the connecting point of the resistors R1 to Rk decreases by AdB at equal intervals.
An RkO value is selected. However, in this case, the detection limit is set to 1
/2n"1 times, A≦201og (1+1
/2n″I)(k-1)A≧gain variable width.

さらに、入力端子（１）及び抵抗器Ｒ１〜Ｒｋの接続中
点とオペアンプ（３）の入力端との間に、ｋｆ［！ｉｆ
のスイッチ回路Ｓ　Ｗ　１〜ＳＷｋが接続される。また
、信号Ｓｃが変換回路（８）に供給されて対数値に変換
され、この対数変換された信号Ｓｃがスイッチ回路Ｓ　
Ｗ　１〜ＳＷｋにその制御信号として供給される。Furthermore, kf[! if
Switch circuits SW1 to SWk are connected to the switch circuits SW1 to SWk. Further, the signal Sc is supplied to the conversion circuit (8) and converted into a logarithmic value, and this logarithmically converted signal Sc is supplied to the switch circuit S.
It is supplied to W1 to SWk as their control signals.

このような構成において、利得の可変幅を例えば４８ｄ
Ｂとすれば、信号Ｓｃの示すレベルに対するアッテネー
タ（２）の利得は、第２図に示すように直線となる。そ
して、この直線の傾きは検知限で決まり、第７図で言え
ばＡ点の傾きに等しい。したがって、１ステツプに対す
る利得の変化率は、常に一定になるとともに、必要な検
知限を確保できる。In such a configuration, the gain variable width is set to 48d, for example.
B, the gain of the attenuator (2) with respect to the level indicated by the signal Sc becomes a straight line as shown in FIG. The slope of this straight line is determined by the detection limit, and is equal to the slope of point A in FIG. Therefore, the rate of change in gain per step is always constant, and the necessary detection limit can be ensured.

また、第２図からも明らかなように、信号Ｓｃの上位２
ビツトを“０１”以上にする必要がなく、したがって、
信号Ｓｃは従来に比べて２ビツト少なくてよく、アッテ
ネータ（２）の素子数１／４にできる。Moreover, as is clear from FIG. 2, the top two of the signal Sc
There is no need to set the bit to “01” or higher, and therefore,
The signal Sc requires 2 bits less than the conventional one, and the number of elements in the attenuator (2) can be reduced to 1/4.

こうして、この発明によれば、検知限から要求される最
少のビット数あるいはステップ数でフルに利得制御を行
うことができる。Thus, according to the present invention, full gain control can be performed with the minimum number of bits or steps required by the detection limit.

なお、上述においては、アッテネータ（２）及びオペア
ンプ（３）が乗算型に接続されていたが第３図に示すよ
うに除算型に構成することもできる。また、レベル伸張
回路の場合には、例えば第４図に示すように構成すれば
よ＜　、（９１はり、／Ａコンバータである。In the above description, the attenuator (2) and the operational amplifier (3) are connected in a multiplication type, but they can also be configured in a division type as shown in FIG. Further, in the case of a level expansion circuit, it may be configured as shown in FIG. 4, for example.

〔発明の効果〕〔Effect of the invention〕

アッテネータの利得をデシベルで等間隔にしたので、検
知限から要求される最少のビット数あるいはステップ数
でフルに利得制御を行うことができる。Since the attenuator gains are set at equal intervals in decibels, full gain control can be performed with the minimum number of bits or steps required by the detection limit.

【図面の簡単な説明】[Brief explanation of drawings]

第１図、第３図はこの発明の一例の接続図、第２図、第
４図〜第７図はその説明のための図である。 （２）はアッテネータ、（８）は変換回路である。 δ 全林１０路口 第３図 手続ネｉ１１正書 １．事件の表示 昭和６１年　特　許　願第　１２４０７号２、発明の名
称 利得制御回路 ：）、補正をする者 事件との関係　　　特許出願人 住　所　東京部品用区北品用６丁目７番３５号名称（２
１８）ソニー株式会社 代表取締役　大　賀　典　雄 ４、代理人 （１）　　明細書中、第２ページ下から７行［アンプ（
３）を」の次に［有する可変利得回路ε、を加入する。 （２）　　同、第４ページ４行ｒ　ｆ２１　Ｊの次に１
及びオペアンプ（３）」を加入する。 （３）　　同、同ページ５行ｒ　（２１）　Ｊの次に［
及びオペアンプ（３１）Ｊを加入する。 （４）　　同、同ページ６行ｒ　（２２）　Ｊの次に［
及びオペアンプ（３２）　Ｊを加入する。 （５）　　同、同ページ下から２行「仮数部」を「指数
部」と訂正する。 （６）同、同ページ５行「指数部」を「仮数部」と訂正
する。 （７）同、第７ページ下から１０行及び末行１入力端子
（１）」を１出力端子（９）」と訂正する。 （８）　　同、同ページ下から８１テｒ　ｆｌｌ　Ｊを
ｒ　（９１Ｊと訂正する二 （９）　　同、第９ページ４行「乗算型」を「除算型」
と訂正する。 （１０）同、同ページ５行「除算型」を「乗算型」と訂
正する。 （１１）図面中、第１図、第５図、第６図を別紙のよう
に訂正する。 以上1 and 3 are connection diagrams of an example of the present invention, and FIGS. 2 and 4 to 7 are diagrams for explaining the same. (2) is an attenuator, and (8) is a conversion circuit. δ Jeonim 10 Route Exit Figure 3 Procedure Nei11 Official Book 1. Display of the case 1986 Patent Application No. 12407 2, name of the invention Gain control circuit:), person making the amendment Relationship to the case Patent applicant address 6-7-35, Kitashinyo, Tokyo Parts Ward, Tokyo Name (2
18) Sony Corporation Representative Director Norio Ohga 4, Agent (1) Seven lines from the bottom of the second page of the statement [amplifier (
3) Next, add a variable gain circuit ε. (2) Same, page 4, line 4 r f21 1 next to J
and operational amplifier (3). (3) Same, same page, line 5 r (21) After J, [
and operational amplifier (31) J are added. (4) Same, same page, line 6 r (22) After J, [
and operational amplifier (32) J. (5) Same as above, correct the two lines from the bottom of the same page to read "mantissa" as "exponent." (6) On the same page, in line 5, ``Exponent part'' is corrected to ``Mantissa part.'' (7) Same, the 10th line from the bottom of the 7th page and the last line, ``1 input terminal (1)'' is corrected to ``1 output terminal (9)''. (8) Same, 81 ter from the bottom of the same page.
I am corrected. (10) On the same page, in line 5, "division type" is corrected to "multiplication type." (11) In the drawings, Figures 1, 5, and 6 will be corrected as shown in the attached sheet. that's all

Claims (1)

【特許請求の範囲】[Claims] デジタル制御信号によりアナログ入力信号に対する利得
が制御される利得制御回路において、とりうる利得のス
テップ間の利得差がデシベルで等間隔となるようにされ
た利得制御回路。A gain control circuit in which the gain for an analog input signal is controlled by a digital control signal, in which the gain differences between possible gain steps are made to be equally spaced in decibels.