JPS62163411A - 多相クロック回路 - Google Patents
多相クロック回路Info
- Publication number
- JPS62163411A JPS62163411A JP61271678A JP27167886A JPS62163411A JP S62163411 A JPS62163411 A JP S62163411A JP 61271678 A JP61271678 A JP 61271678A JP 27167886 A JP27167886 A JP 27167886A JP S62163411 A JPS62163411 A JP S62163411A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- capacitor
- coupled
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＶＬＳ Ｉシステムの檀々の回路の動作全制御
する各相クロック信号全発生すること金用途とする様な
集積回路に対する全部シリコンの発振器に関する。
する各相クロック信号全発生すること金用途とする様な
集積回路に対する全部シリコンの発振器に関する。
従来の技術及び問題点
現在のディジタル集積回路はマスク・クロック金倉んで
いて、それから４相りロック信号を発生するのが典型的
である。マスク・り四ツクにはシュミット・トリガ回路
を用いており、その入力がキャパシタに結合されている
。このキャパシタはアースに接続されていて、高圧源か
ら抵抗を介して充電される。電界効果トランジスタのソ
ース・ドレイン通路がこのキャパシタの両端に結合され
ていて、そのデートがシュミット・トリガの出力に接続
され、シュミット・トリガの出力が高になることに応答
して、キャパシタを放電させる。キャパシタの両端の電
圧上昇がレベルＶＨに増加すると、シュミット・トリガ
が切換わり、電界効果トランジスタをターンオンし、こ
うしてキャパシタを放電させる。シュミット・トリガに
対する入力電圧が低下して値ＶＬに達すると、シュミッ
ト・トリガが切換わり、その出力が低になって、キャパ
シタの両端に接続されたトランジスタをターンオフシ、
抵抗と直列のトランジスタをターンオンし、こうしてサ
イクルを繰返す。論理回路と組合せて除数２０割算回路
を使うことにより、シュミット・トリガの出力から種々
のクロック信号が取出される。この為マスク・クロック
の繰返し速度はこのシステムｆ″）４つのクロックの繰
返し速度より少なくとも４倍速くなければならない。４
つのクロックの周波数が一層低いことにより、こういう
回路全電圧増倍器又は電荷ポンプとして使う時得られる
電力が減少する。２番目に、シュミット・トリガの出力
のデユーティ・サイクルはこσ）様なシステムでは、５
０％よりかなジ低いのが普通である。これは、一般的に
キャパシタの放電時間がその充電時間よジかなり短い為
である。
いて、それから４相りロック信号を発生するのが典型的
である。マスク・り四ツクにはシュミット・トリガ回路
を用いており、その入力がキャパシタに結合されている
。このキャパシタはアースに接続されていて、高圧源か
ら抵抗を介して充電される。電界効果トランジスタのソ
ース・ドレイン通路がこのキャパシタの両端に結合され
ていて、そのデートがシュミット・トリガの出力に接続
され、シュミット・トリガの出力が高になることに応答
して、キャパシタを放電させる。キャパシタの両端の電
圧上昇がレベルＶＨに増加すると、シュミット・トリガ
が切換わり、電界効果トランジスタをターンオンし、こ
うしてキャパシタを放電させる。シュミット・トリガに
対する入力電圧が低下して値ＶＬに達すると、シュミッ
ト・トリガが切換わり、その出力が低になって、キャパ
シタの両端に接続されたトランジスタをターンオフシ、
抵抗と直列のトランジスタをターンオンし、こうしてサ
イクルを繰返す。論理回路と組合せて除数２０割算回路
を使うことにより、シュミット・トリガの出力から種々
のクロック信号が取出される。この為マスク・クロック
の繰返し速度はこのシステムｆ″）４つのクロックの繰
返し速度より少なくとも４倍速くなければならない。４
つのクロックの周波数が一層低いことにより、こういう
回路全電圧増倍器又は電荷ポンプとして使う時得られる
電力が減少する。２番目に、シュミット・トリガの出力
のデユーティ・サイクルはこσ）様なシステムでは、５
０％よりかなジ低いのが普通である。これは、一般的に
キャパシタの放電時間がその充電時間よジかなり短い為
である。
従って、本発明の主な目的は、その周波数が発壺器の周
波数と寺しいか又はそれよｐ高い様なりロック・パルス
を発生する発振器を提供することである。本発明の別の
目的は、デユーティ・サイクルが略５０％に等しい発振
器を提供することである。
波数と寺しいか又はそれよｐ高い様なりロック・パルス
を発生する発振器を提供することである。本発明の別の
目的は、デユーティ・サイクルが略５０％に等しい発振
器を提供することである。
本発明では、集積回路に対する発振器として、上側閾値
電圧ＶＨ及び下側閾値電圧ＶＬ−２持つシュミット・ト
リガと、このトリガに対する入力及びアースの間に結合
されたキャパシタと、トリが入力に結合されていて、キ
ャパシタを一定の速度で充電する電流発生器と、トリガ
の入力に結合されていて、キャパシタ全一定の速度で放
電させる電流発生器と金含む発振器を提供する。充電電
流発生器と直列の充電スイッチが、トリガの状態が第１
の状態から第２の状態に変化したことに応答して、充電
電流発生器を高電圧源とトリガの入力の間に可逆的に結
合する。放電電流発生器と１ｕ列の放電スイッチが、ト
リガの状態が第１の状態から第２の状態に変化したこと
に応答して、この電流発生器をキャパシタの両端に可逆
的に結合する。
電圧ＶＨ及び下側閾値電圧ＶＬ−２持つシュミット・ト
リガと、このトリガに対する入力及びアースの間に結合
されたキャパシタと、トリが入力に結合されていて、キ
ャパシタを一定の速度で充電する電流発生器と、トリガ
の入力に結合されていて、キャパシタ全一定の速度で放
電させる電流発生器と金含む発振器を提供する。充電電
流発生器と直列の充電スイッチが、トリガの状態が第１
の状態から第２の状態に変化したことに応答して、充電
電流発生器を高電圧源とトリガの入力の間に可逆的に結
合する。放電電流発生器と１ｕ列の放電スイッチが、ト
リガの状態が第１の状態から第２の状態に変化したこと
に応答して、この電流発生器をキャパシタの両端に可逆
的に結合する。
シュミット・トリガの入力に接続された非反転入力及び
基準電圧ＶＬ□に結合された反転入力を持つ第１の比較
器を設けると共に、第２の比較器の反転入力をシュミッ
ト・トリガの入力に接続し、その非反転入力を基準電圧
ＶＨ１に結合することが好ましい。比較器論理デートが
２つの入力を持ち、これが第１及び第２の比較器の夫々
の出力に結合されていて、その入力が両方共”１″であ
る状態から変化した時に、出力の変化全発生する様に作
用する。ＶＨとＶＨ工及びＶＬとな、の間の差を等しく
することにより、比較器デートの出力がシュミット・ト
リガの入力の信号の２倍Ｏ）周波数を持つクロック信号
になる。
基準電圧ＶＬ□に結合された反転入力を持つ第１の比較
器を設けると共に、第２の比較器の反転入力をシュミッ
ト・トリガの入力に接続し、その非反転入力を基準電圧
ＶＨ１に結合することが好ましい。比較器論理デートが
２つの入力を持ち、これが第１及び第２の比較器の夫々
の出力に結合されていて、その入力が両方共”１″であ
る状態から変化した時に、出力の変化全発生する様に作
用する。ＶＨとＶＨ工及びＶＬとな、の間の差を等しく
することにより、比較器デートの出力がシュミット・ト
リガの入力の信号の２倍Ｏ）周波数を持つクロック信号
になる。
本発明に特有と考えられる新規な特徴は特許請求の範囲
に記載しであるが、本発明自体並びにその他の特徴及び
利点は、以下図面について詳しく説明する所から最もよ
く理解されよう。
に記載しであるが、本発明自体並びにその他の特徴及び
利点は、以下図面について詳しく説明する所から最もよ
く理解されよう。
実施例
第１図には、普通の発振器と共に、重なジ合わない４相
りロック奮発生する為に普通便われる回路が示されてい
る。シュミット・トリガ１０の入力がキャパシタ２０に
結合され、このキャパシタの他端がアース２２に接続さ
れている。キャパシタ２０が高圧線１８に接続された抵
抗１６を介して充電される。電界効果トランジスタ２４
０ンース・ドレイン通路が入力１２及びアース２２の間
に結合され、そのデートがシュミット・トリガ１０の出
力１４に結合されている。トリガ１０の出力１４が、除
数２０割算回路２６を介して出力２８に送られる。出力
２８が除数２０割算回路３０を介してその出力３４に接
続される。両方の出力２８及び出力３４が排他的オア回
路３８の入力となｐ１出力５４全発生する。出力３４は
除数２０割算回路３２を介して出力３６にも送られる。
りロック奮発生する為に普通便われる回路が示されてい
る。シュミット・トリガ１０の入力がキャパシタ２０に
結合され、このキャパシタの他端がアース２２に接続さ
れている。キャパシタ２０が高圧線１８に接続された抵
抗１６を介して充電される。電界効果トランジスタ２４
０ンース・ドレイン通路が入力１２及びアース２２の間
に結合され、そのデートがシュミット・トリガ１０の出
力１４に結合されている。トリガ１０の出力１４が、除
数２０割算回路２６を介して出力２８に送られる。出力
２８が除数２０割算回路３０を介してその出力３４に接
続される。両方の出力２８及び出力３４が排他的オア回
路３８の入力となｐ１出力５４全発生する。出力３４は
除数２０割算回路３２を介して出力３６にも送られる。
出力３６がインバータ４４によって反転されて出力４８
を発生すると共に、アンド回路４０に対する一方の入力
としても使われる。出力５４がこのアンド回路の他方の
入力になる。沖］路４０の出力５０が１つのクロック出
力となる。出力４Ｂ及び５４が夫々アンド回路４２０１
つの入力に供給され、出力５２を発生する。
を発生すると共に、アンド回路４０に対する一方の入力
としても使われる。出力５４がこのアンド回路の他方の
入力になる。沖］路４０の出力５０が１つのクロック出
力となる。出力４Ｂ及び５４が夫々アンド回路４２０１
つの入力に供給され、出力５２を発生する。
動作について説明すると、キャパシタ２０が、その電圧
がシュミット・トリガ１０の上側閾値鞠に達するまで、
抵抗１６を介して充電され、この閾値に達した時、トリ
ガの出力１０が高になり、トランジスタ２４をターンオ
ンし、キャパシタ２０と並列のトランジスタ２４０チヤ
ンネル抵抗及び抵抗１６を介してキャパシタ２０を放電
させる。キャパシタ２００両端の電圧が値ＶＬに達する
と、トリが１０の出力が低になり、トランジスタ２４全
ターンオフし、再びキャパシタ２０を抵抗１６を介して
充電することが出来る様にする。
がシュミット・トリガ１０の上側閾値鞠に達するまで、
抵抗１６を介して充電され、この閾値に達した時、トリ
ガの出力１０が高になり、トランジスタ２４をターンオ
ンし、キャパシタ２０と並列のトランジスタ２４０チヤ
ンネル抵抗及び抵抗１６を介してキャパシタ２０を放電
させる。キャパシタ２００両端の電圧が値ＶＬに達する
と、トリが１０の出力が低になり、トランジスタ２４全
ターンオフし、再びキャパシタ２０を抵抗１６を介して
充電することが出来る様にする。
第２ａ図はトリが１０の出力１４０波形を示す。
除数２０割算回路２６を通った後、出力２８は、第２ｂ
図に見られる様に、出力１４０半分の周波数を持つ。除
数２０割算回路３０及び３２で更に割算することにより
、夫々第２Ｃ図及び第２ｄ図に示す様な出力３４．３６
が得られる。出力３６七反転することにより、第２ｅ図
に示す出力４８が発生される。第２ｆ図は出力２日、３
４に対して作用する排他的オア回路３８の出力５４を示
す。出力３６及び出力５４全入力とするアンド回路４０
から得られる出力５０が’ｌＫ２ｇ図に示されてお夕、
出力線５４．４８からの入力によって生ずるアンドデー
ト４２の出力５２が第２ｈ図に示されている。
図に見られる様に、出力１４０半分の周波数を持つ。除
数２０割算回路３０及び３２で更に割算することにより
、夫々第２Ｃ図及び第２ｄ図に示す様な出力３４．３６
が得られる。出力３６七反転することにより、第２ｅ図
に示す出力４８が発生される。第２ｆ図は出力２日、３
４に対して作用する排他的オア回路３８の出力５４を示
す。出力３６及び出力５４全入力とするアンド回路４０
から得られる出力５０が’ｌＫ２ｇ図に示されてお夕、
出力線５４．４８からの入力によって生ずるアンドデー
ト４２の出力５２が第２ｈ図に示されている。
第２ｄ図、第２ｅ図及び第２ｈ図に示す重なジ合わない
出力クロック信号が、第２ａ図に示すトリガ１０の出力
１４のＶ８の周波数を持つことが理解されよう。更に、
第２ａ図の波形のデユーティ・サイクルは５０チよジか
なり小さい。
出力クロック信号が、第２ａ図に示すトリガ１０の出力
１４のＶ８の周波数を持つことが理解されよう。更に、
第２ａ図の波形のデユーティ・サイクルは５０チよジか
なり小さい。
第３図に示す本発明の好ましい実施例は、シュミット・
トリガ１０を用いているが、やはジその入力５６と７−
ス２２の間に結合されたキャパシタ６２全持っている。
トリガ１０を用いているが、やはジその入力５６と７−
ス２２の間に結合されたキャパシタ６２全持っている。
然し、代りに電流発生器６０を使って、略一定σ）速度
でキャパシタ６２を充電する。そのデートラトリガ１０
の出力に接続したｐチャンネル・トランクスタロＢが充
ｔ？制御する。放電電流発生器６４がキャパシタ６２を
放電させる。そのデートをやはクトリガ１０の出カフ０
に結合したｎチャンネル・トランジスタ６６が、発生器
６４を介し七アース２２に至る放′！！を電流の流れを
制御する。１対の比較器１２．７４の非反転入力及び反
転入力が夫々入力５６に結合され、それらの夫々反転入
力及び非反転入カフ６．７８が、夫々基準電圧ＶＬ□及
び■ヨ、に接続されている。比較器７２、γ４の出力８
２．８４が夫々アンド・ｒ−ト８０に供給され、出力線
８６にその出力が出る。トリガ１０の出カフ０がインバ
ータ９４によって反転され、線９６に出力を発生する。
でキャパシタ６２を充電する。そのデートラトリガ１０
の出力に接続したｐチャンネル・トランクスタロＢが充
ｔ？制御する。放電電流発生器６４がキャパシタ６２を
放電させる。そのデートをやはクトリガ１０の出カフ０
に結合したｎチャンネル・トランジスタ６６が、発生器
６４を介し七アース２２に至る放′！！を電流の流れを
制御する。１対の比較器１２．７４の非反転入力及び反
転入力が夫々入力５６に結合され、それらの夫々反転入
力及び非反転入カフ６．７８が、夫々基準電圧ＶＬ□及
び■ヨ、に接続されている。比較器７２、γ４の出力８
２．８４が夫々アンド・ｒ−ト８０に供給され、出力線
８６にその出力が出る。トリガ１０の出カフ０がインバ
ータ９４によって反転され、線９６に出力を発生する。
線！−１６の出力がアンド・ｒ −ト９２に対する一方
の入力となり、他方の入力は線８６である。線７０．８
６の出力がアンド・ｒ−ト８８に供給され、ｓ９０に出
力を発生する。
の入力となり、他方の入力は線８６である。線７０．８
６の出力がアンド・ｒ−ト８８に供給され、ｓ９０に出
力を発生する。
動作について説明すると、トリガ１０の出力が低である
と、トランジスタ６６がオフであり、トランジスタ６８
がオンである。この為電流発生器６０を通る電流がキャ
パシタ６２に流込み、第４ａ図に示す様に、このキャパ
シタ全一定の速度で充電する。入力５６の電圧が値ＶＬ
□に達すると、比較器７２が高出力勿持つ様に切換わり
、比較器Ｔ４も高になる。この為アンド・デート８０の
出力８６が高になジ、電圧ＶＨ工が比較器７４′ｆｒ−
低出力に切換え、アンド・ｒ−トａｏ’ｉターンオフし
、出力８６を再び低に駆動する値に達するまで高電位に
とどまる。上側閾値電圧ＶＨに達すると、トリガ１０は
出カフ０が高となる様に切換わる。この為、トランジス
タ６８がカットオフ状態になり、キャパシタ６２に流込
む電流全遮断し、その反面、トランジスタ６６がターン
オンされ、電流発生器６４が略一定の速度でキャパシタ
６２を放電することが出来る様になる。入力電圧がＶＨ
工に下がると、比較器７４は高出力８４を持つ様に切換
わり、この結果両方の入力８４．８２が高になり、出力
８６全再び高に駆動する。この出力は、出力線８６の電
圧がＶＬ□に達するまで、＾にとソまり、この時比較器
７２が再び低の出力に切換わり、出力線８６を低にする
。アンド・デート９２及び８８の動作け、職４ａ図乃至
ｍｄｈ図に示す波形から最もよく理解されよう。
と、トランジスタ６６がオフであり、トランジスタ６８
がオンである。この為電流発生器６０を通る電流がキャ
パシタ６２に流込み、第４ａ図に示す様に、このキャパ
シタ全一定の速度で充電する。入力５６の電圧が値ＶＬ
□に達すると、比較器７２が高出力勿持つ様に切換わり
、比較器Ｔ４も高になる。この為アンド・デート８０の
出力８６が高になジ、電圧ＶＨ工が比較器７４′ｆｒ−
低出力に切換え、アンド・ｒ−トａｏ’ｉターンオフし
、出力８６を再び低に駆動する値に達するまで高電位に
とどまる。上側閾値電圧ＶＨに達すると、トリガ１０は
出カフ０が高となる様に切換わる。この為、トランジス
タ６８がカットオフ状態になり、キャパシタ６２に流込
む電流全遮断し、その反面、トランジスタ６６がターン
オンされ、電流発生器６４が略一定の速度でキャパシタ
６２を放電することが出来る様になる。入力電圧がＶＨ
工に下がると、比較器７４は高出力８４を持つ様に切換
わり、この結果両方の入力８４．８２が高になり、出力
８６全再び高に駆動する。この出力は、出力線８６の電
圧がＶＬ□に達するまで、＾にとソまり、この時比較器
７２が再び低の出力に切換わり、出力線８６を低にする
。アンド・デート９２及び８８の動作け、職４ａ図乃至
ｍｄｈ図に示す波形から最もよく理解されよう。
線γ００トリが１００）出力が第４ｂ図に示されており
、線９６の出力はその反転であって、第４Ｃ図に示され
ている。比較器７２から線８２に出る出力が第４ｄ図に
示されており、線８４の出力が第４ｅ図に示されている
。第４ｆ図は前に説明した様に、綴８６の出力七示す。
、線９６の出力はその反転であって、第４Ｃ図に示され
ている。比較器７２から線８２に出る出力が第４ｄ図に
示されており、線８４の出力が第４ｅ図に示されている
。第４ｆ図は前に説明した様に、綴８６の出力七示す。
第４ｇ図は、第４ｃ図及び第１図の波形に“アンド“論
理作用全適用した結果上水す。第４ｈ図は第４ｂ図及び
第４ｆ図の波形に「アンド」論理全適用した結果を示す
。この為線８６の出力を表わす第４ｆ図の波形で、ＶＨ
−ＶＨｌをＶＬ□−ＶＬに等しくすることにより、相次
ぐ低は持続時間が同じであり、相次ぐ高も同様であるが
、低の持続時間は必ずしも高の持続時間と等しくはない
。その結果、第２ｆ図の波形は第４ａ図の鼓形の２倍の
周波数を持つ。ＶＨよ−■Ｌ１ ′？ｆ：ＶＨ−ＶＨ工
の２倍に等しくすることにより、低及び高０）持続時間
が全て等しくなり、５０％Ｏ）デユーティ・サイクルで
波形は完全に対称的になる。
理作用全適用した結果上水す。第４ｈ図は第４ｂ図及び
第４ｆ図の波形に「アンド」論理全適用した結果を示す
。この為線８６の出力を表わす第４ｆ図の波形で、ＶＨ
−ＶＨｌをＶＬ□−ＶＬに等しくすることにより、相次
ぐ低は持続時間が同じであり、相次ぐ高も同様であるが
、低の持続時間は必ずしも高の持続時間と等しくはない
。その結果、第２ｆ図の波形は第４ａ図の鼓形の２倍の
周波数を持つ。ＶＨよ−■Ｌ１ ′？ｆ：ＶＨ−ＶＨ工
の２倍に等しくすることにより、低及び高０）持続時間
が全て等しくなり、５０％Ｏ）デユーティ・サイクルで
波形は完全に対称的になる。
別の結果として、第４ｂ図、第４Ｃ図、第４ｇ図及び第
４ｈ図に示す重なジ合わない４つの出力が、トリが１０
の出力が線７０に現われる時、このトリガの出力と等し
い周波数を持つ。
４ｈ図に示す重なジ合わない４つの出力が、トリが１０
の出力が線７０に現われる時、このトリガの出力と等し
い周波数を持つ。
発生器６０を通る電流又は発生器６４全通る電流が若干
変化するかも知れないことを考えると、キャパシタ６２
０両端の電圧波形の対称性？保証することは必ずしも可
能ではない。この場合、第４ｆ図に示す波形は５０％と
は若干異なるデユーティ・サイクルを持つ。＋１ｉ１８
６の出力を２で除すことにより、線７０の波形と同じ周
波数で、５０％のデユーティ・サイクルに近い複雑でな
い波形が容易に得られることが理解されよう。
変化するかも知れないことを考えると、キャパシタ６２
０両端の電圧波形の対称性？保証することは必ずしも可
能ではない。この場合、第４ｆ図に示す波形は５０％と
は若干異なるデユーティ・サイクルを持つ。＋１ｉ１８
６の出力を２で除すことにより、線７０の波形と同じ周
波数で、５０％のデユーティ・サイクルに近い複雑でな
い波形が容易に得られることが理解されよう。
本発明を実施例について説明したが、以上σ）説明は本
発明を制約するものと解してはならない。
発明を制約するものと解してはならない。
当業者には、以上の説明から、本実施例の棟々の変更並
びに本発明のその他の芙施例が容易に考えられよう。従
って、％ＩｙＦ請求の範囲は、本発明の範囲内に属する
この様な全ての変更又はその他の実施例勿包括するもの
であること？承知されたい。
びに本発明のその他の芙施例が容易に考えられよう。従
って、％ＩｙＦ請求の範囲は、本発明の範囲内に属する
この様な全ての変更又はその他の実施例勿包括するもの
であること？承知されたい。
以上の説明に関連して更に下記の項を開示する。
（１）入力、出力、上側閾値ＶＨ及び下側閾値ＶＬ勿持
つシュミット・トリガと、前記入力及びアース電位ＶＳ
Ｓの間に接続されたキャパシタと、前記入力に結合され
ていて、前記キャパシタ金略一定の予定の速度で充電す
る充電電流発生器と、該電流発生器と直列であって、前
記シュミット・トリガの出力が第１の状態から第２の状
態に変化したことに応答して、閉状態から開状態に可逆
的に切換わる充電スイッチと、前記キャパシタの両端に
結合されていて、該キャパシタを略一定の予定の速度で
放電させる放電電流発生器と、該放を電流発生器と直列
に接続されていて、前記シュミット・トリガの出力が第
１の状態から第２の状態に変化したことに応答して、開
状態から閉状態に可逆的に切換わる放電スイッチとを有
する集積回路発振器０ （２１第（１）項に記載した集積回路発振器に於て、反
転入力が基準電圧ＶＬ工に結合され且つ非反転入力が前
記トリガの入力に結合されていふ第１０比較器と、非反
転入力が基準電圧ＶＨＩ Ｋ接続され、且つ反転入力が
前記トリガの入力に接続された第２の比較器と、一方の
入力が前記第１の比較器の出力に結合され且つ別の入力
が第２の比較器の出力に結合され之比較器論理回路とを
有し、ｖＬ□及びＶ がＶ 及びＶＨの間にあり、前記
回路の出力ＨＬ Ｌ は、前記トリガの入力電圧がＶ 及びＶＨ工の間にある
時は高であり、その他の時は低である様になっている集
積回路発振器。
つシュミット・トリガと、前記入力及びアース電位ＶＳ
Ｓの間に接続されたキャパシタと、前記入力に結合され
ていて、前記キャパシタ金略一定の予定の速度で充電す
る充電電流発生器と、該電流発生器と直列であって、前
記シュミット・トリガの出力が第１の状態から第２の状
態に変化したことに応答して、閉状態から開状態に可逆
的に切換わる充電スイッチと、前記キャパシタの両端に
結合されていて、該キャパシタを略一定の予定の速度で
放電させる放電電流発生器と、該放を電流発生器と直列
に接続されていて、前記シュミット・トリガの出力が第
１の状態から第２の状態に変化したことに応答して、開
状態から閉状態に可逆的に切換わる放電スイッチとを有
する集積回路発振器０ （２１第（１）項に記載した集積回路発振器に於て、反
転入力が基準電圧ＶＬ工に結合され且つ非反転入力が前
記トリガの入力に結合されていふ第１０比較器と、非反
転入力が基準電圧ＶＨＩ Ｋ接続され、且つ反転入力が
前記トリガの入力に接続された第２の比較器と、一方の
入力が前記第１の比較器の出力に結合され且つ別の入力
が第２の比較器の出力に結合され之比較器論理回路とを
有し、ｖＬ□及びＶ がＶ 及びＶＨの間にあり、前記
回路の出力ＨＬ Ｌ は、前記トリガの入力電圧がＶ 及びＶＨ工の間にある
時は高であり、その他の時は低である様になっている集
積回路発振器。
（３１第（２）項に記載した集積回路発振器に於て、前
記トリが及び前記比較器デートの出力か論理回路に印加
されて、出力クロック信号を発生する集積回路発振器。
記トリが及び前記比較器デートの出力か論理回路に印加
されて、出力クロック信号を発生する集積回路発振器。
（４）第（２）項に記載した集積回路発振器に於て、■
及びｖＬｌの間は、前記比較器論理１包路からの信号
が前記シュミット・トリガの出力の２倍の周波数金持つ
様に選ばれている集積回路発振器。
及びｖＬｌの間は、前記比較器論理１包路からの信号
が前記シュミット・トリガの出力の２倍の周波数金持つ
様に選ばれている集積回路発振器。
（５１第（２）項に記載した集積回路発振器に於て、■
及びな、の値は、前記比較器論理デートからの信号が
略５０％のデユーティ・サイクル金持つ様に選ばれてい
る集積回路発振器。
及びな、の値は、前記比較器論理デートからの信号が
略５０％のデユーティ・サイクル金持つ様に選ばれてい
る集積回路発振器。
（６）第（２）項に記載した集積回路発振器に於て、Ｖ
Ｈｌ 及ヒＶＬＩ ノ値ｎ、ＶＨ−ＶＨｌがｖＬ −’
Ｌ Ｌに略等しく５２（ｖ−ｖ）がＶＨｌ−ｖＬ工に略
等しくなる様に Ｈｌ 選ばれている巣ｌＲ回路発振器。
Ｈｌ 及ヒＶＬＩ ノ値ｎ、ＶＨ−ＶＨｌがｖＬ −’
Ｌ Ｌに略等しく５２（ｖ−ｖ）がＶＨｌ−ｖＬ工に略
等しくなる様に Ｈｌ 選ばれている巣ｌＲ回路発振器。
（７）第（２）項に記載した集積回路発振器に於て、前
記充電スイッチが、ソース・ドレイン通路が前記充電電
流発生器と直列に結合され且つデートが前チが、ソース
・ドレイン通路が前記放電電流発生器と直列に結合され
且つデートが前記シュミット・トリガの出力に接続され
ているｎチャンネル電界効果トランゾスタである集積回
路発振器。
記充電スイッチが、ソース・ドレイン通路が前記充電電
流発生器と直列に結合され且つデートが前チが、ソース
・ドレイン通路が前記放電電流発生器と直列に結合され
且つデートが前記シュミット・トリガの出力に接続され
ているｎチャンネル電界効果トランゾスタである集積回
路発振器。
（８）第（２）項に記載した集積回路発振器に於て、前
記論理回路がアンド回路である集積回路発振器。
記論理回路がアンド回路である集積回路発振器。
（９）第（７）項に記載した集積１回路発振器に於て、
一方の入力が前記比較器アンド回路に結合され且つ別θ
）入力が前記シュミット・トリガの出力に結合され之第
２のアンド回路金有する集積回路発振器。
一方の入力が前記比較器アンド回路に結合され且つ別θ
）入力が前記シュミット・トリガの出力に結合され之第
２のアンド回路金有する集積回路発振器。
（ＩＧＩ 第ｔｑｒ ｆＪＲＫ記載した集積回路発振
器に於て、第６のアンド回路及びインパータラ有し、該
インバータの入力が前記シュミット・トリガの出力に結
合され、該インバータの出力が前記第６のアンド回路の
入力に結合され、該第３のアンド回路の別の入力が前記
比較器アンド回路の出力に結合されている集積回路発振
器。
器に於て、第６のアンド回路及びインパータラ有し、該
インバータの入力が前記シュミット・トリガの出力に結
合され、該インバータの出力が前記第６のアンド回路の
入力に結合され、該第３のアンド回路の別の入力が前記
比較器アンド回路の出力に結合されている集積回路発振
器。
第１図は重なり合わない４相りロック全発生する従来の
発振器回路の１ｇ１路図、第２ａ図乃至第２ｈ図は第１
図のａ乃至りに示す点の出力を示す波形図、第６図は発
振器の周波数と等しい周波数又はその２倍の周波数を持
つ４相りロック信号を発生する好ましい実施例の発振器
の回路図、第４ａ図乃至第４ｈ図は第３図の点ａ乃至り
に現われる出力金示す波形図である。 主な符号の説明 １０：シュミット・トリガ １８：高圧線 ２２：アース ５６二人力 ６０．６４：！流発生器 ６２：キャパシタ ６６．６８：）ランジスタ フロ：出力
発振器回路の１ｇ１路図、第２ａ図乃至第２ｈ図は第１
図のａ乃至りに示す点の出力を示す波形図、第６図は発
振器の周波数と等しい周波数又はその２倍の周波数を持
つ４相りロック信号を発生する好ましい実施例の発振器
の回路図、第４ａ図乃至第４ｈ図は第３図の点ａ乃至り
に現われる出力金示す波形図である。 主な符号の説明 １０：シュミット・トリガ １８：高圧線 ２２：アース ５６二人力 ６０．６４：！流発生器 ６２：キャパシタ ６６．６８：）ランジスタ フロ：出力
Claims (1)
- （１）入力、出力、上側閾値Ｖ＿Ｈ及び下側閾値Ｖ＿Ｌ
を持つシュミット・トリガと、前記入力及びアース電位
Ｖ＿Ｓ＿Ｓの間に接続されたキャパシタと、前記入力に
結合されていて、前記キャパシタを略一定の所定の速度
で充電する充電電流発生器と、該電流発生器と直列であ
って、前記シュミット・トリガの出力が第１の状態から
第２の状態に変化したことに応答して、閉状態から開状
態に可逆的に切換わる充電スイッチと、前記キャパシタ
の両端に結合されていて、該キャパシタを略一定の所定
の速度で放電させる放電電流発生器と、該放電電流発生
器と直列に接続されていて、前記シュミット・トリガの
出力が第１の状態から第２の状態に変化したことに応答
して、開状態から閉状態に可逆的に切換わる放電スイッ
チとを有する集積回路発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US798268 | 1985-11-15 | ||
| US06/798,268 US4652837A (en) | 1985-11-15 | 1985-11-15 | Integrated circuit oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62163411A true JPS62163411A (ja) | 1987-07-20 |
| JP2659939B2 JP2659939B2 (ja) | 1997-09-30 |
Family
ID=25172957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271678A Expired - Lifetime JP2659939B2 (ja) | 1985-11-15 | 1986-11-14 | 多相クロック回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4652837A (ja) |
| JP (1) | JP2659939B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62260420A (ja) * | 1986-04-28 | 1987-11-12 | シ−メンス、アクチエンゲゼルシヤフト | 集積ｎｍｏｓ回路装置 |
| US4947312A (en) * | 1988-04-28 | 1990-08-07 | Matsushita Electric Industrial Co., Ltd. | Non-resonance type AC power source apparatus |
| ES2060726T3 (es) * | 1989-11-21 | 1994-12-01 | Siemens Ag | Microprocesador con un oscilador-rc integrado con frecuencia programable. |
| US5142217A (en) * | 1991-03-07 | 1992-08-25 | Sgs-Thomson Microelectronics, Inc. | Synchronizable power supply controller and a system incorporating the same |
| US5783973A (en) * | 1997-02-24 | 1998-07-21 | The Charles Stark Draper Laboratory, Inc. | Temperature insensitive silicon oscillator and precision voltage reference formed therefrom |
| JP5065562B2 (ja) * | 1999-12-10 | 2012-11-07 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | Ｃａｎバス制御機器を起動させる回路装置 |
| US6590464B1 (en) * | 2002-03-13 | 2003-07-08 | Faraday Technology Corp. | Resistor-capacitor oscillator circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240050A (en) * | 1975-09-25 | 1977-03-28 | Hewlett Packard Yokogawa | Triangular wave generator |
| JPS5247357A (en) * | 1975-10-13 | 1977-04-15 | Iwatsu Electric Co Ltd | Triangular wave generating circuit |
| JPS53144650A (en) * | 1977-05-23 | 1978-12-16 | Mitsubishi Electric Corp | Saw-tooth wave generator |
| JPS548215A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Reduction of concentration of nitrogen oxide in combustion gas of gas turbine |
| JPS58223914A (ja) * | 1982-06-23 | 1983-12-26 | Hitachi Ltd | 弛張発振器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151473A (en) * | 1977-11-18 | 1979-04-24 | Harris Corporation | Phase detector circuit |
| US4513258A (en) * | 1983-07-01 | 1985-04-23 | Motorola, Inc. | Single input oscillator circuit |
-
1985
- 1985-11-15 US US06/798,268 patent/US4652837A/en not_active Expired - Lifetime
-
1986
- 1986-11-14 JP JP61271678A patent/JP2659939B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240050A (en) * | 1975-09-25 | 1977-03-28 | Hewlett Packard Yokogawa | Triangular wave generator |
| JPS5247357A (en) * | 1975-10-13 | 1977-04-15 | Iwatsu Electric Co Ltd | Triangular wave generating circuit |
| JPS53144650A (en) * | 1977-05-23 | 1978-12-16 | Mitsubishi Electric Corp | Saw-tooth wave generator |
| JPS548215A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Reduction of concentration of nitrogen oxide in combustion gas of gas turbine |
| JPS58223914A (ja) * | 1982-06-23 | 1983-12-26 | Hitachi Ltd | 弛張発振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4652837A (en) | 1987-03-24 |
| JP2659939B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860002149A (ko) | 차지-업(charge-up)회로 | |
| GB1256164A (en) | Signal phasecompensation circuits | |
| US5517145A (en) | CMOS toggle flip-flop using adiabatic switching | |
| JPH07202686A (ja) | パルス発生器 | |
| JP2000188528A (ja) | パルス発生器 | |
| GB1130055A (en) | Multiple phase gating circuit | |
| JPS62163411A (ja) | 多相クロック回路 | |
| JPS5974724A (ja) | パルス発生回路 | |
| JPS6310612B2 (ja) | ||
| JPS584492B2 (ja) | ダイナミツクブンシユウカイロ | |
| US4553054A (en) | Power on reset circuit for microprocessor | |
| US4034242A (en) | Logic circuits and on-chip four phase FET clock generator made therefrom | |
| US3645088A (en) | Electronic timepiece | |
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| SU380187A1 (ru) | Удк 681.118.1 (088.8) | |
| SU705685A2 (ru) | Однотактна лини задержки импульсов | |
| JPS59214305A (ja) | 相補ｍｏｓ型発振回路 | |
| SU935910A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
| SU1164844A1 (ru) | Преобразователь посто нного напр жени | |
| JP2941692B2 (ja) | タイマ発振回路 | |
| SU824415A1 (ru) | Генератор пачек импульсов | |
| SU788359A2 (ru) | Одновибратор | |
| KR0176173B1 (ko) | 주파수 채배회로 및 이를 이용한 오실레이터 | |
| SU1411929A1 (ru) | Генератор пр моугольных импульсов | |
| SU1265983A1 (ru) | Селектор импульсов по частоте следовани |