JPS62163411A - 多相クロック回路 - Google Patents
多相クロック回路Info
- Publication number
- JPS62163411A JPS62163411A JP61271678A JP27167886A JPS62163411A JP S62163411 A JPS62163411 A JP S62163411A JP 61271678 A JP61271678 A JP 61271678A JP 27167886 A JP27167886 A JP 27167886A JP S62163411 A JPS62163411 A JP S62163411A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- capacitor
- coupled
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はVLS Iシステムの檀々の回路の動作全制御
する各相クロック信号全発生すること金用途とする様な
集積回路に対する全部シリコンの発振器に関する。
する各相クロック信号全発生すること金用途とする様な
集積回路に対する全部シリコンの発振器に関する。
従来の技術及び問題点
現在のディジタル集積回路はマスク・クロック金倉んで
いて、それから4相りロック信号を発生するのが典型的
である。マスク・り四ツクにはシュミット・トリガ回路
を用いており、その入力がキャパシタに結合されている
。このキャパシタはアースに接続されていて、高圧源か
ら抵抗を介して充電される。電界効果トランジスタのソ
ース・ドレイン通路がこのキャパシタの両端に結合され
ていて、そのデートがシュミット・トリガの出力に接続
され、シュミット・トリガの出力が高になることに応答
して、キャパシタを放電させる。キャパシタの両端の電
圧上昇がレベルVHに増加すると、シュミット・トリガ
が切換わり、電界効果トランジスタをターンオンし、こ
うしてキャパシタを放電させる。シュミット・トリガに
対する入力電圧が低下して値VLに達すると、シュミッ
ト・トリガが切換わり、その出力が低になって、キャパ
シタの両端に接続されたトランジスタをターンオフシ、
抵抗と直列のトランジスタをターンオンし、こうしてサ
イクルを繰返す。論理回路と組合せて除数20割算回路
を使うことにより、シュミット・トリガの出力から種々
のクロック信号が取出される。この為マスク・クロック
の繰返し速度はこのシステムf″)4つのクロックの繰
返し速度より少なくとも4倍速くなければならない。4
つのクロックの周波数が一層低いことにより、こういう
回路全電圧増倍器又は電荷ポンプとして使う時得られる
電力が減少する。2番目に、シュミット・トリガの出力
のデユーティ・サイクルはこσ)様なシステムでは、5
0%よりかなジ低いのが普通である。これは、一般的に
キャパシタの放電時間がその充電時間よジかなり短い為
である。
いて、それから4相りロック信号を発生するのが典型的
である。マスク・り四ツクにはシュミット・トリガ回路
を用いており、その入力がキャパシタに結合されている
。このキャパシタはアースに接続されていて、高圧源か
ら抵抗を介して充電される。電界効果トランジスタのソ
ース・ドレイン通路がこのキャパシタの両端に結合され
ていて、そのデートがシュミット・トリガの出力に接続
され、シュミット・トリガの出力が高になることに応答
して、キャパシタを放電させる。キャパシタの両端の電
圧上昇がレベルVHに増加すると、シュミット・トリガ
が切換わり、電界効果トランジスタをターンオンし、こ
うしてキャパシタを放電させる。シュミット・トリガに
対する入力電圧が低下して値VLに達すると、シュミッ
ト・トリガが切換わり、その出力が低になって、キャパ
シタの両端に接続されたトランジスタをターンオフシ、
抵抗と直列のトランジスタをターンオンし、こうしてサ
イクルを繰返す。論理回路と組合せて除数20割算回路
を使うことにより、シュミット・トリガの出力から種々
のクロック信号が取出される。この為マスク・クロック
の繰返し速度はこのシステムf″)4つのクロックの繰
返し速度より少なくとも4倍速くなければならない。4
つのクロックの周波数が一層低いことにより、こういう
回路全電圧増倍器又は電荷ポンプとして使う時得られる
電力が減少する。2番目に、シュミット・トリガの出力
のデユーティ・サイクルはこσ)様なシステムでは、5
0%よりかなジ低いのが普通である。これは、一般的に
キャパシタの放電時間がその充電時間よジかなり短い為
である。
従って、本発明の主な目的は、その周波数が発壺器の周
波数と寺しいか又はそれよp高い様なりロック・パルス
を発生する発振器を提供することである。本発明の別の
目的は、デユーティ・サイクルが略50%に等しい発振
器を提供することである。
波数と寺しいか又はそれよp高い様なりロック・パルス
を発生する発振器を提供することである。本発明の別の
目的は、デユーティ・サイクルが略50%に等しい発振
器を提供することである。
本発明では、集積回路に対する発振器として、上側閾値
電圧VH及び下側閾値電圧VL−2持つシュミット・ト
リガと、このトリガに対する入力及びアースの間に結合
されたキャパシタと、トリが入力に結合されていて、キ
ャパシタを一定の速度で充電する電流発生器と、トリガ
の入力に結合されていて、キャパシタ全一定の速度で放
電させる電流発生器と金含む発振器を提供する。充電電
流発生器と直列の充電スイッチが、トリガの状態が第1
の状態から第2の状態に変化したことに応答して、充電
電流発生器を高電圧源とトリガの入力の間に可逆的に結
合する。放電電流発生器と1u列の放電スイッチが、ト
リガの状態が第1の状態から第2の状態に変化したこと
に応答して、この電流発生器をキャパシタの両端に可逆
的に結合する。
電圧VH及び下側閾値電圧VL−2持つシュミット・ト
リガと、このトリガに対する入力及びアースの間に結合
されたキャパシタと、トリが入力に結合されていて、キ
ャパシタを一定の速度で充電する電流発生器と、トリガ
の入力に結合されていて、キャパシタ全一定の速度で放
電させる電流発生器と金含む発振器を提供する。充電電
流発生器と直列の充電スイッチが、トリガの状態が第1
の状態から第2の状態に変化したことに応答して、充電
電流発生器を高電圧源とトリガの入力の間に可逆的に結
合する。放電電流発生器と1u列の放電スイッチが、ト
リガの状態が第1の状態から第2の状態に変化したこと
に応答して、この電流発生器をキャパシタの両端に可逆
的に結合する。
シュミット・トリガの入力に接続された非反転入力及び
基準電圧VL□に結合された反転入力を持つ第1の比較
器を設けると共に、第2の比較器の反転入力をシュミッ
ト・トリガの入力に接続し、その非反転入力を基準電圧
VH1に結合することが好ましい。比較器論理デートが
2つの入力を持ち、これが第1及び第2の比較器の夫々
の出力に結合されていて、その入力が両方共”1″であ
る状態から変化した時に、出力の変化全発生する様に作
用する。VHとVH工及びVLとな、の間の差を等しく
することにより、比較器デートの出力がシュミット・ト
リガの入力の信号の2倍O)周波数を持つクロック信号
になる。
基準電圧VL□に結合された反転入力を持つ第1の比較
器を設けると共に、第2の比較器の反転入力をシュミッ
ト・トリガの入力に接続し、その非反転入力を基準電圧
VH1に結合することが好ましい。比較器論理デートが
2つの入力を持ち、これが第1及び第2の比較器の夫々
の出力に結合されていて、その入力が両方共”1″であ
る状態から変化した時に、出力の変化全発生する様に作
用する。VHとVH工及びVLとな、の間の差を等しく
することにより、比較器デートの出力がシュミット・ト
リガの入力の信号の2倍O)周波数を持つクロック信号
になる。
本発明に特有と考えられる新規な特徴は特許請求の範囲
に記載しであるが、本発明自体並びにその他の特徴及び
利点は、以下図面について詳しく説明する所から最もよ
く理解されよう。
に記載しであるが、本発明自体並びにその他の特徴及び
利点は、以下図面について詳しく説明する所から最もよ
く理解されよう。
実施例
第1図には、普通の発振器と共に、重なジ合わない4相
りロック奮発生する為に普通便われる回路が示されてい
る。シュミット・トリガ10の入力がキャパシタ20に
結合され、このキャパシタの他端がアース22に接続さ
れている。キャパシタ20が高圧線18に接続された抵
抗16を介して充電される。電界効果トランジスタ24
0ンース・ドレイン通路が入力12及びアース22の間
に結合され、そのデートがシュミット・トリガ10の出
力14に結合されている。トリガ10の出力14が、除
数20割算回路26を介して出力28に送られる。出力
28が除数20割算回路30を介してその出力34に接
続される。両方の出力28及び出力34が排他的オア回
路38の入力となp1出力54全発生する。出力34は
除数20割算回路32を介して出力36にも送られる。
りロック奮発生する為に普通便われる回路が示されてい
る。シュミット・トリガ10の入力がキャパシタ20に
結合され、このキャパシタの他端がアース22に接続さ
れている。キャパシタ20が高圧線18に接続された抵
抗16を介して充電される。電界効果トランジスタ24
0ンース・ドレイン通路が入力12及びアース22の間
に結合され、そのデートがシュミット・トリガ10の出
力14に結合されている。トリガ10の出力14が、除
数20割算回路26を介して出力28に送られる。出力
28が除数20割算回路30を介してその出力34に接
続される。両方の出力28及び出力34が排他的オア回
路38の入力となp1出力54全発生する。出力34は
除数20割算回路32を介して出力36にも送られる。
出力36がインバータ44によって反転されて出力48
を発生すると共に、アンド回路40に対する一方の入力
としても使われる。出力54がこのアンド回路の他方の
入力になる。沖]路40の出力50が1つのクロック出
力となる。出力4B及び54が夫々アンド回路4201
つの入力に供給され、出力52を発生する。
を発生すると共に、アンド回路40に対する一方の入力
としても使われる。出力54がこのアンド回路の他方の
入力になる。沖]路40の出力50が1つのクロック出
力となる。出力4B及び54が夫々アンド回路4201
つの入力に供給され、出力52を発生する。
動作について説明すると、キャパシタ20が、その電圧
がシュミット・トリガ10の上側閾値鞠に達するまで、
抵抗16を介して充電され、この閾値に達した時、トリ
ガの出力10が高になり、トランジスタ24をターンオ
ンし、キャパシタ20と並列のトランジスタ240チヤ
ンネル抵抗及び抵抗16を介してキャパシタ20を放電
させる。キャパシタ200両端の電圧が値VLに達する
と、トリが10の出力が低になり、トランジスタ24全
ターンオフし、再びキャパシタ20を抵抗16を介して
充電することが出来る様にする。
がシュミット・トリガ10の上側閾値鞠に達するまで、
抵抗16を介して充電され、この閾値に達した時、トリ
ガの出力10が高になり、トランジスタ24をターンオ
ンし、キャパシタ20と並列のトランジスタ240チヤ
ンネル抵抗及び抵抗16を介してキャパシタ20を放電
させる。キャパシタ200両端の電圧が値VLに達する
と、トリが10の出力が低になり、トランジスタ24全
ターンオフし、再びキャパシタ20を抵抗16を介して
充電することが出来る様にする。
第2a図はトリが10の出力140波形を示す。
除数20割算回路26を通った後、出力28は、第2b
図に見られる様に、出力140半分の周波数を持つ。除
数20割算回路30及び32で更に割算することにより
、夫々第2C図及び第2d図に示す様な出力34.36
が得られる。出力36七反転することにより、第2e図
に示す出力48が発生される。第2f図は出力2日、3
4に対して作用する排他的オア回路38の出力54を示
す。出力36及び出力54全入力とするアンド回路40
から得られる出力50が’lK2g図に示されてお夕、
出力線54.48からの入力によって生ずるアンドデー
ト42の出力52が第2h図に示されている。
図に見られる様に、出力140半分の周波数を持つ。除
数20割算回路30及び32で更に割算することにより
、夫々第2C図及び第2d図に示す様な出力34.36
が得られる。出力36七反転することにより、第2e図
に示す出力48が発生される。第2f図は出力2日、3
4に対して作用する排他的オア回路38の出力54を示
す。出力36及び出力54全入力とするアンド回路40
から得られる出力50が’lK2g図に示されてお夕、
出力線54.48からの入力によって生ずるアンドデー
ト42の出力52が第2h図に示されている。
第2d図、第2e図及び第2h図に示す重なジ合わない
出力クロック信号が、第2a図に示すトリガ10の出力
14のV8の周波数を持つことが理解されよう。更に、
第2a図の波形のデユーティ・サイクルは50チよジか
なり小さい。
出力クロック信号が、第2a図に示すトリガ10の出力
14のV8の周波数を持つことが理解されよう。更に、
第2a図の波形のデユーティ・サイクルは50チよジか
なり小さい。
第3図に示す本発明の好ましい実施例は、シュミット・
トリガ10を用いているが、やはジその入力56と7−
ス22の間に結合されたキャパシタ62全持っている。
トリガ10を用いているが、やはジその入力56と7−
ス22の間に結合されたキャパシタ62全持っている。
然し、代りに電流発生器60を使って、略一定σ)速度
でキャパシタ62を充電する。そのデートラトリガ10
の出力に接続したpチャンネル・トランクスタロBが充
t?制御する。放電電流発生器64がキャパシタ62を
放電させる。そのデートをやはクトリガ10の出カフ0
に結合したnチャンネル・トランジスタ66が、発生器
64を介し七アース22に至る放′!!を電流の流れを
制御する。1対の比較器12.74の非反転入力及び反
転入力が夫々入力56に結合され、それらの夫々反転入
力及び非反転入カフ6.78が、夫々基準電圧VL□及
び■ヨ、に接続されている。比較器72、γ4の出力8
2.84が夫々アンド・r−ト80に供給され、出力線
86にその出力が出る。トリガ10の出カフ0がインバ
ータ94によって反転され、線96に出力を発生する。
でキャパシタ62を充電する。そのデートラトリガ10
の出力に接続したpチャンネル・トランクスタロBが充
t?制御する。放電電流発生器64がキャパシタ62を
放電させる。そのデートをやはクトリガ10の出カフ0
に結合したnチャンネル・トランジスタ66が、発生器
64を介し七アース22に至る放′!!を電流の流れを
制御する。1対の比較器12.74の非反転入力及び反
転入力が夫々入力56に結合され、それらの夫々反転入
力及び非反転入カフ6.78が、夫々基準電圧VL□及
び■ヨ、に接続されている。比較器72、γ4の出力8
2.84が夫々アンド・r−ト80に供給され、出力線
86にその出力が出る。トリガ10の出カフ0がインバ
ータ94によって反転され、線96に出力を発生する。
線!−16の出力がアンド・r −ト92に対する一方
の入力となり、他方の入力は線86である。線70.8
6の出力がアンド・r−ト88に供給され、s90に出
力を発生する。
の入力となり、他方の入力は線86である。線70.8
6の出力がアンド・r−ト88に供給され、s90に出
力を発生する。
動作について説明すると、トリガ10の出力が低である
と、トランジスタ66がオフであり、トランジスタ68
がオンである。この為電流発生器60を通る電流がキャ
パシタ62に流込み、第4a図に示す様に、このキャパ
シタ全一定の速度で充電する。入力56の電圧が値VL
□に達すると、比較器72が高出力勿持つ様に切換わり
、比較器T4も高になる。この為アンド・デート80の
出力86が高になジ、電圧VH工が比較器74′fr−
低出力に切換え、アンド・r−トao’iターンオフし
、出力86を再び低に駆動する値に達するまで高電位に
とどまる。上側閾値電圧VHに達すると、トリガ10は
出カフ0が高となる様に切換わる。この為、トランジス
タ68がカットオフ状態になり、キャパシタ62に流込
む電流全遮断し、その反面、トランジスタ66がターン
オンされ、電流発生器64が略一定の速度でキャパシタ
62を放電することが出来る様になる。入力電圧がVH
工に下がると、比較器74は高出力84を持つ様に切換
わり、この結果両方の入力84.82が高になり、出力
86全再び高に駆動する。この出力は、出力線86の電
圧がVL□に達するまで、^にとソまり、この時比較器
72が再び低の出力に切換わり、出力線86を低にする
。アンド・デート92及び88の動作け、職4a図乃至
mdh図に示す波形から最もよく理解されよう。
と、トランジスタ66がオフであり、トランジスタ68
がオンである。この為電流発生器60を通る電流がキャ
パシタ62に流込み、第4a図に示す様に、このキャパ
シタ全一定の速度で充電する。入力56の電圧が値VL
□に達すると、比較器72が高出力勿持つ様に切換わり
、比較器T4も高になる。この為アンド・デート80の
出力86が高になジ、電圧VH工が比較器74′fr−
低出力に切換え、アンド・r−トao’iターンオフし
、出力86を再び低に駆動する値に達するまで高電位に
とどまる。上側閾値電圧VHに達すると、トリガ10は
出カフ0が高となる様に切換わる。この為、トランジス
タ68がカットオフ状態になり、キャパシタ62に流込
む電流全遮断し、その反面、トランジスタ66がターン
オンされ、電流発生器64が略一定の速度でキャパシタ
62を放電することが出来る様になる。入力電圧がVH
工に下がると、比較器74は高出力84を持つ様に切換
わり、この結果両方の入力84.82が高になり、出力
86全再び高に駆動する。この出力は、出力線86の電
圧がVL□に達するまで、^にとソまり、この時比較器
72が再び低の出力に切換わり、出力線86を低にする
。アンド・デート92及び88の動作け、職4a図乃至
mdh図に示す波形から最もよく理解されよう。
線γ00トリが100)出力が第4b図に示されており
、線96の出力はその反転であって、第4C図に示され
ている。比較器72から線82に出る出力が第4d図に
示されており、線84の出力が第4e図に示されている
。第4f図は前に説明した様に、綴86の出力七示す。
、線96の出力はその反転であって、第4C図に示され
ている。比較器72から線82に出る出力が第4d図に
示されており、線84の出力が第4e図に示されている
。第4f図は前に説明した様に、綴86の出力七示す。
第4g図は、第4c図及び第1図の波形に“アンド“論
理作用全適用した結果上水す。第4h図は第4b図及び
第4f図の波形に「アンド」論理全適用した結果を示す
。この為線86の出力を表わす第4f図の波形で、VH
−VHlをVL□−VLに等しくすることにより、相次
ぐ低は持続時間が同じであり、相次ぐ高も同様であるが
、低の持続時間は必ずしも高の持続時間と等しくはない
。その結果、第2f図の波形は第4a図の鼓形の2倍の
周波数を持つ。VHよ−■L1 ′?f:VH−VH工
の2倍に等しくすることにより、低及び高0)持続時間
が全て等しくなり、50%O)デユーティ・サイクルで
波形は完全に対称的になる。
理作用全適用した結果上水す。第4h図は第4b図及び
第4f図の波形に「アンド」論理全適用した結果を示す
。この為線86の出力を表わす第4f図の波形で、VH
−VHlをVL□−VLに等しくすることにより、相次
ぐ低は持続時間が同じであり、相次ぐ高も同様であるが
、低の持続時間は必ずしも高の持続時間と等しくはない
。その結果、第2f図の波形は第4a図の鼓形の2倍の
周波数を持つ。VHよ−■L1 ′?f:VH−VH工
の2倍に等しくすることにより、低及び高0)持続時間
が全て等しくなり、50%O)デユーティ・サイクルで
波形は完全に対称的になる。
別の結果として、第4b図、第4C図、第4g図及び第
4h図に示す重なジ合わない4つの出力が、トリが10
の出力が線70に現われる時、このトリガの出力と等し
い周波数を持つ。
4h図に示す重なジ合わない4つの出力が、トリが10
の出力が線70に現われる時、このトリガの出力と等し
い周波数を持つ。
発生器60を通る電流又は発生器64全通る電流が若干
変化するかも知れないことを考えると、キャパシタ62
0両端の電圧波形の対称性?保証することは必ずしも可
能ではない。この場合、第4f図に示す波形は50%と
は若干異なるデユーティ・サイクルを持つ。+1i18
6の出力を2で除すことにより、線70の波形と同じ周
波数で、50%のデユーティ・サイクルに近い複雑でな
い波形が容易に得られることが理解されよう。
変化するかも知れないことを考えると、キャパシタ62
0両端の電圧波形の対称性?保証することは必ずしも可
能ではない。この場合、第4f図に示す波形は50%と
は若干異なるデユーティ・サイクルを持つ。+1i18
6の出力を2で除すことにより、線70の波形と同じ周
波数で、50%のデユーティ・サイクルに近い複雑でな
い波形が容易に得られることが理解されよう。
本発明を実施例について説明したが、以上σ)説明は本
発明を制約するものと解してはならない。
発明を制約するものと解してはならない。
当業者には、以上の説明から、本実施例の棟々の変更並
びに本発明のその他の芙施例が容易に考えられよう。従
って、%IyF請求の範囲は、本発明の範囲内に属する
この様な全ての変更又はその他の実施例勿包括するもの
であること?承知されたい。
びに本発明のその他の芙施例が容易に考えられよう。従
って、%IyF請求の範囲は、本発明の範囲内に属する
この様な全ての変更又はその他の実施例勿包括するもの
であること?承知されたい。
以上の説明に関連して更に下記の項を開示する。
(1)入力、出力、上側閾値VH及び下側閾値VL勿持
つシュミット・トリガと、前記入力及びアース電位VS
Sの間に接続されたキャパシタと、前記入力に結合され
ていて、前記キャパシタ金略一定の予定の速度で充電す
る充電電流発生器と、該電流発生器と直列であって、前
記シュミット・トリガの出力が第1の状態から第2の状
態に変化したことに応答して、閉状態から開状態に可逆
的に切換わる充電スイッチと、前記キャパシタの両端に
結合されていて、該キャパシタを略一定の予定の速度で
放電させる放電電流発生器と、該放を電流発生器と直列
に接続されていて、前記シュミット・トリガの出力が第
1の状態から第2の状態に変化したことに応答して、開
状態から閉状態に可逆的に切換わる放電スイッチとを有
する集積回路発振器0 (21第(1)項に記載した集積回路発振器に於て、反
転入力が基準電圧VL工に結合され且つ非反転入力が前
記トリガの入力に結合されていふ第10比較器と、非反
転入力が基準電圧VHI K接続され、且つ反転入力が
前記トリガの入力に接続された第2の比較器と、一方の
入力が前記第1の比較器の出力に結合され且つ別の入力
が第2の比較器の出力に結合され之比較器論理回路とを
有し、vL□及びV がV 及びVHの間にあり、前記
回路の出力HL L は、前記トリガの入力電圧がV 及びVH工の間にある
時は高であり、その他の時は低である様になっている集
積回路発振器。
つシュミット・トリガと、前記入力及びアース電位VS
Sの間に接続されたキャパシタと、前記入力に結合され
ていて、前記キャパシタ金略一定の予定の速度で充電す
る充電電流発生器と、該電流発生器と直列であって、前
記シュミット・トリガの出力が第1の状態から第2の状
態に変化したことに応答して、閉状態から開状態に可逆
的に切換わる充電スイッチと、前記キャパシタの両端に
結合されていて、該キャパシタを略一定の予定の速度で
放電させる放電電流発生器と、該放を電流発生器と直列
に接続されていて、前記シュミット・トリガの出力が第
1の状態から第2の状態に変化したことに応答して、開
状態から閉状態に可逆的に切換わる放電スイッチとを有
する集積回路発振器0 (21第(1)項に記載した集積回路発振器に於て、反
転入力が基準電圧VL工に結合され且つ非反転入力が前
記トリガの入力に結合されていふ第10比較器と、非反
転入力が基準電圧VHI K接続され、且つ反転入力が
前記トリガの入力に接続された第2の比較器と、一方の
入力が前記第1の比較器の出力に結合され且つ別の入力
が第2の比較器の出力に結合され之比較器論理回路とを
有し、vL□及びV がV 及びVHの間にあり、前記
回路の出力HL L は、前記トリガの入力電圧がV 及びVH工の間にある
時は高であり、その他の時は低である様になっている集
積回路発振器。
(31第(2)項に記載した集積回路発振器に於て、前
記トリが及び前記比較器デートの出力か論理回路に印加
されて、出力クロック信号を発生する集積回路発振器。
記トリが及び前記比較器デートの出力か論理回路に印加
されて、出力クロック信号を発生する集積回路発振器。
(4)第(2)項に記載した集積回路発振器に於て、■
及びvLlの間は、前記比較器論理1包路からの信号
が前記シュミット・トリガの出力の2倍の周波数金持つ
様に選ばれている集積回路発振器。
及びvLlの間は、前記比較器論理1包路からの信号
が前記シュミット・トリガの出力の2倍の周波数金持つ
様に選ばれている集積回路発振器。
(51第(2)項に記載した集積回路発振器に於て、■
及びな、の値は、前記比較器論理デートからの信号が
略50%のデユーティ・サイクル金持つ様に選ばれてい
る集積回路発振器。
及びな、の値は、前記比較器論理デートからの信号が
略50%のデユーティ・サイクル金持つ様に選ばれてい
る集積回路発振器。
(6)第(2)項に記載した集積回路発振器に於て、V
Hl 及ヒVLI ノ値n、VH−VHlがvL −’
L Lに略等しく52(v−v)がVHl−vL工に略
等しくなる様に Hl 選ばれている巣lR回路発振器。
Hl 及ヒVLI ノ値n、VH−VHlがvL −’
L Lに略等しく52(v−v)がVHl−vL工に略
等しくなる様に Hl 選ばれている巣lR回路発振器。
(7)第(2)項に記載した集積回路発振器に於て、前
記充電スイッチが、ソース・ドレイン通路が前記充電電
流発生器と直列に結合され且つデートが前チが、ソース
・ドレイン通路が前記放電電流発生器と直列に結合され
且つデートが前記シュミット・トリガの出力に接続され
ているnチャンネル電界効果トランゾスタである集積回
路発振器。
記充電スイッチが、ソース・ドレイン通路が前記充電電
流発生器と直列に結合され且つデートが前チが、ソース
・ドレイン通路が前記放電電流発生器と直列に結合され
且つデートが前記シュミット・トリガの出力に接続され
ているnチャンネル電界効果トランゾスタである集積回
路発振器。
(8)第(2)項に記載した集積回路発振器に於て、前
記論理回路がアンド回路である集積回路発振器。
記論理回路がアンド回路である集積回路発振器。
(9)第(7)項に記載した集積1回路発振器に於て、
一方の入力が前記比較器アンド回路に結合され且つ別θ
)入力が前記シュミット・トリガの出力に結合され之第
2のアンド回路金有する集積回路発振器。
一方の入力が前記比較器アンド回路に結合され且つ別θ
)入力が前記シュミット・トリガの出力に結合され之第
2のアンド回路金有する集積回路発振器。
(IGI 第tqr fJRK記載した集積回路発振
器に於て、第6のアンド回路及びインパータラ有し、該
インバータの入力が前記シュミット・トリガの出力に結
合され、該インバータの出力が前記第6のアンド回路の
入力に結合され、該第3のアンド回路の別の入力が前記
比較器アンド回路の出力に結合されている集積回路発振
器。
器に於て、第6のアンド回路及びインパータラ有し、該
インバータの入力が前記シュミット・トリガの出力に結
合され、該インバータの出力が前記第6のアンド回路の
入力に結合され、該第3のアンド回路の別の入力が前記
比較器アンド回路の出力に結合されている集積回路発振
器。
第1図は重なり合わない4相りロック全発生する従来の
発振器回路の1g1路図、第2a図乃至第2h図は第1
図のa乃至りに示す点の出力を示す波形図、第6図は発
振器の周波数と等しい周波数又はその2倍の周波数を持
つ4相りロック信号を発生する好ましい実施例の発振器
の回路図、第4a図乃至第4h図は第3図の点a乃至り
に現われる出力金示す波形図である。 主な符号の説明 10:シュミット・トリガ 18:高圧線 22:アース 56二人力 60.64:!流発生器 62:キャパシタ 66.68:)ランジスタ フロ:出力
発振器回路の1g1路図、第2a図乃至第2h図は第1
図のa乃至りに示す点の出力を示す波形図、第6図は発
振器の周波数と等しい周波数又はその2倍の周波数を持
つ4相りロック信号を発生する好ましい実施例の発振器
の回路図、第4a図乃至第4h図は第3図の点a乃至り
に現われる出力金示す波形図である。 主な符号の説明 10:シュミット・トリガ 18:高圧線 22:アース 56二人力 60.64:!流発生器 62:キャパシタ 66.68:)ランジスタ フロ:出力
Claims (1)
- (1)入力、出力、上側閾値V_H及び下側閾値V_L
を持つシュミット・トリガと、前記入力及びアース電位
V_S_Sの間に接続されたキャパシタと、前記入力に
結合されていて、前記キャパシタを略一定の所定の速度
で充電する充電電流発生器と、該電流発生器と直列であ
って、前記シュミット・トリガの出力が第1の状態から
第2の状態に変化したことに応答して、閉状態から開状
態に可逆的に切換わる充電スイッチと、前記キャパシタ
の両端に結合されていて、該キャパシタを略一定の所定
の速度で放電させる放電電流発生器と、該放電電流発生
器と直列に接続されていて、前記シュミット・トリガの
出力が第1の状態から第2の状態に変化したことに応答
して、開状態から閉状態に可逆的に切換わる放電スイッ
チとを有する集積回路発振器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US798268 | 1985-11-15 | ||
US06/798,268 US4652837A (en) | 1985-11-15 | 1985-11-15 | Integrated circuit oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62163411A true JPS62163411A (ja) | 1987-07-20 |
JP2659939B2 JP2659939B2 (ja) | 1997-09-30 |
Family
ID=25172957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61271678A Expired - Lifetime JP2659939B2 (ja) | 1985-11-15 | 1986-11-14 | 多相クロック回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4652837A (ja) |
JP (1) | JP2659939B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62260420A (ja) * | 1986-04-28 | 1987-11-12 | シ−メンス、アクチエンゲゼルシヤフト | 集積nmos回路装置 |
US4947312A (en) * | 1988-04-28 | 1990-08-07 | Matsushita Electric Industrial Co., Ltd. | Non-resonance type AC power source apparatus |
ES2060726T3 (es) * | 1989-11-21 | 1994-12-01 | Siemens Ag | Microprocesador con un oscilador-rc integrado con frecuencia programable. |
US5142217A (en) * | 1991-03-07 | 1992-08-25 | Sgs-Thomson Microelectronics, Inc. | Synchronizable power supply controller and a system incorporating the same |
US5783973A (en) * | 1997-02-24 | 1998-07-21 | The Charles Stark Draper Laboratory, Inc. | Temperature insensitive silicon oscillator and precision voltage reference formed therefrom |
JP5065562B2 (ja) * | 1999-12-10 | 2012-11-07 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | Canバス制御機器を起動させる回路装置 |
US6590464B1 (en) * | 2002-03-13 | 2003-07-08 | Faraday Technology Corp. | Resistor-capacitor oscillator circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5240050A (en) * | 1975-09-25 | 1977-03-28 | Hewlett Packard Yokogawa | Triangular wave generator |
JPS5247357A (en) * | 1975-10-13 | 1977-04-15 | Iwatsu Electric Co Ltd | Triangular wave generating circuit |
JPS53144650A (en) * | 1977-05-23 | 1978-12-16 | Mitsubishi Electric Corp | Saw-tooth wave generator |
JPS548215A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Reduction of concentration of nitrogen oxide in combustion gas of gas turbine |
JPS58223914A (ja) * | 1982-06-23 | 1983-12-26 | Hitachi Ltd | 弛張発振器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4151473A (en) * | 1977-11-18 | 1979-04-24 | Harris Corporation | Phase detector circuit |
US4513258A (en) * | 1983-07-01 | 1985-04-23 | Motorola, Inc. | Single input oscillator circuit |
-
1985
- 1985-11-15 US US06/798,268 patent/US4652837A/en not_active Expired - Lifetime
-
1986
- 1986-11-14 JP JP61271678A patent/JP2659939B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5240050A (en) * | 1975-09-25 | 1977-03-28 | Hewlett Packard Yokogawa | Triangular wave generator |
JPS5247357A (en) * | 1975-10-13 | 1977-04-15 | Iwatsu Electric Co Ltd | Triangular wave generating circuit |
JPS53144650A (en) * | 1977-05-23 | 1978-12-16 | Mitsubishi Electric Corp | Saw-tooth wave generator |
JPS548215A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Reduction of concentration of nitrogen oxide in combustion gas of gas turbine |
JPS58223914A (ja) * | 1982-06-23 | 1983-12-26 | Hitachi Ltd | 弛張発振器 |
Also Published As
Publication number | Publication date |
---|---|
US4652837A (en) | 1987-03-24 |
JP2659939B2 (ja) | 1997-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860002149A (ko) | 차지-업(charge-up)회로 | |
GB1256164A (en) | Signal phasecompensation circuits | |
US5517145A (en) | CMOS toggle flip-flop using adiabatic switching | |
JPH07202686A (ja) | パルス発生器 | |
JP2000188528A (ja) | パルス発生器 | |
GB1130055A (en) | Multiple phase gating circuit | |
JPS62163411A (ja) | 多相クロック回路 | |
JPS5974724A (ja) | パルス発生回路 | |
JPS6310612B2 (ja) | ||
JPS584492B2 (ja) | ダイナミツクブンシユウカイロ | |
US4553054A (en) | Power on reset circuit for microprocessor | |
US4034242A (en) | Logic circuits and on-chip four phase FET clock generator made therefrom | |
US3645088A (en) | Electronic timepiece | |
US4173758A (en) | Driving circuit for electrochromic display devices | |
SU380187A1 (ru) | Удк 681.118.1 (088.8) | |
SU705685A2 (ru) | Однотактна лини задержки импульсов | |
JPS59214305A (ja) | 相補mos型発振回路 | |
SU935910A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
SU1164844A1 (ru) | Преобразователь посто нного напр жени | |
JP2941692B2 (ja) | タイマ発振回路 | |
SU824415A1 (ru) | Генератор пачек импульсов | |
SU788359A2 (ru) | Одновибратор | |
KR0176173B1 (ko) | 주파수 채배회로 및 이를 이용한 오실레이터 | |
SU1411929A1 (ru) | Генератор пр моугольных импульсов | |
SU1265983A1 (ru) | Селектор импульсов по частоте следовани |