JPS62162716U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本考案の実施例をブロツク図で示す。
第２図は第１図実施例のＱ検出信号回路をブロツ
ク図で示す。第３図は第１図実施例の電圧制御信
号検出回路をブロツク図で示す。第４図は、従来
の電圧変動抑制装置をブロツク図で示す。 ９１…９０度遅相器、９２…乗算器、９３…ア
クテイブフイルタ、９４…分流抵抗器、１１１…
２乗器、１１２…アクテイブフイルタ、１１３…
比例積分器、１１４…ローパスフイルタ、１１５
…加算器。 FIG. 1 shows a block diagram of an embodiment of the invention.
FIG. 2 shows a block diagram of the Q detection signal circuit of the embodiment shown in FIG. FIG. 3 shows a block diagram of the voltage control signal detection circuit of the embodiment shown in FIG. FIG. 4 shows a conventional voltage fluctuation suppressing device in a block diagram. 91... 90 degree phase lag device, 92... Multiplier, 93... Active filter, 94... Shunt resistor, 111...
Squarer, 112...Active filter, 113...
Proportional integrator, 114...Low pass filter, 115
...Adder.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 母線に接続される変動負荷の変動負荷無効電力
信号と該母線の電圧信号に基づいてサイリスタ制
御信号を作り、該母線に接続された高インピーダ
ンス変圧器又は変圧器とリアクトルをサイリスタ
により通電制御して変動負荷無効電力を補償し、
前記母線電圧を一定に保つように構成した無効電
力補償装置において、変動負荷無効電力検出回路
の乗算器にカスケードにアクテイブフイルタを接
続し、電圧制御回路の２乗器にカスケードにアク
テイブフイルタ、開平器を接続し、これらの両者
の出力を加算した出力信号に基づいてサイリスタ
制御信号を作ることを特徴とする無効電力補償制
御装置。 A thyristor control signal is generated based on a variable load reactive power signal of a variable load connected to a bus bar and a voltage signal of the bus bar, and a high impedance transformer or a transformer and a reactor connected to the bus bar are energized and controlled by the thyristor. Compensates for variable load reactive power,
In the reactive power compensator configured to keep the bus voltage constant, an active filter is connected in cascade to the multiplier of the variable load reactive power detection circuit, and an active filter and a square rooter are connected in cascade to the squarer of the voltage control circuit. 1. A reactive power compensation control device characterized in that a thyristor control signal is created based on an output signal obtained by adding the outputs of both.