JPS6216013B2 - - Google Patents
Info
- Publication number
- JPS6216013B2 JPS6216013B2 JP60093604A JP9360485A JPS6216013B2 JP S6216013 B2 JPS6216013 B2 JP S6216013B2 JP 60093604 A JP60093604 A JP 60093604A JP 9360485 A JP9360485 A JP 9360485A JP S6216013 B2 JPS6216013 B2 JP S6216013B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000010410 layer Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置における電極上の層間絶縁
膜とチヤネル領域上のゲート絶縁膜との形成法に
関し、さらに詳しくはそれぞれ膜厚の異なる絶縁
膜を同時に形成しようとするものである。特に本
発明の適用により半導体装置の高耐圧化ならびに
配線間容量の低減化を実現するものである。
膜とチヤネル領域上のゲート絶縁膜との形成法に
関し、さらに詳しくはそれぞれ膜厚の異なる絶縁
膜を同時に形成しようとするものである。特に本
発明の適用により半導体装置の高耐圧化ならびに
配線間容量の低減化を実現するものである。
第１図に本発明の実施例を示す。説明の便宜
上、基板にシリコンを用いる。第１図ａに示すよ
うに第１導電型のシリコン基板１の表面全体に熱
酸化SiO2膜で代表されるフイールド絶縁膜２を
形成する。しかる後にトランジスタを形成する部
分の素子領域３の部分のフイールド絶縁膜をよく
知られた写真蝕刻法のエツチングによつて除去す
る。この時最初のフオトマスクを必要とする。さ
らに素子領域を覆うSiO2で代表されるゲート絶
縁膜２−１を形成し、さらに全体を覆う多結晶シ
リコンで代表されるゲート電極４を被着し、既知
の写真蝕刻法によつて後にゲートとする電極部４
を残して他を除去する。ここで第２のフオトマス
クを用いる。このときゲート部だけではなくフイ
ールド酸化膜２上にも残存せしめてこれを他の電
極として用いることもできる。
上、基板にシリコンを用いる。第１図ａに示すよ
うに第１導電型のシリコン基板１の表面全体に熱
酸化SiO2膜で代表されるフイールド絶縁膜２を
形成する。しかる後にトランジスタを形成する部
分の素子領域３の部分のフイールド絶縁膜をよく
知られた写真蝕刻法のエツチングによつて除去す
る。この時最初のフオトマスクを必要とする。さ
らに素子領域を覆うSiO2で代表されるゲート絶
縁膜２−１を形成し、さらに全体を覆う多結晶シ
リコンで代表されるゲート電極４を被着し、既知
の写真蝕刻法によつて後にゲートとする電極部４
を残して他を除去する。ここで第２のフオトマス
クを用いる。このときゲート部だけではなくフイ
ールド酸化膜２上にも残存せしめてこれを他の電
極として用いることもできる。
その後ゲート４をマスクとしてゲート絶縁膜２
−１をエツチングによつて除去し、しかる後に水
蒸気を含んだO2中で酸化するとｂに示すように
シリコン基板１上にはSiO2の絶縁膜２−２が、
多結晶シリコン４上にはSiO2のゲート保護膜６
が形成される。あらかじめゲート電極には高濃度
のリンを添加しておくと、ゲート保護膜６が絶縁
膜２−２より厚く形成される。不純物濃度として
は1018／cm3以上、より好ましくは1020／cm3以上で
ある。たとえば、700℃で７時間上記の酸化を行
なうと、ゲート多結晶Si上には2800ÅのSiO2膜７
が、基板上には500ÅのSiO2膜を成長することが
できる。
−１をエツチングによつて除去し、しかる後に水
蒸気を含んだO2中で酸化するとｂに示すように
シリコン基板１上にはSiO2の絶縁膜２−２が、
多結晶シリコン４上にはSiO2のゲート保護膜６
が形成される。あらかじめゲート電極には高濃度
のリンを添加しておくと、ゲート保護膜６が絶縁
膜２−２より厚く形成される。不純物濃度として
は1018／cm3以上、より好ましくは1020／cm3以上で
ある。たとえば、700℃で７時間上記の酸化を行
なうと、ゲート多結晶Si上には2800ÅのSiO2膜７
が、基板上には500ÅのSiO2膜を成長することが
できる。
しかる後に、Si−SiO2界面を良好なものとする
ため乾燥酸素中1000℃で10分熱処理し、基板上の
SiO2膜厚を600Åとする。
ため乾燥酸素中1000℃で10分熱処理し、基板上の
SiO2膜厚を600Åとする。
本方法を適用することにより電極上の層とチヤ
ネル領域上のゲート絶縁膜の形成が同時に行なえ
るため第１層と第２層の多結晶Si間の容量が小さ
くかつ耐圧の高い構造を得ることができる。たと
えば実験により耐圧40V以上が得られている。
ネル領域上のゲート絶縁膜の形成が同時に行なえ
るため第１層と第２層の多結晶Si間の容量が小さ
くかつ耐圧の高い構造を得ることができる。たと
えば実験により耐圧40V以上が得られている。
しかる後にｃに示すように、第２の多結晶Si８
を被着し、写真蝕刻法によつて一部を残し他は除
去する。このとき第３のフオトマスクを必要とす
る。このとき電極８に多結晶シリコンを用いる
と、多結晶シリコンに添加した不純物によつてあ
るいは多結晶シリコン上から不純物を添加するこ
とによつて第２導電型の領域９を形成することが
できる。また電極８を被着する前に既知の熱拡散
法やイオン打込み法によつてあらかじめ領域９を
形成しておくこともできる。本発明ではどちらで
も可能である。
を被着し、写真蝕刻法によつて一部を残し他は除
去する。このとき第３のフオトマスクを必要とす
る。このとき電極８に多結晶シリコンを用いる
と、多結晶シリコンに添加した不純物によつてあ
るいは多結晶シリコン上から不純物を添加するこ
とによつて第２導電型の領域９を形成することが
できる。また電極８を被着する前に既知の熱拡散
法やイオン打込み法によつてあらかじめ領域９を
形成しておくこともできる。本発明ではどちらで
も可能である。
さらにその後にｄに示すように、コンタクト穴
１１を形成して、最後に金属配線１０を形成す
る。ここで第４、第５のフオトマスクを要する。
１１を形成して、最後に金属配線１０を形成す
る。ここで第４、第５のフオトマスクを要する。
なお、第１図で示されている構造は、多結晶Si
４の直下のSi表面の反転層を蓄積電極、多結晶Si
８の直下のSi表面を転送電極、９をデータ線１０
をワード線とするメモリ・セルを形成している
が、本発明の骨子は、他の素子、たとえば、ソー
スおよびドレインの２つの拡散層をもち、その間
に第１図４，８で示された２種類以上の多結晶Si
によるゲート電極が介在することを特徴とする
MOSトランジスタ、あるいは電荷転送装置
（CTD）などに用いることができる。
４の直下のSi表面の反転層を蓄積電極、多結晶Si
８の直下のSi表面を転送電極、９をデータ線１０
をワード線とするメモリ・セルを形成している
が、本発明の骨子は、他の素子、たとえば、ソー
スおよびドレインの２つの拡散層をもち、その間
に第１図４，８で示された２種類以上の多結晶Si
によるゲート電極が介在することを特徴とする
MOSトランジスタ、あるいは電荷転送装置
（CTD）などに用いることができる。
第２図は横軸に酸化温度をとり、たて軸に高濃
度にリンがドープされたシリコンの表面に形成さ
れる湿式酸化膜をとつた図である。パラメータと
して基板シリコン表面10Ω・cm、Ｐ型（100面）
上に形成する酸化膜をとり、それぞれ500Å、
1000Åおよび1500Åについて示してある。第２図
から明らかなように、不純物濃度によつて酸化速
度が異なる選択酸化は酸化温度が900℃以下の場
合について著しい。またこのような特性が得られ
る不純物濃度として１×1020cm-3以上が望まし
い。
度にリンがドープされたシリコンの表面に形成さ
れる湿式酸化膜をとつた図である。パラメータと
して基板シリコン表面10Ω・cm、Ｐ型（100面）
上に形成する酸化膜をとり、それぞれ500Å、
1000Åおよび1500Åについて示してある。第２図
から明らかなように、不純物濃度によつて酸化速
度が異なる選択酸化は酸化温度が900℃以下の場
合について著しい。またこのような特性が得られ
る不純物濃度として１×1020cm-3以上が望まし
い。
このように膜厚が異なりそれぞれ別の役割をも
つ絶縁膜を同時に形成することは、従来おこなわ
れてこなかつた。そのためにこのような選択酸化
法を用いることは半導体装置を実現するプロセス
工程においてその工程数が減少し従来の製造方法
にくらべて経済的効果は極めて大きい。また従来
ゲート絶縁膜として湿式酸化膜を用いることもそ
の酸化膜の性質が半導体装置の特性上好ましくな
いことからおこなわれてこなかつた。しかしなが
ら今回湿式熱酸化膜もその後の熱処理工程を経る
ことにより、従来の乾式熱酸化膜とほとんどわか
らない性質のゲート絶縁膜を実現し得ることが分
つた。
つ絶縁膜を同時に形成することは、従来おこなわ
れてこなかつた。そのためにこのような選択酸化
法を用いることは半導体装置を実現するプロセス
工程においてその工程数が減少し従来の製造方法
にくらべて経済的効果は極めて大きい。また従来
ゲート絶縁膜として湿式酸化膜を用いることもそ
の酸化膜の性質が半導体装置の特性上好ましくな
いことからおこなわれてこなかつた。しかしなが
ら今回湿式熱酸化膜もその後の熱処理工程を経る
ことにより、従来の乾式熱酸化膜とほとんどわか
らない性質のゲート絶縁膜を実現し得ることが分
つた。
第１図は本発明の実施例を示す図である。第２
図は本発明に用いた選択酸化法の条件を示す図で
ある。
図は本発明に用いた選択酸化法の条件を示す図で
ある。
Claims (1)
- １ 一主表面をもつシリコン半導体基板の該主表
面上に第１の絶縁膜を形成し、該第１の絶縁膜上
に前記シリコン半導体基板の不純物濃度より高
く、1018／cm3以上の不純物濃度をもつ第１のシリ
コン膜を、所定の一部をおおうように被着し、前
記第１の絶縁膜の一部をエツチングして前記基板
主表面の一部を露出し、該露出部と前記第１のシ
リコン膜上に、該第１のシリコン膜上での膜厚が
該露出部での膜厚よりも厚くなるように第２の絶
縁膜を形成し、さらに該第２の絶縁膜上に電極膜
を被着し、前記基板上に二層の電極を有する構造
を得る半導体装置の製造方法であつて、上記第２
の絶縁膜は、湿式酸化によつて第１の酸化膜を形
成する工程と乾式酸化によつて第２の酸化膜を形
成する工程とによつて形成されることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9360485A JPS6110255A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9360485A JPS6110255A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11471976A Division JPS5340291A (en) | 1976-09-27 | 1976-09-27 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6110255A JPS6110255A (ja) | 1986-01-17 |
| JPS6216013B2 true JPS6216013B2 (ja) | 1987-04-10 |
Family
ID=14086929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9360485A Granted JPS6110255A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6110255A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932635A (ja) * | 1972-07-21 | 1974-03-25 | ||
| JPS5019363A (ja) * | 1973-06-21 | 1975-02-28 |
-
1985
- 1985-05-02 JP JP9360485A patent/JPS6110255A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932635A (ja) * | 1972-07-21 | 1974-03-25 | ||
| JPS5019363A (ja) * | 1973-06-21 | 1975-02-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6110255A (ja) | 1986-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0736437B2 (ja) | 半導体メモリの製造方法 | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0326547B2 (ja) | ||
| JPH0638496B2 (ja) | 半導体装置 | |
| JPS6228591B2 (ja) | ||
| JPS6118340B2 (ja) | ||
| JPS6216013B2 (ja) | ||
| JPS59144174A (ja) | 半導体装置 | |
| JPS605074B2 (ja) | 半導体装置の製造方法 | |
| JPS5892268A (ja) | 半導体装置の製造方法 | |
| JPH04286152A (ja) | 半導体メモリの製造方法 | |
| JPH0329186B2 (ja) | ||
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JPH0142147B2 (ja) | ||
| JPH0918003A (ja) | 電界効果トランジスタの製造方法 | |
| JP2661778B2 (ja) | 電気的消去可能不揮発性半導体記憶装置およびその製造方法 | |
| JPS647511B2 (ja) | ||
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| KR0166839B1 (ko) | 반도체 메모리소자의 제조방법 | |
| JP2972270B2 (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPS63117470A (ja) | モス型半導体装置およびその製造方法 | |
| JPS6336143B2 (ja) | ||
| JPH05343635A (ja) | 半導体装置の製造方法 | |
| JPS6160578B2 (ja) |