JPS6216009B2 - - Google Patents
Info
- Publication number
- JPS6216009B2 JPS6216009B2 JP15259480A JP15259480A JPS6216009B2 JP S6216009 B2 JPS6216009 B2 JP S6216009B2 JP 15259480 A JP15259480 A JP 15259480A JP 15259480 A JP15259480 A JP 15259480A JP S6216009 B2 JPS6216009 B2 JP S6216009B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- wafer
- pad
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に集積回路に関
するものである。
するものである。
現在の集積回路は、短期間で、かつ、多品種の
生産を要求されている。その目的で、同一ウエー
ハ上に多数の回路単位を形成することが行なわれ
る。製作されたウエーハは、その後、自動測定機
によつて、電気的にテストされる。その場合、従
来構造のままの多数の回路単位を有したウエーハ
ではそれらを視覚的にしか区別できないために、
自動測定機で、識別することが極めて難しいとい
う欠点があつた。
生産を要求されている。その目的で、同一ウエー
ハ上に多数の回路単位を形成することが行なわれ
る。製作されたウエーハは、その後、自動測定機
によつて、電気的にテストされる。その場合、従
来構造のままの多数の回路単位を有したウエーハ
ではそれらを視覚的にしか区別できないために、
自動測定機で、識別することが極めて難しいとい
う欠点があつた。
本発明の目的は、その種の欠点を除去する事で
ある。すなわち、同一ウエーハ上に形成された複
数の回路単位を電気的に容易に識別可能とするこ
とを目的とする。
ある。すなわち、同一ウエーハ上に形成された複
数の回路単位を電気的に容易に識別可能とするこ
とを目的とする。
本発明によれば、数種の異なる回路単位を有す
る半導体ウエーハに於いて、各回路単位を回路の
種類別に有意づける適切な素子が接続され、かつ
それぞれ異なる回路単位に共通する特定位置に置
かれたパツドを備えることによつて電気的に容易
に区別可能とする。
る半導体ウエーハに於いて、各回路単位を回路の
種類別に有意づける適切な素子が接続され、かつ
それぞれ異なる回路単位に共通する特定位置に置
かれたパツドを備えることによつて電気的に容易
に区別可能とする。
しかして、本発明によれば、数種の回路単位を
有するウエーハを自動測定機によつて、それぞれ
を電気的に容易に識別できることで、それぞれの
回路単位に応じてテストできる様になり、短期間
に、多品種の生産が可能になる。
有するウエーハを自動測定機によつて、それぞれ
を電気的に容易に識別できることで、それぞれの
回路単位に応じてテストできる様になり、短期間
に、多品種の生産が可能になる。
次に本発明の好ましい、実施例１、２を図面に
基づいて説明する。
基づいて説明する。
第１例として、２種類の集積回路Ｘ，Ｙを同一
ウエーハに製作する場合について説明する。
ウエーハに製作する場合について説明する。
集積回路Ｘ，Ｙを交互で、かつ、マトリツクス
状に配置したウエーハ１を製作する（第１図
ａ）。それには、本発明によるところの適切な素
子として、集積回路Ｘにはダイオード４、集積回
路Ｙには、ダイオード７を設けてある。更に、両
者は、同一のパツド配置を有し、共通した特定の
位置にパツド３，３′，５，５′を設けてあり、集
積回路Ｘに於いて、パツド３にダイオード４のカ
ソード極、パツド５にアノード極を接続し（第１
図ｂ）、集積回路Ｙに於いて、パツド３′にダイオ
ード７のアノード極、パツド５′にカソード極を
接続（第１図ｃ）しておく。
状に配置したウエーハ１を製作する（第１図
ａ）。それには、本発明によるところの適切な素
子として、集積回路Ｘにはダイオード４、集積回
路Ｙには、ダイオード７を設けてある。更に、両
者は、同一のパツド配置を有し、共通した特定の
位置にパツド３，３′，５，５′を設けてあり、集
積回路Ｘに於いて、パツド３にダイオード４のカ
ソード極、パツド５にアノード極を接続し（第１
図ｂ）、集積回路Ｙに於いて、パツド３′にダイオ
ード７のアノード極、パツド５′にカソード極を
接続（第１図ｃ）しておく。
そうして、製作されたウエーハを自動測定機に
てテストする。その際、パツド３と５の間又は
３′と５′の間に適当な電圧をかけて調べれば、順
方向特性を示す場合は集積回路Ｘ、逆方向特性を
示す場合は、集積回路Ｙと判定できる。そして、
それぞれの回路機能に応じたテストができる。
てテストする。その際、パツド３と５の間又は
３′と５′の間に適当な電圧をかけて調べれば、順
方向特性を示す場合は集積回路Ｘ、逆方向特性を
示す場合は、集積回路Ｙと判定できる。そして、
それぞれの回路機能に応じたテストができる。
第２の実施例として、４品種の集積回路Ａ，
Ｂ，Ｃ，Ｄを同一ウエーハ上に製作する場合につ
いて述べる。これも、第１の実施例と同様に、集
積回路Ａ，Ｂ，Ｃ，Ｄを適当に配置したウエーハ
８を製作する（第２図ａ）。それには、本発明に
よる適切な素子として、抵抗１０（抵抗値γ
〔Ω〕）を２個設けてある。
Ｂ，Ｃ，Ｄを同一ウエーハ上に製作する場合につ
いて述べる。これも、第１の実施例と同様に、集
積回路Ａ，Ｂ，Ｃ，Ｄを適当に配置したウエーハ
８を製作する（第２図ａ）。それには、本発明に
よる適切な素子として、抵抗１０（抵抗値γ
〔Ω〕）を２個設けてある。
そして、前例と同様に、特定のパツド１１，１
１′，１１″，１１，１３，１３′，１３″，１３
が設けてあり、集積回Ａに於いて、両者を配線
で短絡し、集積回路Ｂに於いて、抵抗１０を１個
接続し、集積回路Ｃに於いて、抵抗１０を２個直
列接続し、集積回路Ｄに於いては、両者を開放状
態にしておく。
１′，１１″，１１，１３，１３′，１３″，１３
が設けてあり、集積回Ａに於いて、両者を配線
で短絡し、集積回路Ｂに於いて、抵抗１０を１個
接続し、集積回路Ｃに於いて、抵抗１０を２個直
列接続し、集積回路Ｄに於いては、両者を開放状
態にしておく。
そうして、自動測定機で、パツド１１と１３、
１１′と１１″と１３″、１１と１３の抵抗値
を調べれば集積回路Ａの場合はＯ〔Ω〕、集積回
路Ｂの場合はγ〔Ω〕、集積回路Ｃの場合２γ
〔Ω〕、集積回路Ｄの場合は∞〔Ω〕となり、各回
路を識別できる。従つて、各回路機能に応じたテ
ストが可能となる。
１１′と１１″と１３″、１１と１３の抵抗値
を調べれば集積回路Ａの場合はＯ〔Ω〕、集積回
路Ｂの場合はγ〔Ω〕、集積回路Ｃの場合２γ
〔Ω〕、集積回路Ｄの場合は∞〔Ω〕となり、各回
路を識別できる。従つて、各回路機能に応じたテ
ストが可能となる。
以上の実施例について説明したが、本発明の主
要部分は、数種の異なる回路単位を有する半導体
ウエーハに於いて、 (1)各回路単位を回路の種類別に有意づける適切
な素子を備え、かつ、(2)その素子を接続した、
各々、異なる回路単位に共通する特定の位置に置
かれたパツド を備えていることにある。
要部分は、数種の異なる回路単位を有する半導体
ウエーハに於いて、 (1)各回路単位を回路の種類別に有意づける適切
な素子を備え、かつ、(2)その素子を接続した、
各々、異なる回路単位に共通する特定の位置に置
かれたパツド を備えていることにある。
本発明の効果は、各回路単位の識別が、電気的
に容易に行なえるという点にある。
に容易に行なえるという点にある。
第１図ａ乃至第１図ｃは、本発明の第１の実施
例を示す平面図、第２図ａ乃至第２図ｅは、本発
明の第２の実施例を示す平面図である。 尚図において、１……実積回路Ｘ，Ｙを配置し
たウエーハ、２……集積回路Ｘ，３，５，３′，
５′……パツド、４，７……ダイオード、１６…
…集積回路Ｙ、１８……集積回路Ａ，Ｂ，Ｃ，Ｄ
を配置したウエーハ、９……集積回路Ａ、１０…
…抵抗Ｒ、１１，１１′，１１″，１１……パツ
ド、１２……配線、１３，１３′，１３″，１３
……パツド、１４……集積回路Ｂ、１５……集積
回路Ｃ、１６……集積回路Ｄ。
例を示す平面図、第２図ａ乃至第２図ｅは、本発
明の第２の実施例を示す平面図である。 尚図において、１……実積回路Ｘ，Ｙを配置し
たウエーハ、２……集積回路Ｘ，３，５，３′，
５′……パツド、４，７……ダイオード、１６…
…集積回路Ｙ、１８……集積回路Ａ，Ｂ，Ｃ，Ｄ
を配置したウエーハ、９……集積回路Ａ、１０…
…抵抗Ｒ、１１，１１′，１１″，１１……パツ
ド、１２……配線、１３，１３′，１３″，１３
……パツド、１４……集積回路Ｂ、１５……集積
回路Ｃ、１６……集積回路Ｄ。
Claims (1)
- １ 異なる種類の回路単位を多数有する半導体ウ
エーハに於いて、前記各回路単位に共通する所定
の位置に２つの測定パツドと各回路単位における
素子とは電気的に分離した小なくとも２つの抵抗
性素子とを設け、前記抵抗性素子は各回路単位の
種類毎に任意の組み合せで前記測定パツドに接続
されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15259480A JPS5776854A (en) | 1980-10-30 | 1980-10-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15259480A JPS5776854A (en) | 1980-10-30 | 1980-10-30 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5776854A JPS5776854A (en) | 1982-05-14 |
| JPS6216009B2 true JPS6216009B2 (ja) | 1987-04-10 |
Family
ID=15543842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15259480A Granted JPS5776854A (en) | 1980-10-30 | 1980-10-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5776854A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5996833U (ja) * | 1982-12-20 | 1984-06-30 | クラリオン株式会社 | 半導体装置 |
| JPS59115642U (ja) * | 1983-01-26 | 1984-08-04 | 日本電気アイシ−マイコンシステム株式会社 | 半導体ウエフア |
| JPS59159948U (ja) * | 1983-04-12 | 1984-10-26 | 日本電気株式会社 | 集積回路装置 |
| JPS59215717A (ja) * | 1983-05-24 | 1984-12-05 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH07120696B2 (ja) * | 1986-02-26 | 1995-12-20 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH03273502A (ja) * | 1990-03-23 | 1991-12-04 | Matsushita Electric Ind Co Ltd | 回転ヘッド装置 |
-
1980
- 1980-10-30 JP JP15259480A patent/JPS5776854A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5776854A (en) | 1982-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225878A (en) | Integrated circuit on chip trimming | |
| EP0747930A1 (en) | Electronic device with multiple bonding wires, method of fabrication and method of testing bonding wire integrity | |
| JPS6216009B2 (ja) | ||
| US2468625A (en) | Electrical bridge circuit for testing the value of a resistor | |
| US6320399B1 (en) | Measuring method for detecting a short-circuit between the turns of a coil integrated on a chip, and integrated circuit structure adapted to such a measuring method | |
| JP2710357B2 (ja) | 集積回路装置 | |
| JPS6230971A (ja) | 半導体集積回路装置 | |
| JP2890682B2 (ja) | 半導体装置 | |
| JPH01298737A (ja) | 半導体装置 | |
| JPS60192344A (ja) | 半導体装置のウエハ−検査方法 | |
| JPH04324951A (ja) | 半導体装置 | |
| KR920000400Y1 (ko) | 반도체 집적회로의 측정용 프로브카드 | |
| JPH0743667Y2 (ja) | インサーキットテスタ用アナログマルチプレクサ | |
| JPH05175430A (ja) | 半導体集積回路 | |
| JPH0538887U (ja) | 半導体デバイスの信頼性評価用テストパターン | |
| JPH05218207A (ja) | 半導体装置 | |
| JPH0827307B2 (ja) | プリント配線板の試験装置 | |
| JPS62265731A (ja) | リ−ドフレ−ム | |
| JPH0152030B2 (ja) | ||
| JPH03203365A (ja) | 半導体集積回路 | |
| JPH0727007B2 (ja) | 欠陥バイアコンタクトの検査性能を向上した集積回路 | |
| JPH02187047A (ja) | フィルムキャリア | |
| JPH06291170A (ja) | 半導体装置およびその選別方法 | |
| JP2002168917A (ja) | 半導体回路 | |
| JPH05251519A (ja) | 半導体デバイス測定用テスター |