JPS62159052A - 波形記憶装置 - Google Patents
波形記憶装置Info
- Publication number
- JPS62159052A JPS62159052A JP61001809A JP180986A JPS62159052A JP S62159052 A JPS62159052 A JP S62159052A JP 61001809 A JP61001809 A JP 61001809A JP 180986 A JP180986 A JP 180986A JP S62159052 A JPS62159052 A JP S62159052A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- memory
- circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recording Measured Values (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は波形のサンプル値を記憶する波形記憶装置に
関する。
関する。
従来の波形記憶装置として第5図に示すように増幅器1
01.ADDコンバータ102.クロック・ジェネレー
タ103.アドレスカウンター104.メモリー111
5により構成したものがある。この装置によれば入力端
子106から送られてくる被測定信号は適切なゲインに
設定された増幅器101に導かれ増幅器101の出力信
号はヤ■コンバータ102に送られてクロック・ジェネ
レータ103のクロ、り信号に応じてディジタル信号に
変換される。そしてVDコンバータ102の出力信号は
アドレスカウンター104のアドレス信号に応じて数千
7−ドのメモリ容量を有するメモIJ −105に順次
記憶される。
01.ADDコンバータ102.クロック・ジェネレー
タ103.アドレスカウンター104.メモリー111
5により構成したものがある。この装置によれば入力端
子106から送られてくる被測定信号は適切なゲインに
設定された増幅器101に導かれ増幅器101の出力信
号はヤ■コンバータ102に送られてクロック・ジェネ
レータ103のクロ、り信号に応じてディジタル信号に
変換される。そしてVDコンバータ102の出力信号は
アドレスカウンター104のアドレス信号に応じて数千
7−ドのメモリ容量を有するメモIJ −105に順次
記憶される。
ここで、クロック・ジェネレータ103はめコンバータ
102の動作開始信号とアドレスカウンタ104のカウ
ントアツプ信号を発生するもので、この信号により波形
記憶装置のサンプリングタイムが決定される。
102の動作開始信号とアドレスカウンタ104のカウ
ントアツプ信号を発生するもので、この信号により波形
記憶装置のサンプリングタイムが決定される。
この装置tでは被測定波形時間的に一定間隔例えば第6
図に示すように18個のサンプリングタイムで測定信号
を〜■コンバータ102によ、リデイジタル化してメモ
IJ −1115に入力している。
図に示すように18個のサンプリングタイムで測定信号
を〜■コンバータ102によ、リデイジタル化してメモ
IJ −1115に入力している。
しかしながら、上記のような波形記憶装置では一定のサ
ンプリングタイムでしか波形のサンプル値が得られない
ため、サンプリングタイムラ速くすると変動の遅い信号
に対してはメモリ容量の限界のため変動に対し比較的短
かい時間しか記録することができなくなゆ、逆にサンプ
リングタイムを遅くすると変動の速い信号を記録するこ
とができなくなる。このように被測定信号に変動の速い
部分と遅い部分が混在している場合にはどちらか一方が
犠牲になってしまう問題がある。すなわち、被測定信号
の変化率の極めて小さい平坦な所では同じデータが繰り
返しサンプリングされメモリー105は無駄に使わn、
る。また被測定信号の変化率の大きい所ではデータの密
度が疎にな快原波形のもつ情報を正確に記録することが
できなくなる。
ンプリングタイムでしか波形のサンプル値が得られない
ため、サンプリングタイムラ速くすると変動の遅い信号
に対してはメモリ容量の限界のため変動に対し比較的短
かい時間しか記録することができなくなゆ、逆にサンプ
リングタイムを遅くすると変動の速い信号を記録するこ
とができなくなる。このように被測定信号に変動の速い
部分と遅い部分が混在している場合にはどちらか一方が
犠牲になってしまう問題がある。すなわち、被測定信号
の変化率の極めて小さい平坦な所では同じデータが繰り
返しサンプリングされメモリー105は無駄に使わn、
る。また被測定信号の変化率の大きい所ではデータの密
度が疎にな快原波形のもつ情報を正確に記録することが
できなくなる。
この発明は上記の問題点を解決するためになされたもの
で、信号変化率の緩やかな部分と速い部分が含まれる信
号を正確に記録し得るとともに、メモリーを効率よく使
用できる波形記憶装置を提供することを目的とする。
で、信号変化率の緩やかな部分と速い部分が含まれる信
号を正確に記録し得るとともに、メモリーを効率よく使
用できる波形記憶装置を提供することを目的とする。
この発明は被測定信号の変動量が特定の値に達するまで
の所要時間と、そのときの信号データを順次メモリーに
記憶するもので、信号の変化率の大きい所ではデータ密
度を密にサンプリングする。
の所要時間と、そのときの信号データを順次メモリーに
記憶するもので、信号の変化率の大きい所ではデータ密
度を密にサンプリングする。
以下、図面を参照してこの発明の一実施例を説明する。
第1図においてlは被測定信号が入力される入力端子で
、この入力端子1に増幅器2が接続されている。増幅器
2の出力はんΦコンバータ3に接続され、んΦコンバー
タ3はラッチ回路4゜5を介して記憶装置6の信号デー
タメモリ一部6aに接続される。また、記憶装[6のΔ
tメモリ一部6bにはΔtカウンター7が接続さn、て
いる。
、この入力端子1に増幅器2が接続されている。増幅器
2の出力はんΦコンバータ3に接続され、んΦコンバー
タ3はラッチ回路4゜5を介して記憶装置6の信号デー
タメモリ一部6aに接続される。また、記憶装[6のΔ
tメモリ一部6bにはΔtカウンター7が接続さn、て
いる。
さらにアドレスカウンター8の出力は記憶装置6に接続
されている。上述の〜Φコ/パータ3.ラッチ回路4の
T端子、Δtカウンター70OK端子にはパラレル出線
を介してクロックジェネレータ9の出力が接続され、こ
れらはクロック・ジェネレータ9のクロック信号により
動作する。またラッチ回路4,5はコンパレータ10に
接続されている。このコンパレータ10はラッチ回路5
に保持されたデータ値とラッチ回路4に保持されるデー
タ値を比較し測定信号の変動量が特定の値ΔVを超えた
ときにHレベルの信号を出力する。このコンパレータ1
0の出力端子はOR回路11の一方の入力端子に接続さ
れ、OR回路11の他方の入力端子にはΔtカウンター
7の量大値例えば15m secを検出するMAX Δ
を検出器12の出力線が接続される。OR,回路11の
パラレル出力線はう、子回路50T端子、Δtメモリ一
部6bのW端子、Δtカウンター7のOL端子、アドレ
スカウンター8のOK端子に接続される。
されている。上述の〜Φコ/パータ3.ラッチ回路4の
T端子、Δtカウンター70OK端子にはパラレル出線
を介してクロックジェネレータ9の出力が接続され、こ
れらはクロック・ジェネレータ9のクロック信号により
動作する。またラッチ回路4,5はコンパレータ10に
接続されている。このコンパレータ10はラッチ回路5
に保持されたデータ値とラッチ回路4に保持されるデー
タ値を比較し測定信号の変動量が特定の値ΔVを超えた
ときにHレベルの信号を出力する。このコンパレータ1
0の出力端子はOR回路11の一方の入力端子に接続さ
れ、OR回路11の他方の入力端子にはΔtカウンター
7の量大値例えば15m secを検出するMAX Δ
を検出器12の出力線が接続される。OR,回路11の
パラレル出力線はう、子回路50T端子、Δtメモリ一
部6bのW端子、Δtカウンター7のOL端子、アドレ
スカウンター8のOK端子に接続される。
次にその作用を説明する。
いま、入力端子1から送られてくる測定信号は適切なゲ
インに設定された増幅器2を経由し、VDコンバータ3
で、クロック・ジェネレータ9のクロック信号に応じて
ディジタル信号に変換される。ル■コ/パータ3の信号
データはクロック・ジェネレータ9のクロック信号に応
じてラッチ回路4に保持される。このとき、ラッチ回路
5には直前のサンプル点(n番目)の信号データxnが
保持されている。ラッチ回路4に順次保持されるn+1
番目の信号データxn+1とラッチ回路5に保持されて
いる信号データxnはコンパレータ10に転送されるう
ここで前記両ラッチ回路から転送されてくる両信号デー
タとxn+1とxnが比較され、その差の絶対値が特定
の値ΔVを超えたときすなわち1(xn+1) −(x
n)!≧ΔVとなったときにコンパレータ10の出力端
子から°Hルベルの出力信号が出力さn、る。この”H
”レベルの出力信号がOR回路11に送られるとOR回
路11の出力端子からH”レベルの出力信号がパラレル
信号線を介してラッチ回路5のT端子、ΔtメモIJ一
部6bのW端子、Δtカウンター7のOL端子。
インに設定された増幅器2を経由し、VDコンバータ3
で、クロック・ジェネレータ9のクロック信号に応じて
ディジタル信号に変換される。ル■コ/パータ3の信号
データはクロック・ジェネレータ9のクロック信号に応
じてラッチ回路4に保持される。このとき、ラッチ回路
5には直前のサンプル点(n番目)の信号データxnが
保持されている。ラッチ回路4に順次保持されるn+1
番目の信号データxn+1とラッチ回路5に保持されて
いる信号データxnはコンパレータ10に転送されるう
ここで前記両ラッチ回路から転送されてくる両信号デー
タとxn+1とxnが比較され、その差の絶対値が特定
の値ΔVを超えたときすなわち1(xn+1) −(x
n)!≧ΔVとなったときにコンパレータ10の出力端
子から°Hルベルの出力信号が出力さn、る。この”H
”レベルの出力信号がOR回路11に送られるとOR回
路11の出力端子からH”レベルの出力信号がパラレル
信号線を介してラッチ回路5のT端子、ΔtメモIJ一
部6bのW端子、Δtカウンター7のOL端子。
アドレスカウンター8のOK端子に入力される。
これによって、アドレスカウンター8からアドレス信号
がアドレスバスを介して記憶装置6に転送され、このア
ドレス信号に応じて信号データメモリ一部6aにラッチ
回路5の信号データが転送され記憶されるとともにΔt
メモリ一部6bにΔtカウンター7のデータが転送され
記憶される0そして、ラッチ回路4の信号データがラッ
チ回路5に転送され保持され同時に、Δtカウンター7
の内容が消去される。
がアドレスバスを介して記憶装置6に転送され、このア
ドレス信号に応じて信号データメモリ一部6aにラッチ
回路5の信号データが転送され記憶されるとともにΔt
メモリ一部6bにΔtカウンター7のデータが転送され
記憶される0そして、ラッチ回路4の信号データがラッ
チ回路5に転送され保持され同時に、Δtカウンター7
の内容が消去される。
マタ、モしコンパレータ10でう雫チ回路4から転送さ
れてくるn+1番目の信号データxn+1とラッチ回路
5から転送されてくるn番目の信号データxnの差を検
出する際に、MAXΔを検出器12によって最大値15
m5ecが検出されると頑Δを検出器12の出力端子か
ら Hレベルの信号が出力される。この”H”レベルの
信号がOR回路11に送られるとOR回路工1の出力端
子から“H”レベルの信号がラッチ回路5のT端子、Δ
tメモリ一部6aのW端子、Δ【カウンター7のOL端
子、アドレスカウンター8のOK端子に入力される。こ
れによって、アドレスカウンター8からアドレス信号が
アドレスバスを介して記憶装置6に転送される。このア
ドレス信号に応じて信号データメモリ一部6aKラッチ
回路5の信号データが転送され記憶されろとともに、Δ
tメモリ一部6bに△tカウンター7のデータ(最大値
15w5ec)が転送され記憶される。
れてくるn+1番目の信号データxn+1とラッチ回路
5から転送されてくるn番目の信号データxnの差を検
出する際に、MAXΔを検出器12によって最大値15
m5ecが検出されると頑Δを検出器12の出力端子か
ら Hレベルの信号が出力される。この”H”レベルの
信号がOR回路11に送られるとOR回路工1の出力端
子から“H”レベルの信号がラッチ回路5のT端子、Δ
tメモリ一部6aのW端子、Δ【カウンター7のOL端
子、アドレスカウンター8のOK端子に入力される。こ
れによって、アドレスカウンター8からアドレス信号が
アドレスバスを介して記憶装置6に転送される。このア
ドレス信号に応じて信号データメモリ一部6aKラッチ
回路5の信号データが転送され記憶されろとともに、Δ
tメモリ一部6bに△tカウンター7のデータ(最大値
15w5ec)が転送され記憶される。
この装置で被測定波形を記録すると第2図に示すように
被測定信号の変動値がΔ■を超えたときの信号データ(
振幅値)と直前に記録されたサンプル点から前記信号デ
ータが得られたサンプル点までの時間データ(Δt)が
求められる。このサンプル値は第3図(a)に示す信号
の振幅データと第3図(b)に示す信号の時間データ(
Δt)小らなり、各データは信号データメモリ一部6a
とΔtメモリ一部6bにアドレス信号に応じて順次記憶
される。
被測定信号の変動値がΔ■を超えたときの信号データ(
振幅値)と直前に記録されたサンプル点から前記信号デ
ータが得られたサンプル点までの時間データ(Δt)が
求められる。このサンプル値は第3図(a)に示す信号
の振幅データと第3図(b)に示す信号の時間データ(
Δt)小らなり、各データは信号データメモリ一部6a
とΔtメモリ一部6bにアドレス信号に応じて順次記憶
される。
なお、波形記憶装置で読み取られた測定波形のサンプル
値を再生する場合には、時間データ(Δt)を利用して
信号データメモリ一部6aに入っている振幅データをΔ
を時間毎に読み出してアナログ信号に変換すればよい。
値を再生する場合には、時間データ(Δt)を利用して
信号データメモリ一部6aに入っている振幅データをΔ
を時間毎に読み出してアナログ信号に変換すればよい。
例えば第4図に示すようにコントローラ21から続出し
信号がアドレスカウンター8に送られるとアドレスカウ
ンター8はカウントアツプしアドレス信号を記憶装置6
に転送する。このアドレス信号に応じて信号データメモ
リ一部6aより信号データがラッチ回路22に転送され
るとともに、Δtメモリ一部6bより時間データかΔt
ダウンカウンター23に転送される。そしてコントロー
ラ21よりダウンカウンタ−23にカウントダウン信号
が送らn、ると、ダウンカウンタ−23に保持された時
間データΔtは読出し用に設定さnたクロック9の信号
によりゼロになるまでカウントダウンされゼロになると
Δtダウンカウンター23のOR端子より出力信号がコ
ントローラ21に送られる。このときコントローラ21
よりラーチ回路22に出力信号が送られラッチ回路22
に保持された振幅データd D/Aコンバータ24に転
送されアナログ信号に変換される。
信号がアドレスカウンター8に送られるとアドレスカウ
ンター8はカウントアツプしアドレス信号を記憶装置6
に転送する。このアドレス信号に応じて信号データメモ
リ一部6aより信号データがラッチ回路22に転送され
るとともに、Δtメモリ一部6bより時間データかΔt
ダウンカウンター23に転送される。そしてコントロー
ラ21よりダウンカウンタ−23にカウントダウン信号
が送らn、ると、ダウンカウンタ−23に保持された時
間データΔtは読出し用に設定さnたクロック9の信号
によりゼロになるまでカウントダウンされゼロになると
Δtダウンカウンター23のOR端子より出力信号がコ
ントローラ21に送られる。このときコントローラ21
よりラーチ回路22に出力信号が送られラッチ回路22
に保持された振幅データd D/Aコンバータ24に転
送されアナログ信号に変換される。
この波形再生装置を使用すれば振幅データと同時に採っ
たΔtの時間データを利用して信号データメモリ一部6
aに記憶されている信号データをΔを時間毎にD/Aコ
ンバータ24に転送させることにより、波形記憶装置で
読み取ったデータを元の信号に再生することができる。
たΔtの時間データを利用して信号データメモリ一部6
aに記憶されている信号データをΔを時間毎にD/Aコ
ンバータ24に転送させることにより、波形記憶装置で
読み取ったデータを元の信号に再生することができる。
したがって本装置によれば被測定信号の変位に要する時
間とその信号値を記憶することにょシ、第2図に示すよ
うに被測定信号の変化率の小さい所ではサンプル値の密
度が疎に、逆に変化率の大きい所ではサンプル値の密度
が密になりメモリーを効率よく使用して正確な波形記録
ができる。
間とその信号値を記憶することにょシ、第2図に示すよ
うに被測定信号の変化率の小さい所ではサンプル値の密
度が疎に、逆に変化率の大きい所ではサンプル値の密度
が密になりメモリーを効率よく使用して正確な波形記録
ができる。
ちなみに、従来装置により信号原形波をサンプリングす
ると第6図に示すようにメモリーのワード数は18にな
るのに対して、本装置の場合には82図に示すようにメ
モリーのワード数け14になり本装置のほうがメモリー
を効率よく使用していることがわかる◎ なplこの発明は上記実施例に限定されるものではなく
、要旨を変形しない範囲において種々変形して実施する
ことができる。
ると第6図に示すようにメモリーのワード数は18にな
るのに対して、本装置の場合には82図に示すようにメ
モリーのワード数け14になり本装置のほうがメモリー
を効率よく使用していることがわかる◎ なplこの発明は上記実施例に限定されるものではなく
、要旨を変形しない範囲において種々変形して実施する
ことができる。
この発明によれば信号原波形を正確に記録することがで
きるとともに、同一データの重複記録を削減してメモリ
ーを効率よく使用することができる。
きるとともに、同一データの重複記録を削減してメモリ
ーを効率よく使用することができる。
この実施例においては、Δtメモリーは4ビツトの分解
能があn、ば良く、今例えば信号データメモリーの分解
能が10ピツトであるとするとΔtメモリ−は信号デー
タメモリの4/10 で済む。−力信号データメモリ
ーは被測定波形の撮幅変化が静止している時間が長い場
合は従来の波形記憶装置のメモリーに比しl/10 程
度となり、メモリー節減の効果は極めて大きい。
能があn、ば良く、今例えば信号データメモリーの分解
能が10ピツトであるとするとΔtメモリ−は信号デー
タメモリの4/10 で済む。−力信号データメモリ
ーは被測定波形の撮幅変化が静止している時間が長い場
合は従来の波形記憶装置のメモリーに比しl/10 程
度となり、メモリー節減の効果は極めて大きい。
第1図はこの発明の一実施例の概略的な構成を示すブロ
ック図、第2図は同実施例のサンプリング状態を示す説
明図、第3図1)(b)は同実施例の信号用データメモ
リー状態と時間用データメモリー状態を示す説明図、8
4図は同実施例に用いられる波形再生装置の概略的な構
成を示すブロックA@5図は従来の波形記憶装置の概略
的な構成を示すプロ雫り図、第6図は同装置のサンプリ
ング状態を示す説明図である。 1・・・入力端子 2・・・増幅器3・・んΦコ
ンバータ 4,5・・・2.チ回路6・・・記憶袋@
6a・・・信号データメモリ一部6b・・・Δ
tメモリ一部 7・・・Δtカウンター8・・・アド
レスカウンター 9・・・クロック・ジェネレータ 10・・・コンパレータ 11・・・OR1回路12
・・・MAXΔを検出器 第2図 第3図 第4図 第5図 ?¥ 閉 1、事件の表示 特願昭61−001809号 2、発明の名称 波形記憶装置 3、補正をする者 事件との関係 特許出願人 工ヌエフ電子株式会社 4、代理人 7、 補正の内容 本願明細沓第11頁第9行目の「第3図(a)(b)J
の部分を「第3図」と訂正する。
ック図、第2図は同実施例のサンプリング状態を示す説
明図、第3図1)(b)は同実施例の信号用データメモ
リー状態と時間用データメモリー状態を示す説明図、8
4図は同実施例に用いられる波形再生装置の概略的な構
成を示すブロックA@5図は従来の波形記憶装置の概略
的な構成を示すプロ雫り図、第6図は同装置のサンプリ
ング状態を示す説明図である。 1・・・入力端子 2・・・増幅器3・・んΦコ
ンバータ 4,5・・・2.チ回路6・・・記憶袋@
6a・・・信号データメモリ一部6b・・・Δ
tメモリ一部 7・・・Δtカウンター8・・・アド
レスカウンター 9・・・クロック・ジェネレータ 10・・・コンパレータ 11・・・OR1回路12
・・・MAXΔを検出器 第2図 第3図 第4図 第5図 ?¥ 閉 1、事件の表示 特願昭61−001809号 2、発明の名称 波形記憶装置 3、補正をする者 事件との関係 特許出願人 工ヌエフ電子株式会社 4、代理人 7、 補正の内容 本願明細沓第11頁第9行目の「第3図(a)(b)J
の部分を「第3図」と訂正する。
Claims (1)
- 測定信号の変動量が予め設定した特定値になったときの
信号データを検出する信号データ検出手段と、上記信号
の変動量が特定値に達するまでの時間データを検出する
時間データ検出手段と、上記信号データ並びに時間デー
タを順次記憶手段とを具備したことを特徴とする波形記
憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61001809A JPS62159052A (ja) | 1986-01-08 | 1986-01-08 | 波形記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61001809A JPS62159052A (ja) | 1986-01-08 | 1986-01-08 | 波形記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62159052A true JPS62159052A (ja) | 1987-07-15 |
Family
ID=11511900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61001809A Pending JPS62159052A (ja) | 1986-01-08 | 1986-01-08 | 波形記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62159052A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0213858A (ja) * | 1988-06-30 | 1990-01-18 | Nec San-Ei Instr Co Ltd | データのメモリ格納装置 |
JP2006313130A (ja) * | 2005-05-09 | 2006-11-16 | East Japan Railway Co | 波形測定方法及びこれを用いた保安器の劣化検出装置 |
WO2008023730A1 (fr) * | 2006-08-22 | 2008-02-28 | Panasonic Corporation | Circuit intégré, dispositif électronique et procédé de mesure |
JP2018179993A (ja) * | 2017-04-14 | 2018-11-15 | テクトロニクス・インコーポレイテッドTektronix,Inc. | 試験測定装置及び信号アクイジション方法 |
-
1986
- 1986-01-08 JP JP61001809A patent/JPS62159052A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0213858A (ja) * | 1988-06-30 | 1990-01-18 | Nec San-Ei Instr Co Ltd | データのメモリ格納装置 |
JP2006313130A (ja) * | 2005-05-09 | 2006-11-16 | East Japan Railway Co | 波形測定方法及びこれを用いた保安器の劣化検出装置 |
JP4756904B2 (ja) * | 2005-05-09 | 2011-08-24 | 東日本旅客鉄道株式会社 | 波形測定方法及びこれを用いた保安器の劣化検出装置 |
WO2008023730A1 (fr) * | 2006-08-22 | 2008-02-28 | Panasonic Corporation | Circuit intégré, dispositif électronique et procédé de mesure |
JP2018179993A (ja) * | 2017-04-14 | 2018-11-15 | テクトロニクス・インコーポレイテッドTektronix,Inc. | 試験測定装置及び信号アクイジション方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4308585A (en) | Electronic memory unit | |
US4156280A (en) | Utility monitor for detecting and storing power line disturbances | |
US3765012A (en) | Analog-digital converter utilizing multiple ramp ingegrating techniques | |
US4054921A (en) | Automatic time-base error correction system | |
JPH0522422B2 (ja) | ||
JPS62159052A (ja) | 波形記憶装置 | |
JPS58154957A (ja) | デジタルデ−タ検知回路 | |
JPS59146417A (ja) | 磁気記録検出ポインタ回路 | |
US4727314A (en) | Transient detector apparatus | |
US4035783A (en) | Analog delay circuit | |
JPS58177596A (ja) | 固体デジタルメモリの信号出力回路 | |
JP2712820B2 (ja) | A―d変換回路試験装置 | |
JP3945389B2 (ja) | 時間電圧変換器及び方法 | |
JPS5841690B2 (ja) | 周波数弁別方法 | |
JPS5947364B2 (ja) | プリアンブル検出装置 | |
US4117477A (en) | Single-point analog subsystem interfaced with a computer | |
JPS6058539B2 (ja) | 磁気テ−プ読取装置の初期同期デ−タ読取装置 | |
JPH0110615Y2 (ja) | ||
SU696526A1 (ru) | Устройство дл записи цифровой информации | |
JPS6394166A (ja) | 波形測定装置 | |
SU364943A1 (ru) | Интерполятор | |
EP0125883A2 (en) | Signal controlled waveform recorder | |
SU1427166A1 (ru) | Тензометрическое устройство | |
US3230542A (en) | Data recording system | |
JPS5835672A (ja) | 読取りデ−タのメモリ格納方式 |