JPS62156611A - Automatic focus detector - Google Patents

Abstract

PURPOSE:To raise the speed of even processings other than operation by switching the integration time of image sensors and a signal transfer clock in a focus detector which uses selectively one-bit or two-bit digital signals to operate an extent of defocus. CONSTITUTION:An object image is formed on image sensors I1 and I2 through a lens, and electric charge storage information is transferred by a CCD 12 and is processed in a microcomputer 8 through an INF 10, and the extent of deviation between images and the focusing state are decided in accordance with correlations between image signals. The microcomputer 8 reads one-bit information from a lens circuit 7 synchronously with a clock 8 times to terminate one information transfer. An A/D converting circuit for one bit and that for 8 bits are provided in the INF 10, and required storage electric charge is monitored by a monitor element near the CCD light receiving part to select A/D converting circuits. When the A/D converting circuit for one bit is selected, the microcomputer 8 shortens the electric charge storage time and raises the transfer clock frequency of the CCD to improve the speed of the arithmetic processing though the accuracy of distance measuring is degraded somewhat.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、イメージセンサのアナログ信号からデフォー
カス量演算のための１ビット又は複数ビットのデジタル
信号を得る際に、デジタル信号のビット数の大・小に応
じてイメージセンサの積分時間を長・短に、信号転送り
ロックを低・高に切り換えるようにした自動焦点検出装
置に関するものである。Detailed Description of the Invention (Field of Industrial Application) The present invention provides a method for obtaining a 1-bit or multiple-bit digital signal for defocus amount calculation from an analog signal of an image sensor. This invention relates to an automatic focus detection device that switches the integration time of the image sensor to long or short and the signal transfer lock to low or high depending on the size of the image sensor.

（従来の技術） 従来、レンズを透過した被写体の像（こ対応したアナロ
グ信号を出力するイメージセンサ−と、このイメージセ
ンサ−からのアナログ信号を８ビットのデジタル信号に
変換するＡ／Ｄ変換手段とを備え、前記８ビットのデジ
タル信号からヂ７才一カス量を演算して、焦点検出を行
う自動焦点検出装置が提案され、当社にて出願されてい
る。この従来例にあっては、専ら、８ビットのデジタル
信号のみを用いてデフォーカス量を演算しており、１ビ
ットのデジタル信号（２値化信号）によるデフォーカス
量の演算は行っていない。(Prior Art) Conventionally, an image sensor outputs an analog signal corresponding to the image of a subject transmitted through a lens, and an A/D conversion means converts the analog signal from the image sensor into an 8-bit digital signal. An automatic focus detection device has been proposed and has been applied for by our company, which calculates the amount of dregs from the 8-bit digital signal and performs focus detection.In this conventional example, The defocus amount is calculated exclusively using an 8-bit digital signal, and the defocus amount is not calculated using a 1-bit digital signal (binarized signal).

一方、１ビットのデジタル信号による焦点検出を行う自
動焦点検出装置としては、特開昭５９−１６５０１２号
に開示されているものがある。この装置は、アナログの
距離信号を１ビットのデジタル信号に変換して処理する
もので、まず最初、開引きしてアナログの距離信号を読
み出す。例えば、ａ個からなるピクセルの内、１ビクセ
ル毎のＣＣＤのデータを読み出し、Ａ／Ｄ変換し、演算
して、テ゛フォーカス量を求め、このデフォーカス量分
だけレンズを駆動し、駆動し終えたのち、＋３個の連続
したアナログの距離信号を読み出し、演算してデフォー
カス量を求めている。この従来例は、ズームレンズを用
いたときに、被写界における被写体の大きさの変化をカ
バーしようとするものである。On the other hand, an automatic focus detection device that performs focus detection using a 1-bit digital signal is disclosed in Japanese Patent Laid-Open No. 165012/1983. This device converts an analog distance signal into a 1-bit digital signal for processing, and first reads out the analog distance signal by opening the signal. For example, read the CCD data for each pixel out of a number of pixels, perform A/D conversion, perform calculations, find the focus amount, drive the lens by this amount of defocus, and then finish driving. Afterwards, +3 consecutive analog distance signals are read out and calculated to determine the amount of defocus. This conventional example attempts to cover changes in the size of a subject in a field when a zoom lens is used.

（発明が解決しようとする問題点） 前述の第１の従来技術にあっては、常に８ピントの信号
処理を行っているので、デフォーカス量が小さい場合の
焦点検出の精度は高いが、１回目の焦点検出のように、
デフォーカス量が大きい場合には、必ずしも８ビットの
信号処理は必要ではないので、無駄が多く、最終的な焦
点検出に至るまでの時間が長く掛かるという問題があっ
た。また、連続撮影モードにおける２枚目以降の撮影時
のように、８ビットの信号処理が必要でない場合にも常
に８ビットの信号処理を行っており、したがって焦点検
出に時間が掛かり、速写速度が制限されるという問題が
あった。その他、後述するように、８ビットの信号処理
を要しない場合や、８ビットの信号処理が好ましくない
場合が種々存在し、従来技術では、これら総ての場合に
、常に８ビットの信号処理を行っていたので、焦点検出
速度が制限されるという問題があった。(Problems to be Solved by the Invention) In the first prior art described above, since 8-focus signal processing is always performed, the accuracy of focus detection is high when the amount of defocus is small; Like the second focus detection,
When the amount of defocus is large, 8-bit signal processing is not necessarily necessary, so there is a problem that there is a lot of waste and it takes a long time to reach the final focus detection. In addition, 8-bit signal processing is always performed even when 8-bit signal processing is not necessary, such as when taking the second and subsequent shots in continuous shooting mode, so focus detection takes time and the speed of quick shooting is reduced. The problem was that it was restricted. In addition, as will be described later, there are various cases in which 8-bit signal processing is not required or in which 8-bit signal processing is undesirable, and in conventional technology, 8-bit signal processing is always performed in all of these cases. However, there was a problem in that the focus detection speed was limited.

また、前記第２の従来技術にあっては、１ビットの信号
処理についての開示があるが、焦点検出の高速化に関す
る技術ではなく、前記第１の従来技術の問題点を解決で
きるものではない。Further, although the second prior art discloses 1-bit signal processing, it is not a technology related to speeding up focus detection and cannot solve the problems of the first prior art. .

そこで、本発明者らは、従来の自動焦点検出装置におい
て、８ビットのデータ処理部とは別に、焦点検出の処理
速度を速くするために、１ビットのデータ処理部を設け
、これらを適宜切り換えて使用することを考えた。この
とき、１ビットのデータ処理を選択した場合には、ビッ
ト数が少ないので、演算速度が速くなることは当然であ
るが、それ以外にも、１ビットと８ビットとで変更でき
る点はないが、そして、それによって、全体の焦点検出
の処理速度を速くできないかについて考えた。そして、
次の２点に関して、１ビット時の処理速度を速めること
ができることを見出した。Therefore, in order to increase the processing speed of focus detection, the present inventors provided a 1-bit data processing section in addition to the 8-bit data processing section in a conventional automatic focus detection device, and switched these sections as appropriate. I thought about using it. At this time, if you select 1-bit data processing, the number of bits is small, so it is natural that the calculation speed will be faster, but other than that, there is nothing that can be changed between 1-bit and 8-bit data processing. However, I thought about whether this could speed up the overall focus detection processing speed. and,
It has been found that the processing speed for 1 bit can be increased regarding the following two points.

（ａ）１ビットのデータのみで良いので、ＣＣＤイメー
ジ゛センサーの情報（出力電圧）が８ビットのデータを
用いる場合に比べて少なくて良い。つまり、出力電圧が
低くて良い。このことは、ＣＣＤの情報を得るための積
分時間が短くて良いことを意味する。(a) Since only 1-bit data is required, less information (output voltage) from the CCD image sensor is required than when 8-bit data is used. In other words, the output voltage can be low. This means that the integration time for obtaining CCD information may be short.

（ｂ）Ａ／Ｄ変換に要する時間が、８ビットの場合と比
べて短くて済む。したがって、データ取り込みの周期を
速くすることができ、データ読み込みに要する時間が短
くて済む。(b) The time required for A/D conversion is shorter than in the case of 8 bits. Therefore, the data acquisition cycle can be made faster, and the time required for data reading can be shortened.

本発明は上述のような知見に基づいてなされたものであ
り、その目的とするところは、イメージセンサのアナロ
グ信号からデフォーカス量演算のための１ビット又は複
数ビットのデジタル信号を得る際に、１ビット処理時に
はイメージセンサの積分時間や信号転送りロックを切り
換えて、演算時間以外についても処理速度を向上させ得
るようにした自動焦点検出装置を提供するにある。The present invention has been made based on the above-mentioned knowledge, and its purpose is to obtain a 1-bit or multiple-bit digital signal for defocus amount calculation from an analog signal of an image sensor. An object of the present invention is to provide an automatic focus detection device that can improve the processing speed in areas other than calculation time by switching the integration time, signal transfer, and lock of an image sensor during 1-bit processing.

（問題点を解決するための手段） 本発明に係る自動焦点検出装置にあっては、上述のよう
な問題点を解決するために、第１図に示すように、レン
ズを透過した被写体の像に対応したアナログ信号を出力
する積分型のイメージセンサ−と、前記イメージセンサ
−の積分時間を設定する積分時間設定手段と、前記イメ
ージセンサーのアナログ信号を順次クロックに同期させ
て出力する信号出力手段と、前記りロックの周波数を設
定するクロック設定手段と、前記信号出力手段から読み
呂されるアナログ信号を１ビットのデジタル信号に変換
する第１のＡ／Ｄ変換手段と、前記信号出力手段から読
み出されるアナログ信号を２ビット以上のデジタル信号
に変換する＠２のＡ／ＤＩＭ手段と、１ビットのデジタ
ル信号を用いるか、２ビット以上のデジタル信号を用い
るかを選択する選択手段と、前記選択手段によって１ビ
ットのデジタル信号を用いることが選択された場合に、
２ビット以上のデジタル信号を用いる場合と比べて、前
記積分時間設定手段にて積分時間を短くする第１の制御
、及び、前記クロック設定手段にてクロックの周波数を
高くする第２の制御のうち少なくとも一方を行う制御手
段とを備えたものである。(Means for Solving the Problems) In order to solve the above-mentioned problems, in the automatic focus detection device according to the present invention, as shown in FIG. an integral type image sensor that outputs an analog signal corresponding to the image sensor, an integration time setting means that sets an integration time of the image sensor, and a signal output means that sequentially outputs the analog signal of the image sensor in synchronization with a clock. a clock setting means for setting the frequency of said lock; a first A/D conversion means for converting an analog signal read from said signal output means into a 1-bit digital signal; @2 A/DIM means for converting a read analog signal into a 2-bit or more digital signal; a selection means for selecting whether to use a 1-bit digital signal or a 2-bit or more digital signal; and the selection means. If the means chooses to use a 1-bit digital signal,
A first control in which the integration time setting means shortens the integration time, and a second control in which the clock setting means increases the clock frequency, compared to the case where a digital signal of 2 bits or more is used. and control means for performing at least one of the functions.

（作用） 本発明にあっては、このように、従来の自動焦点検出装
置における焦点検出の処理速度を速くするだめに、８ビ
ットのデータ処理部とは別に、１ビットのデータ処理部
を設け、さらに、この１ビットのデータを得るのに必要
なイメーン′センサーの積分時間と転送りロックとを８
ビットの場合とは切り換えるようにしており、これによ
って、前記（ａ）（ｂ）に記載したように、演算時間以
外のところでも、処理速度を速くできるものである。(Function) As described above, in the present invention, in order to increase the processing speed of focus detection in the conventional automatic focus detection device, a 1-bit data processing section is provided separately from the 8-bit data processing section. , Furthermore, the integration time and transfer lock of the image sensor necessary to obtain this 1-bit data are calculated by 8.
This is different from the case of bits, and as a result, as described in (a) and (b) above, the processing speed can be increased even in areas other than calculation time.

（実施例） 以下、本発明の好ましい実施例を添付図面と共に説明す
る。本発明の実施例に用いるカメラ全体の回路構成図を
、第２図に示し、説明する。（Ｅ）はカメラ全体の回路
の電源である電池、（Ｓｌ）は、レリーズボタン（不図
示）の第１ストロータでオンする撮影準備開始スイッチ
であり、これがオンすることによって、アンド回路（Ａ
Ｎ５）はｒＬＪレベルの信号を出力し、給電用トランジ
スタ（Ｔｒ、）がオンして、各回路に電源が供給される
。（Ｓ２）はレリーズボタンの第２ストロータでオンす
るンリーズスイッチであり、このスイッチのオンにより
、露出動作の開始が行なわれる。（Ｓ３）は、露出完了
でオンし、１駒巻き上げ完了でオフする１駒巻き上げス
イッチである。この１駒巻き上げるときに、レリーズ機
構のチャージが行なわれ、１駒の巻き上げが完了する時
点では、既にレリーズ機構のチャージは終えている。（
Ｓ４）は、１駒撮影と連続撮影とを切り換える１駒・連
続切換スイッチでオン時、連続撮影を示す。(Embodiments) Preferred embodiments of the present invention will be described below with reference to the accompanying drawings. A circuit configuration diagram of the entire camera used in the embodiment of the present invention is shown in FIG. 2 and will be described. (E) is a battery that is the power source for the entire camera circuit; (Sl) is a shooting preparation start switch that is turned on by the first stroker of the release button (not shown); when this is turned on, the AND circuit (A
N5) outputs a signal at rLJ level, the power supply transistor (Tr, ) is turned on, and power is supplied to each circuit. (S2) is a release switch that is turned on by the second stroker of the release button, and when this switch is turned on, the exposure operation is started. (S3) is a one-frame winding switch that is turned on when exposure is completed and turned off when one frame winding is completed. When winding up one frame, the release mechanism is charged, and by the time the winding of one frame is completed, the release mechanism has already been charged. (
S4) indicates continuous shooting when the 1-frame/continuous switch is turned on to switch between 1-frame shooting and continuous shooting.

（１）は露出演算制御回路であり、後述するマイクロフ
ンピユータから送られてくるレンズの開放絞り値に対応
した信号と、測光回路（３）から送られて来る被写体の
輝度に対応した信号と、フィルム感度設定回路（４）か
ら送られてくるフィルム感度に応じた信号と、撮影モー
ド設定回路（５）から送られて来る設定撮影モー団に応
じた信号とにより、制御絞り値及びシャッター速度を演
算し、レリーズ信号を入力することによって、上記演算
した制御絞り値及びシャッター速度に基づいて、露出制
御を行う。（２）は、上記露出′ｔＬ算制御回路（１）
からの信号により、フィルム１駒巻き上げを行うモータ
ー（Ｍｌ）を制御する制御回路である。（６）は１駒撮
影モード、連続撮影モードに応じて後述のマイクロコン
ピュータ（８）に、レリーズ信号を送出するレリーズ信
号形成回路である。（７）は交換レンズ内に設けられた
レンズ回路であり、各レンズに応じた情報をメモリーし
ているＲＯＭ。(1) is an exposure calculation control circuit, which receives a signal corresponding to the maximum aperture value of the lens sent from a micrometer computer (described later), and a signal corresponding to the brightness of the subject sent from the photometry circuit (3). The aperture value and shutter speed are controlled by a signal corresponding to the film sensitivity sent from the film sensitivity setting circuit (4) and a signal corresponding to the set shooting mode sent from the shooting mode setting circuit (5). By calculating the above and inputting a release signal, exposure control is performed based on the control aperture value and shutter speed calculated above. (2) is the exposure 'tL calculation control circuit (1)
This is a control circuit that controls the motor (Ml) that winds up one frame of film based on the signal from the motor. (6) is a release signal forming circuit that sends a release signal to a microcomputer (8), which will be described later, depending on the single frame shooting mode or the continuous shooting mode. (7) is a lens circuit provided in the interchangeable lens, and is a ROM that stores information corresponding to each lens.

及び、ＲＯＭからの内容を読み出すのに必要な制御回路
から構成されている。（８）は、自動焦点検出及び制御
を行うマイクロフンピユータ（以下、マイコンという）
であり、マイコン（８）は焦点検出に必要な被写体情報
を入力すべく制御信号をインターフェース回路（１０）
に出力し、これによって、ＣＣＤセンサーよりなる光電
変換回路（１２）から、インターフェース回路（１０）
を介して得られる被写体情報を演算して、焦点検出を行
い、その結果にもとづいて、表示回路（９）及びレンズ
を駆動するモーター（Ｍ２）を制御するレンズ制御回路
（１３）を制御する。（１１）は、光電変換回路（１２
）を駆動するのに必要な電圧まで、電池電圧を昇圧する
昇圧回路である。（２５）は、低輝度時にも焦点検出が
行えるように、被写体に向けて光を放射する補助光回路
である。and a control circuit necessary to read the contents from the ROM. (8) is a microcomputer (hereinafter referred to as a microcomputer) that performs automatic focus detection and control.
The microcomputer (8) sends control signals to the interface circuit (10) to input the subject information necessary for focus detection.
output to the interface circuit (10) from the photoelectric conversion circuit (12) consisting of a CCD sensor.
The lens control circuit (13) that controls the display circuit (9) and the motor (M2) that drives the lens is controlled based on the result of the focus detection. (11) is a photoelectric conversion circuit (12
) is a booster circuit that boosts the battery voltage to the voltage required to drive the battery. (25) is an auxiliary light circuit that emits light toward the subject so that focus detection can be performed even when the brightness is low.

以上から構成される回路の動作を説明する前に、実施例
に用いる光学系及び光電変換部を第３図乃至第５図に示
し説明する。Before explaining the operation of the circuit constructed as described above, the optical system and photoelectric conversion section used in the embodiment will be explained with reference to FIGS. 3 to 5.

第３図において、（ＴＬ）は撮影レンズ、（Ｆ）はフィ
ルム等何面、（ＣＬ）はコンデンサーレンズ、（Ｌ、）
、（Ｌ２）は結像レンズ、（Ｍ）は結像レンズに入射す
る光を制限する絞り、（Ｉ、）、（Ｉ２）は電荷蓄積型
イメージセンサ−であってフィルム等価面（Ｆ）のＡ、
Ｂの範囲の像を、コンデンサーレンズ（ＣＬ）、結像レ
ンズ（Ｌ、）、（Ｌ２）によってイメージセンサ−（Ｉ
、）、（Ｉ、）上に各々像（Ａ　、）、（Ｂ　ｌ）及び
（Ａ、Ｌ（Ｂ２）として再形成する。イメージセンサ−
（１，）、（Ｉ２）は、その上に形成された２つの像の
強度分布に対応する２つの像信号を焦魚検出回路に送出
し、焦点検出回路ではそれぞれの像信号がある相関関係
を持つことにより、像のずれ量及び合焦状態を判定する
。In Figure 3, (TL) is the photographing lens, (F) is the number of film surfaces, (CL) is the condenser lens, (L, )
, (L2) is an imaging lens, (M) is an aperture that restricts the light incident on the imaging lens, (I, ), (I2) is a charge storage type image sensor, and the film equivalent surface (F) is A,
The image in the range B is captured by the image sensor (I) by the condenser lens (CL), the imaging lens (L,
, ), (I,) as images (A,), (Bl) and (A, L(B2), respectively. Image sensor-
(1,) and (I2) send two image signals corresponding to the intensity distribution of the two images formed thereon to the focus detection circuit, and the focus detection circuit has a certain correlation between the respective image signals. The amount of image shift and the in-focus state are determined by holding the image.

第４図は、上述のイメージセンサ−（１，）、（Ｉ２）
を含む光電変換部を示したもので、この光電変換部は、
Ｐ、、Ｐ２．　・・・、Ｐ（ｎ−、）、Ｐｎからなるホ
トセンサーアレイ（Ｐ　Ａ　）、このホトセンサーアレ
イ（ＰＡ）を初期設定する積分クリア回路（ＩＣＧ）、
前記ホトセンサーアレイ（ＰＡ）に蓄えられた蓄積電荷
を後述するＣＣＤシフトレジスタ（ＳＲ）に転送するシ
フトデート回路（ＳＧ）、Ｒ，、Ｒ２，・・・。FIG. 4 shows the above-mentioned image sensors (1,), (I2).
This figure shows a photoelectric conversion unit including:
P,,P2. ..., P(n-,), a photosensor array (PA) consisting of Pn, an integral clear circuit (ICG) that initializes this photosensor array (PA),
A shift date circuit (SG), R,, R2, . . ., which transfers the accumulated charge stored in the photosensor array (PA) to a CCD shift register (SR), which will be described later.

Ｒ（ｎ　＋２Ｌ　Ｒ（ｎ　＋　ｚ）からなるＣＣＤシフ
トレジスタ（ＳＲ）を備えている。ここで、前記ホトセ
ンサーアレイ（ＰＡ）から送られてきた蓄積電荷を、転
送パルス（φ１）、（φ２）に同期して、順次映像信号
出力回路（Ｖ　ｓ）に転送する転送部であるＣＣＤシフ
トレジスタ（ＳＲ）のセル数は、ホトセンサーアレイ（
ＰＡ）のホトセンサー数よりも３個多い。ＣＣＤシフト
レジスタ（ＳＲ）のセルＲ，，Ｒ２，Ｒ，は空送り用で
あり、ホトセンサーアレイ（ＰＡ）の各ホトセンサーＰ
　１ｔＰ　２１　”　・”　ｒＰ　（ｎ　　＋ＬＰ　ｎ
（７）蓄積電荷は、後述のシフトパルス（ＳＨ）によっ
てＣＣＤシフトレジスタ（ＳＲ）のセルＲ４，Ｒ９，・
・・。It is equipped with a CCD shift register (SR) consisting of R(n + 2L R(n + z). Here, the accumulated charge sent from the photosensor array (PA) is transferred to transfer pulses (φ1), (φ2 ), the number of cells in the CCD shift register (SR), which is a transfer unit that sequentially transfers data to the video signal output circuit (Vs), is equal to the number of cells in the photosensor array (
3 more than the number of photosensors in PA). Cells R, , R2, and R of the CCD shift register (SR) are for empty feeding, and each photo sensor P of the photo sensor array (PA)
1tP 21 "・" rP (n +LP n
(7) Accumulated charges are transferred to cells R4, R9, .
....

Ｒ（ｎ＋２Ｌ　Ｒ（ｎ＋　ｔ）に並列的に転送される。R(n+2L R(n+t)).

各ホトセンサーは第５図に示すように、ホトダイオード
（Ｄｌ）、ＰＮ接合の接合容量を利用した電荷蓄積用ダ
イオード（Ｄ２）、ホトダイオード（Ｄｌ）のカソード
と電荷蓄積用ダイオード（Ｄ２）のカソードとに接続さ
れ、デートが接地されているＦＥＴ回路（Ｑ　、、）、
電荷蓄積用ダイオード（Ｄ２）のカソードと電源十■と
に直列に接続されたスイッチ（Ｓ）から構成されている
。このスイッチ（Ｓ）は積分クリア回路（Ｉ　ＣＧ）の
半導体スイッチング素子に相当するものであり、このス
イッチが閉成（積分クリア信号（Ｉ　ＣＧＳ）が送られ
半導体スイッチング素子がオン）されると、電荷蓄積用
ダイオード（Ｄ２）のカソード側のレベルが電源十Ｖの
レベルまで引き上げられる。すなわち、ホトセンサーが
初期状態にセットされる。スイッチ（Ｓ）が開かれると
く積分クリア信号（ＩＣＧＳ）の消滅後、半導体スイッ
チング素子がオフになると）、ＦＥＴ回路（Ｑ１０）を
介してホトダイオード（Ｄｌ）の充電流が、電荷蓄積用
ダイオード（Ｄ２）の電荷を放電し、電荷蓄積用ダイオ
ード（Ｄ２）のカソード電圧は時間の経過と共に降下す
る。すなわち、光電流積分が行なわれるが、これはホト
ダイオード（Ｄ、）に入射する光の強度に応じた速度で
電荷蓄積用ダイオード（Ｄ２）のカソードに負の電荷が
蓄積されると考えてよい。したがって、各ホトセンサー
は入ｉｔ　を強度に応じた速度で電荷を蓄積すると考え
られる。As shown in Figure 5, each photosensor consists of a photodiode (Dl), a charge storage diode (D2) using the junction capacitance of a PN junction, a cathode of the photodiode (Dl), and a cathode of the charge storage diode (D2). FET circuit (Q , , ) connected to Q and whose date is grounded,
It consists of a switch (S) connected in series with the cathode of a charge storage diode (D2) and a power supply. This switch (S) corresponds to the semiconductor switching element of the integral clear circuit (ICG), and when this switch is closed (the integral clear signal (ICGS) is sent and the semiconductor switching element is turned on), The level on the cathode side of the charge storage diode (D2) is raised to the level of 10V of the power supply. That is, the photosensor is set to the initial state. When the switch (S) is opened (after the integral clear signal (ICGS) disappears and the semiconductor switching element is turned off), the charge current of the photodiode (Dl) is transferred to the charge storage diode (D2) via the FET circuit (Q10). ) is discharged, and the cathode voltage of the charge storage diode (D2) decreases over time. That is, photocurrent integration is performed, and this can be thought of as negative charges being accumulated at the cathode of the charge storage diode (D2) at a speed corresponding to the intensity of light incident on the photodiode (D,). Therefore, each photosensor is considered to accumulate charge at a rate that depends on the intensity of the input it.

ホトセンサーの電荷の蓄積は、前記積分クリア信号（Ｉ
ＣＧＳ）が消滅してから開始され、シフトデート回路（
ＳＧ）にシフトパルスが入力されると終了する。すなわ
ち、シフトパルスの入力によりホトセンサーの蓄積電荷
がＣＣＤシフトレジスタ（ＳＲ）に転送される。ＣＣＤ
シフトレジスタ（ＳＲ）では転送パルス（φ、）、（φ
２）により、転送された蓄積電荷を１セル分ずつ順次映
像信号出力回路（ＶＳ）へ出力する。The accumulation of charge in the photosensor is caused by the integral clear signal (I
CGS) disappears, and the shift date circuit (
The process ends when a shift pulse is input to SG). That is, the accumulated charge of the photosensor is transferred to the CCD shift register (SR) by inputting a shift pulse. CCD
In the shift register (SR), transfer pulses (φ, ), (φ
2), the transferred accumulated charges are sequentially output to the video signal output circuit (VS) one cell at a time.

第４図の（Ｔ　、）、（Ｔ　９）はホトセンサーアレイ
（ＰＡ）、輝度モニター回路（ＭＣ）、基準信号発生回
路（Ｒ８）、映像信号出力回路（Ｖ　ｓ）に電源十■を
供給する為の電源端子とアース端子である。（ＭＰ）は
輝度モニター用受光素子でホトセンサーアレイ（ＰＡ）
の近傍に配置されており、前記輝度モニター回路（ＭＣ
）、基準信号発生回路（Ｒ５）、映像信号出力回路（Ｖ
ｓ）を含めて、これらも光電変換部を溝威している。輝
度モニター回路（ＭＣ）は、ＦＥＴ回路（Ｑ　、）、（
Ｑ　２）、（Ｑ　、）とコンデンサー（Ｃ１）とからな
り、ＦＥＴ回路（Ｑｌ）のゲートは、積分クリア回路（
ＩＣＧ）に接続され、前記積分クリア信号（ＩＣＧＳ）
により導通し、ＦＥＴ回路（Ｃ２）のゲートとコンデン
サー（Ｃ３）の接続点（Ｊｌ）を電源＋■に引き上げる
。輝度モニター用受光素子（ＭＰ）は、前記ホトセンサ
ーの説明と同じ動作を行う。すなわち積分クリア信号（
ＩＣＧＳ）の消滅後、輝度モニター用受光素子（Ｍ　Ｐ
　”）は、入射する光の強度に応じた速度でコンデンサ
ー（Ｃ３）に、負の電荷を蓄積していく。ＦＥＴ回路（
Ｃ２）、（Ｑ、）はバッファを構成しており、ＦＥＴ回
路（Ｃ２）、（Ｑつ）の接続点から引き出されている端
子（Ｔ、）から、接続点（Ｊ、）の電圧と等しい電圧（
Ａ　Ｇ　ＣＯＳ　）が出力される。(T,) and (T9) in Figure 4 supply power to the photo sensor array (PA), brightness monitor circuit (MC), reference signal generation circuit (R8), and video signal output circuit (Vs). These are the power terminal and ground terminal for (MP) is a light receiving element for brightness monitoring and photosensor array (PA)
The luminance monitor circuit (MC
), reference signal generation circuit (R5), video signal output circuit (V
Including s), these also affect the photoelectric conversion section. The brightness monitor circuit (MC) consists of FET circuits (Q, ), (
It consists of Q2), (Q, ) and a capacitor (C1), and the gate of the FET circuit (Ql) is connected to the integral clear circuit (
ICG) and the integral clear signal (ICGS)
conducts and pulls the connection point (Jl) between the gate of the FET circuit (C2) and the capacitor (C3) to the power supply +■. The light receiving element (MP) for brightness monitoring performs the same operation as described above for the photosensor. In other words, the integral clear signal (
After the disappearance of the brightness monitor light receiving element (MP
”) accumulates negative charge in the capacitor (C3) at a speed corresponding to the intensity of the incident light.
C2), (Q,) constitute a buffer, and the voltage from the terminal (T,) drawn out from the (Q) connection points of the FET circuit (C2) is equal to the voltage at the connection point (J,). Voltage(
A G COS ) is output.

第１０図は、この出力電圧（ＡＧＣＯＳ＞の時間的変化
を示したものであり、＜ｆｌｌ　）〜（Ｉ１７）は輝度
によって電圧降下の速度が変化することを示している。FIG. 10 shows the temporal change of this output voltage (AGCOS), and <fll) to (I17) indicate that the rate of voltage drop changes depending on the luminance.

第４図に戻って、基準電圧発生回路（Ｒ３）は、ＦＥＴ
回路（Ｑ　、Ｌ（Ｑ　５）ｌ（Ｑ　、）及びコンデンサ
ー（Ｃ２）から構成されており、接続点（Ｊ２）がＦＥ
Ｔ回路（Ｑ、）とＦＥＴ回路（Ｃ５）のゲート及びコン
デンサー（Ｃ２）にしか接続されていない点を除いては
、輝度モニター回路（Ｍ　Ｃ）と全く同じであり、同一
集積回路内につくられる為、各々の特性も同じである。Returning to FIG. 4, the reference voltage generation circuit (R3) is a FET
It consists of a circuit (Q, L(Q5)l(Q,) and a capacitor (C2), and the connection point (J2) is FE
It is exactly the same as the brightness monitor circuit (MC), except that it is connected only to the T circuit (Q), the gate of the FET circuit (C5), and the capacitor (C2), and is located in the same integrated circuit. Therefore, the characteristics of each are the same.

したがって、積分クリア信号（ＩＣＧＳ）の消滅直後の
端子（Ｉ２）の基準電圧（Ｄ　ＯＳ　）と、輝度モニタ
ー回路（ＭＣ）の（Ｔ、）Ｆ４子の電圧（ＡＧＣＯＳ）
とは、はとんど同じである。この為、時間経過と共に降
下する電圧量を測定するための基準電圧として用いるこ
とができる。Therefore, the reference voltage (DOS) of the terminal (I2) immediately after the disappearance of the integral clear signal (ICGS) and the voltage (AGCOS) of the F4 terminal (T,) of the brightness monitor circuit (MC)
are almost the same. Therefore, it can be used as a reference voltage for measuring the amount of voltage that drops over time.

映像信号出力回路（Ｖｓ）は、ＦＥＴ回路（Ｑ、）。The video signal output circuit (Vs) is a FET circuit (Q,).

（Ｑ　、）、（Ｑ　ｓ）及びコンデンサー（Ｃ３）から
構成され、接続点（Ｊ、）は、ＦＥＴ回路（Ｃ７）とＦ
ＥＴ回路（Ｃ８）のデート及びコンデンサー（Ｃ３）に
加えて、ＣＣＤシフトレジスタ（ＳＲ）の出力に接続さ
れている。ＦＥＴ回路（Ｃ７）のゲートは、転送パルス
（φ、）の（Ｉ４）端子に接続され、このパルス（φ１
）が入力される毎にＦＥＴ回路（Ｃ７）が導通してコン
デンサー（Ｃ１）は電源電圧十Ｖのレベルまで充電され
、映像信号出力回路（ＶＳ）がリセットされる。(Q,), (Qs) and a capacitor (C3), and the connection point (J,) is the FET circuit (C7) and FET circuit (C7).
In addition to the date and capacitor (C3) of the ET circuit (C8), it is connected to the output of the CCD shift register (SR). The gate of the FET circuit (C7) is connected to the (I4) terminal of the transfer pulse (φ, ), and this pulse (φ1
) is input, the FET circuit (C7) becomes conductive, the capacitor (C1) is charged to the power supply voltage level of 10 V, and the video signal output circuit (VS) is reset.

その後転送パルス（φ１）により前記コンデンサー（Ｃ
３）は転送されるＣＣＤシフトレジスタ（ｓｒＢの蓄積
電荷に応じた電荷の放電を！に９返して行い、バッファ
を形成するＦＥＴ回路（Ｑ　、Ｌ（Ｑ　、）の接続点の
端子（Ｉ３）から各ホトセンサーに対応した電圧が、各
画素の映像信号（Ｏ３）として出力され、それらが全体
で映像信号を形成する。Thereafter, the transfer pulse (φ1) causes the capacitor (C
3) is a terminal (I3) at the connection point of the FET circuit (Q, L (Q,) that discharges the charge according to the accumulated charge of the transferred CCD shift register (srB) and returns it to !9). A voltage corresponding to each photosensor is outputted as a video signal (O3) for each pixel, and these voltages collectively form a video signal.

第６図は、本実施例におけるＣＣＤシフトレジスタ（Ｓ
Ｒ）の各セルの機能分担を示すマツプである。セルは１
番から１２８番まであり、３１番から５７番間での２７
セルが第３図のイメージセンサー（１１）に相当し、８
０番〜１１４番までの３５セルがＩ５３図のイメージセ
ンサ−（Ｉ、）に相当する９イメージセンサ−（Ｉ２）
に相当する部分のセル数が多いのは、まず最初に、イメ
ージセンサ−（Ｉ　、）に相当する２７セルとイメージ
センサ−（Ｉ２）に相当する８０番から１０６番までの
２７セルとを対比し、次に一画素ずらし８１番から１０
７番までの２７セルとを対比し最後に８７番から１１４
番までの２７セルを対比するというように、イメージセ
ンサ−（Ｉ２）に相当する出力を１個ずつずらしながら
、順次イメージセンサ−（■、）に相当する出力の比較
を行うためである。前記それぞれの比較による結果の相
関をとることによって、合焦、前ビン、後ビンが判断さ
れる。１番〜３番のセルは、空送りセルであり、４番か
ら１５番の半分までは、光が完全に入射しないようにア
ルミ蒸着による遮光マスクを施しである黒基卆部であり
、このアルミ蒸着によって電気的特性も若干変化してい
る。FIG. 6 shows the CCD shift register (S) in this embodiment.
This is a map showing the division of functions of each cell in R). cell is 1
from number 128 to number 128, and number 27 between number 31 and 57.
The cell corresponds to the image sensor (11) in FIG.
The 35 cells numbered 0 to 114 are 9 image sensors (I2) corresponding to the image sensor (I,) in diagram I53.
The reason why the number of cells corresponding to the part corresponding to and then shift one pixel from number 81 to number 10
Compare the 27 cells up to number 7, and finally, cells 87 to 114.
This is to sequentially compare the outputs corresponding to the image sensor (■,) while shifting the output corresponding to the image sensor (I2) one by one, such as comparing the 27 cells up to the cell number. In-focus, front bin, and back bin are determined by correlating the results of each of the comparisons. Cells No. 1 to No. 3 are empty feed cells, and half of No. 4 to No. 15 is a black base section with a light-shielding mask made of aluminum vapor deposition to prevent light from entering completely. Electrical characteristics also change slightly due to aluminum deposition.

第７図はインターフェイス回路（１０）の回路構成を示
す。レリーズボタン（不図示）のｆ：５１ストロークの
押下による撮影準備スイッチ（Ｓｌ）のＯＮがマイコン
（８）によって検出されるとマイコン（８）は焦点検出
の制御を開始する。まず、マイコン（８）は積分クリア
信号（ＩＣＧＳ）を光電変換回路（１２）に出力し、各
ホトセンサーを初期状態にリセ・／卜すると共に、上記
信号（ＩＣＧＳ）によって輝度モニター回路（ＭＣ）の
出力（ＡＧＣＯ３）を初期状態の電源電圧レベルまで回
復させる。マイコン（８）はこれと同時にＨｉｇｈレベ
ルのシフトパルス許可信号（ＳＨＥＮ）を出力する。こ
の積分クリア信号（ＩＣＧＳ）が消滅すると同時に、充
電変換回路（１２）の各ホトセンサーが光積分を開始す
ると共に、輝度モニター回路（ＭＣ）が被写体の輝度の
測定を開始し、その出力（ＡＧＣＯ３）は被写体輝度に
応じた速度で初期状態の電源電圧より降下していく。利
得制御回路（１５）は、基準電圧発生回路（Ｒ３）の出
力である基準電圧（Ｄ　ＯＳ　）と輝度モニター回路（
ＭＣ）の出力（ＡＧＣＯ８）とを入力とし、基準電圧（
ＤＯ３）をもとにして作られた６段階の他の基準電圧を
内部でつくり、これらの電圧と輝度モニター電圧（ＡＧ
ＣＯ３）とを比較し、利得を決める。積分クリア信号（
ＩＣＧＳ）の消滅から所定時間ＴＡ内に輝度モニター回
路（Ｍ　Ｃ）の出力（ＡＧＣＯ３）の電圧降下が大きく
、所定電圧以下になると、利得制御回路（１５）からＨ
ｉｇｈレベルの（ＴＩＮＴ）信号が出力され、マイコン
（８）とアンド回路（ＡＮＩ）に送られる。これにより
、前記シフトパルス許可信号（Ｓ　ＨＥ　Ｎ　）のＨｉ
ｇｈ信号とでアンド回路（ＡＮＩ）はＨｉｇｈレベルを
出力する。この出力信号はオア回路（ＯＲ１）を通して
シフトパルス発生回路（２０）に出力され、シフトパル
ス発生回路（２０）はこれに応答してシフトパルス（Ｓ
Ｈ）を光電変換回路（１２）に出力する。この信号（Ｓ
Ｈ）に上り光電変換回路（１２）の各ホトセンサーは積
分を終了し、蓄積された電荷がＣＣＤシフトレジスタ（
ＳＲ）の対応するセルにパラレルに転送される。FIG. 7 shows the circuit configuration of the interface circuit (10). When the microcomputer (8) detects that the photographing preparation switch (Sl) is turned on by pressing the f:51 stroke of the release button (not shown), the microcomputer (8) starts controlling focus detection. First, the microcomputer (8) outputs an integral clear signal (ICGS) to the photoelectric conversion circuit (12), resets each photo sensor to its initial state, and uses the signal (ICGS) to control the brightness monitor circuit (MC). The output (AGCO3) is restored to the initial power supply voltage level. At the same time, the microcomputer (8) outputs a high level shift pulse permission signal (SHEN). At the same time as this integral clear signal (ICGS) disappears, each photosensor of the charge conversion circuit (12) starts light integration, and the brightness monitor circuit (MC) starts measuring the brightness of the subject, and its output (AGCO3 ) drops from the initial state power supply voltage at a speed corresponding to the subject brightness. The gain control circuit (15) uses the reference voltage (D OS ) which is the output of the reference voltage generation circuit (R3) and the brightness monitor circuit (
MC) output (AGCO8) is input, and the reference voltage (
6 levels of other reference voltages based on the DO3) are internally created, and these voltages and the brightness monitor voltage (AG
CO3) and determine the gain. Integral clear signal (
If the voltage drop of the output (AGCO3) of the luminance monitor circuit (MC) is large and falls below the predetermined voltage within a predetermined time TA after the disappearance of the ICGS), the gain control circuit (15)
A high level (TINT) signal is output and sent to the microcomputer (8) and the AND circuit (ANI). As a result, the shift pulse permission signal (S HE N ) becomes Hi.
With the gh signal, the AND circuit (ANI) outputs a High level. This output signal is output to the shift pulse generation circuit (20) through the OR circuit (OR1), and the shift pulse generation circuit (20) responds to the shift pulse (S
H) is output to the photoelectric conversion circuit (12). This signal (S
H), each photosensor of the photoelectric conversion circuit (12) completes integration, and the accumulated charges are transferred to the CCD shift register (
SR) in parallel.

一方、マイコン（８）は撮影準備スイッチ（Ｓｌ）がＯ
Ｎした時間からクロックパルス（ＣＬ）を転送パルス発
生回路（２１）へ出力する。そして、この転送パルス発
生回路（２１）はクロックパルスに基づいて、互いに位
相が１８０°ずれた転送パルスφ１．φ２を出力する。On the other hand, the microcomputer (8) has the shooting preparation switch (Sl) set to OFF.
From the time N, a clock pulse (CL) is output to the transfer pulse generation circuit (21). Based on the clock pulse, this transfer pulse generation circuit (21) generates transfer pulses φ1. Outputs φ2.

転送パルス発生回路（２１）は、オア回路（ＯＲ１）の
出力がＨｉｇｈレベルになると、これと同期して立ち上
がる転送パルス（φ１）を出力する。すなわち、転送パ
ルス（φ１）はシフトパルス（ＳＨ）と同期することに
なるが、ＣＣＤＣＣシフトレジスタＲ）は、わずかなが
ら光感度を有するため、前記シフトパルス（ＳＨ）と転
送パルス（φ、）とが同期していない場合には、同期し
ていないずれ時間だけ、ＣＣＤシフトレジスタ（ＳＲ）
は光を感じ、光の強度に応じた電荷が誤信号として蓄積
される。そこで転送パルス（φ、）をシフトパルス（Ｓ
Ｈ）に同期させて、前記ずれ時間をなくし、誤信号が発
生しないようにしている。この後、転送パルス発生回路
（２１）から前記転送パルス（φ１）、（φ２）が光電
変換回路（１２）に送られる。光電変換回路（１２）は
これらの転送パルスのうち（φ、）の立ち下がりに同期
して、ＣＣＤシフトレジスタ（ＳＲ）に蓄えられた電荷
がセルの端（第６図セルの１番）から順に、映像信号（
Ｏ８）として出力され、減算回路（１４）に出力される
。映像信号（ＯＳ　）は、対応するホトセンサーに入射
する光の強度が強い程、低い電圧となっており、減算回
路（１４）で基準電圧（Ｄ　ＯＳ　）から減算された電
圧（ＤＯ８−Ｏ８）が画素信号として出力される。The transfer pulse generation circuit (21) outputs a transfer pulse (φ1) that rises in synchronization with the output of the OR circuit (OR1) going high. In other words, the transfer pulse (φ1) is synchronized with the shift pulse (SH), but since the CCDCC shift register R) has slight photosensitivity, the shift pulse (SH) and transfer pulse (φ, ) are synchronized. If the CCD shift register (SR) is not synchronized, the CCD shift register (SR)
senses light, and a charge corresponding to the intensity of the light is accumulated as a false signal. Therefore, the transfer pulse (φ,) is changed to the shift pulse (S
H) to eliminate the aforementioned time lag and prevent the generation of erroneous signals. Thereafter, the transfer pulses (φ1) and (φ2) are sent from the transfer pulse generation circuit (21) to the photoelectric conversion circuit (12). The photoelectric conversion circuit (12) transfers the charges stored in the CCD shift register (SR) from the end of the cell (cell number 1 in Figure 6) in synchronization with the falling edge of (φ, ) among these transfer pulses. In order, the video signal (
O8) and is output to the subtraction circuit (14). The video signal (OS) has a lower voltage as the intensity of light incident on the corresponding photosensor is stronger, and the voltage (DO8-O8) subtracted from the reference voltage (DOS) by the subtraction circuit (14) is output as a pixel signal.

前記積分クリア信号（ＩＣＧＳ）の消滅後、積分制御時
間ＴＢ以内に輝度モニター回路（ＭＣ）の出力電圧（Ａ
ＧＣＯ８）が所定電圧以下にならず、利得制御回路（１
５）から（ＴＩＮＴ）信号が出力されない場合、積分制
限時間ＴＢの経過後にマイコン（８）は、シフトパルス
発生指令信号（ＳＨＭ）をオア回路（ＯＲ１）を通して
シフトパルス発生回路（２０）に出力する。シフトパル
ス発生回路（２０）は、この信号を受けてシフトパルス
（ＳＨ）を充電変換回路（１２）に出力し、ホトセンサ
ーアレイ（ＰＡ）の蓄積電荷をＣＣＤシフトレジスタ（
ＳＲ）に転送させる。そして前述の場合と同様に、転送
パルス（φ１）、（φ２）によって映像信号出力回路（
Ｖｓ）から映像信号（ＯＳ　）が出力され、減算回路（
１４）から（ＤＯ３−Ｏ３＞が画像信号として出力され
る。サンプルホールド回路（１６）は、ＣＣＤシフトレ
ジスタ（ＳＲ）の７番目から１０番目のアルミマスク部
に対応する画素信号（Ｄ　ＯＳ　−ＯＳ　）が出力され
たときに、マイコン（８）から送られてくるサンプルホ
ールド信号（Ｓ／Ｈ）を受け、それらの画素信号を保持
する。この信号は利得可変増幅回路（１７）に出力され
、この信号と減算回路（１４）から出力される１１番目
以降の画素信号とが利得可変増幅回路（１７）で減算さ
れ、この差の出力が、利得制御回路（１５）により制御
される利得で増幅される。この増幅された信号はＡ／Ｄ
変換され、８ビットの画素信号データとして、あるいは
、２値化回路（１９）でデジタル化され、１ビットの画
素信号データとして、マイコン（８）に出力される。After the integral clear signal (ICGS) disappears, the output voltage (A
GCO8) does not fall below a predetermined voltage, and the gain control circuit (1
If the (TINT) signal is not output from 5), the microcomputer (8) outputs the shift pulse generation command signal (SHM) to the shift pulse generation circuit (20) through the OR circuit (OR1) after the integration limit time TB has elapsed. . The shift pulse generation circuit (20) receives this signal and outputs a shift pulse (SH) to the charge conversion circuit (12), and transfers the accumulated charge of the photosensor array (PA) to the CCD shift register (
SR). Then, as in the previous case, the video signal output circuit (
A video signal (OS) is output from the subtraction circuit (Vs).
14) to (DO3-O3>) is output as an image signal.The sample hold circuit (16) outputs pixel signals (DOS-OS) corresponding to the 7th to 10th aluminum mask portions of the CCD shift register (SR) ) is output, it receives a sample hold signal (S/H) sent from the microcomputer (8) and holds those pixel signals.This signal is output to the variable gain amplifier circuit (17), This signal and the 11th and subsequent pixel signals output from the subtraction circuit (14) are subtracted by the variable gain amplifier circuit (17), and the output of this difference is amplified with a gain controlled by the gain control circuit (15). This amplified signal is sent to the A/D
It is converted and output as 8-bit pixel signal data, or digitized by a binarization circuit (19) and output as 1-bit pixel signal data to the microcomputer (8).

利得制御回路（１５）で得られた利得制御データもマイ
コン（８）に出力され、マイコン（８）は両データにも
とづいて演算をおこない、合焦までの像のずれ量を演算
する。また、マイコン（８）は像のずれ量に相当するだ
けのレンズの駆動量も前記画素信号データにもとづいて
演算し、撮影レンズ（不図示）を前記レンズの駆動量だ
け駆動するようにレンズ制御回路（２２）を制御する。The gain control data obtained by the gain control circuit (15) is also output to the microcomputer (8), and the microcomputer (8) performs calculations based on both data to calculate the amount of image shift until focusing. The microcomputer (8) also calculates the lens drive amount corresponding to the amount of image shift based on the pixel signal data, and controls the lens so that the photographic lens (not shown) is driven by the lens drive amount. Control the circuit (22).

そして撮影レンズが合焦位置に到達するまで、マイコン
（８）は積分クリア信号（ＩＣＧＳ）発生からレンズ駆
動までのシーケンスを繰り返す。マイコン（８）は前記
焦点検出の演算の結果、焦点検出が低輝度（Ｌ〇−ＬＩ
ＧＨＴ）の為に焦点検出不能と判断したときには、補助
光手段が装着されていれば、補助光による焦点検出を行
う。補助光手段が装着されていなければ、表示回路（９
）において焦点検出不能の表示を行う。The microcomputer (8) repeats the sequence from generation of the integral clear signal (ICGS) to lens drive until the photographic lens reaches the in-focus position. As a result of the focus detection calculation, the microcomputer (8) determines that the focus detection is low brightness (L〇-LI).
When it is determined that focus detection is not possible due to GHT), if an auxiliary light means is attached, focus detection is performed using auxiliary light. If the auxiliary light means is not installed, the display circuit (9
) indicates that focus cannot be detected.

次に、上記焦点検出の動作を含め、カメラ全体の動作を
、第２図の基本回路図と、第１１図乃至第１６図に示し
たマイコン（８）のフローチャートを参照して説明する
。Next, the operation of the entire camera, including the focus detection operation described above, will be explained with reference to the basic circuit diagram in FIG. 2 and the flowcharts of the microcomputer (8) shown in FIGS. 11 to 16.

電源が装着されると、リセット用抵抗（ＲＲ）及びコン
デンサー（ＣＲ）により、マイコン（８）のリセット端
子（Ｒ）に「Ｌ」レベルがらｒＨＪレベルに変わる信号
が入力し、これによってマイコン（８）は、第１１図に
示すリセットのルーチンを実行する。When the power supply is installed, a signal that changes from "L" level to rHJ level is input to the reset terminal (R) of the microcomputer (8) by the reset resistor (RR) and capacitor (CR), and this causes the microcomputer (8) to change from "L" level to rHJ level. ) executes the reset routine shown in FIG.

まず、マイコン（８）は、このルーチンへの割り込みを
禁止し、フラグ及びレジスタをすべて初期化する（＃０
．５）。次に出力端子（ＯＰＩ〜０Ｐ２３）をすべてｒ
ＬＪにして、撮影準備スイッチ（Ｓｌ〉がＯＮされてい
るかどうかを判定し、ＯＮされていない場合には、ｌＮ
Ｔｌへの割り込みだけを許可して、停止する（＃１５〜
＃２５）。First, the microcontroller (8) disables interrupts to this routine and initializes all flags and registers (#0
．． 5). Next, connect all output terminals (OPI to 0P23) to
LJ, determine whether the shooting preparation switch (Sl) is turned on, and if it is not turned on, turn lN.
Allow only interrupts to Tl and stop (#15~
#25).

電池が装Ｎされた状態で、ｉ影準備スイッチ（Ｓｌ）が
ＯＮされると、アンド回路（ＡＮ５）の出力が「Ｌ」レ
ベルとなり、給電用トランジスタ（Ｔｒ、）がＯＮして
、各回路に電源が供給され、測光回路（３）、フィルム
感度設定回路（４）、撮影モード設定回路（５）が始動
し、露出演算制御回路（１）に信号を送り出す。露出演
算制御回路（１）は、入力した信号に基づき、アペック
スで示す絞り値（ＡＶ）が８以上のときには、端子（Ｈ
Ｌ）から「Ｈ」の信号を出力する。また、このスイッチ
（Ｓｌ）のＯＮにより、インバータ（ＩＮ２）はｒＨＪ
レベルの信号を出力する。この信号は、遅延回路（ＤＥ
Ｌ）を介して、排他的論理和回路（ＦＯＲ）に入力し、
また、遅延回路（Ｄ　Ｅ　Ｌ　）を介さずに直接、排他
的論理和器ｖｒ（ＥＯＲ）に入力する−　したがうで、
排他的論理和回路（ＦＯＲ）は、「Ｌ」→ｒＨＪ→ｒＬ
Ｊレベルと変わる信号をマイコン（８）の割り込み端子
（ＩＮＴｌ）に出力する。このスイッチ（Ｓｌ）がＯＮ
からＯＦＦされた場合も同様に、ｒＬＪ→ｒＨＪ→ｒＬ
Ｊレベルと変わる信号がマイコン（８）の割り込み端子
に入力される。これによって、マイコン（８）に割り込
みが発生し、第１１図に示したｌＮＴｌの割り込みの７
０−を実行する。When the i-shadow preparation switch (Sl) is turned on with the battery installed, the output of the AND circuit (AN5) becomes "L" level, the power supply transistor (Tr, ) is turned on, and each circuit is turned on. Power is supplied to the photometry circuit (3), film sensitivity setting circuit (4), and photographing mode setting circuit (5), and a signal is sent to the exposure calculation control circuit (1). Based on the input signal, the exposure calculation control circuit (1) outputs a terminal (H) when the aperture value (AV) indicated by Apex is 8 or more.
Outputs an "H" signal from L). Also, by turning on this switch (Sl), the inverter (IN2)
Outputs a level signal. This signal is connected to the delay circuit (DE
input to the exclusive OR circuit (FOR) via L),
Also, it is directly input to the exclusive OR circuit vr (EOR) without going through the delay circuit (DEL).
The exclusive OR circuit (FOR) is “L” → rHJ → rL
A signal that changes to the J level is output to the interrupt terminal (INTl) of the microcomputer (8). This switch (Sl) is ON
Similarly, when turned off from rLJ→rHJ→rL
A signal that changes to the J level is input to the interrupt terminal of the microcomputer (8). As a result, an interrupt is generated in the microcomputer (8), and 7 of the lNTl interrupts shown in FIG.
Execute 0-.

まず、マイコン（８）は、タイマー割り込み以外の割り
込みを許可し、この割り込みが撮影準備スイッチ（Ｓｌ
）のＯＮによるものかＯＦＦによるものかを入力端子（
ＩＰ１５）のレベルによって判定する（＃３５．４０）
。ＯＦＦの場合には、レンズ駆動用モーターを停止すべ
く、出力端子（ＯＰ　７　。First, the microcomputer (8) allows interrupts other than the timer interrupt, and this interrupt causes the shooting preparation switch (Sl
) is turned ON or OFF by input terminal (
Determined by the level of IP15) (#35.40)
. When it is OFF, the output terminal (OP7) is used to stop the lens drive motor.

８）から信号を出力して、モーターフラグ（ＭＯＴＦ）
をリセットする（＃４５，５０）。そして、出力端子（
ＯＰ９，１０．１１）をｒＬＪレベルにして表示を消し
、フィルム巻き上げ中か否かを入力端子（工Ｐ２１）に
入力する信号によって判定し、巻き上げ中であれば、巻
き上げ完了するのを待つ（＃５５．６０）。つまり、端
子（ＩＰ２１）のレベルが「Ｈ」レベルになるのを待つ
。巻き上げが完了すれば、給電用トランジスタ（Ｔｒ、
）をＯＦＦすべく、端子（ＯＰ２０）がらｒＬＪレベル
の信号を出力する（＃６５）。巻き上げ中でない場合は
、すぐに、給電用トランジスタ（Ｔｒ、）をＯＦＦすべ
く制御する。8) Output a signal from the motor flag (MOTF)
(#45, 50). And the output terminal (
OP9, 10.11) to the rLJ level to turn off the display, determine whether or not the film is being wound by the signal input to the input terminal (P21), and if it is, wait for the film to complete (# 55.60). That is, it waits for the level of the terminal (IP21) to become "H" level. When winding is completed, the power supply transistor (Tr,
), a signal at the rLJ level is output from the terminal (OP20) (#65). If winding is not in progress, the power supply transistor (Tr) is immediately controlled to be turned off.

そして、ローフントラストを示すローコントラストフラ
グ（ＬＣＦ）、連写モード時の２回目以降の撮影を示す
ツータイムズフラグ（ＴＷＦ）、ローコントラスト時に
行うコントラスト検出の為のレンズ走査において、レン
ズを繰り込む状態を示すローフントラストバックフラグ
（Ｌ　ＣＢ　Ｆ　）、ローフンスキャン禁止フラグ（Ｌ
ＳＩＦ）を夫々リセットし、端子（ＯＰ２３）をｒＬＪ
レベルにして、ｌＮＴ１、ｌＮＴ２への割り込み以外の
割り込みを禁止して停止する（＃７５〜９０）。There is also a low contrast flag (LCF) that indicates low contrast, a two-times flag (TWF) that indicates second and subsequent shooting in continuous shooting mode, and a state in which the lens is retracted during lens scanning for contrast detection performed during low contrast. Loaf trust back flag (L CB F ) indicating Loaf scan prohibition flag (L
SIF) and connect the terminal (OP23) to rLJ.
level and prohibits and stops interrupts other than those to lNT1 and lNT2 (#75 to 90).

ステップ井４０において、撮影準備スイッチ（Ｓｌ）が
ＯＮの場合には、給電用トランジスタ（Ｔｒｌ）をＯＮ
にして（＃９２）、交換レンズから、レンズの開放絞り
値及びデフォーカス量をレンズ駆動用モーターの回転数
に変換する変換計数（ＫＬ）を入力するために、交換レ
ンズ内の回路と直列データ転送を行う。In the step well 40, when the photographing preparation switch (Sl) is ON, the power supply transistor (Trl) is turned ON.
(#92), and in order to input the conversion coefficient (KL) that converts the open aperture value and defocus amount of the lens into the rotation speed of the lens drive motor, connect the circuit in the interchangeable lens and the serial data. Make a transfer.

まず、データ転送を行うことを示すチップセレクト信号
（ＣＳ　）をｒＨＪレベルにし、データ転送回数を示す
変数ＮをＯに設定して、転送を行う（＃９５〜１０５）
。この転送では、クロック（ＳＣＫ）がマイコン（８）
からレンズ回路（７）に出力され、この立上りに同期し
て、レンズ回路（７）から１ピントのデータが出力され
、クロック（ＳＣＫ）の立ち下がりに同期して、マイコ
ン（８）は、データを読み取る。これを８回、すなわち
８ビット分行い、１回のデータ転送を終了する。次にマ
イコン（８）は、変数Ｎに１を加え、Ｎが２になったか
を判定し、２になっていなければ、ステップ＃１ｏ５に
移行し、２になっていれば、２バイトのデータ転送が終
了したものとして、これを示すべくチップセレクト信号
（ＣＳ　）をｒＬＪｌ：ｉ（＄　１１０−１２０）。First, the chip select signal (CS) indicating data transfer is set to rHJ level, the variable N indicating the number of data transfers is set to O, and transfer is performed (#95 to 105).
. In this transfer, the clock (SCK) is
is output to the lens circuit (7), and in synchronization with this rising edge, 1-focus data is output from the lens circuit (7), and in synchronization with the falling edge of the clock (SCK), the microcontroller (8) outputs the data. Read. This is performed eight times, that is, for 8 bits, and one data transfer is completed. Next, the microcomputer (8) adds 1 to the variable N and determines whether N has become 2. If it has not become 2, it moves to step #1o5, and if it has, it has 2 bytes of data. Assuming that the transfer has been completed, the chip select signal (CS) is sent to rLJl:i ($110-120) to indicate this.

次にマイコン（８）は、焦点検出の制御を行うが、その
前にシフトレジスタから送られて来るデータの読み取り
に関し説明する。Next, the microcomputer (8) controls focus detection, but before that, reading of data sent from the shift register will be explained.

上述の第７図において、利得可変制御回路（１７）の後
に、８ビットのＡ／Ｄ変換回路の他に、２値化（１ビッ
トのＡ／Ｄ変換またはコンパレータ）回路を設けている
。この２値化の回路を設けているのは、測距に関する処
理（レンズ駆動は除く）を速くするためである（その代
わり、測距精度は幾分落ちる）。何故、処理が速くなる
のかについて説明すると、 （ｉ）各データに対するＡ／Ｄ変換時間が短縮されるの
で、データ読み出し間隔を短くすることができる。In FIG. 7 described above, a binarization (1-bit A/D conversion or comparator) circuit is provided in addition to an 8-bit A/D conversion circuit after the variable gain control circuit (17). The reason why this binarization circuit is provided is to speed up processing related to distance measurement (excluding lens driving) (instead, the accuracy of distance measurement decreases somewhat). The reasons why the processing speeds up are as follows: (i) Since the A/D conversion time for each data is shortened, the data read interval can be shortened.

（ｉｉ）各データの演算が１ビットなので、演算時間が
短い。(ii) Since each data is operated on 1 bit, the operation time is short.

（ｉｉｉ　）　１ビットのＡ／Ｄ変換なので、アナログ
データの信号に関し、８ピントに必要とされるほどのデ
ータの電圧を必要としない。すなわち、情報を蓄積する
ための蓄積（積分）時間を短縮することができる。(iii) Since it is a 1-bit A/D conversion, it does not require as much data voltage as is required for an 8-pin analog data signal. That is, the accumulation (integration) time for accumulating information can be shortened.

という理由が挙げられる。具体的には、（ｉ）に関して
はＣＣＤの転送りロックφ１．φ２の周波数を高くする
ことで行う。（ｉｉ）に関しては、マイコン（８）内の
演算で、８ビットの演算に対し、１ビットの演算の方が
逼かに高速で行える。（ｉｉｉ）に関しては、データと
して必要とされる平均出力の基準電圧を変化させること
によって行う。これについて説明する。従来、８ビット
では、その必要とする分解能及びＳ／Ｎがら、アナログ
データとして、所定電圧（平均出力基準電圧）（Ｖｌ）
以上を必要とした。したがって、この電圧（Ｖｌ）に達
するまでに、一定の明るさにおいて、ある所定の積分時
間（これをＴ１とする）を必要とした。一方、１ビット
の場合には、この分解能及び暗電流等のノイズによるＳ
／Ｎを含めて考え、上記８ビットで必要とした電圧（Ｖ
ｌ）の１／４以下で良く、８ビットの場合と同等の明る
さでは、積分時間も１／４となる（積分時間が短くなっ
たことによるノイズ成分の暗電流も少なくなりＳ／Ｎは
８ビットの時の積分に比べて変わらない）。実施例では
、上記電圧（■１）をモニターする代わりに、ＣＣＤの
受光部の近傍に設けたモニター用の受光素子による積分
電圧で、上記電圧（■１）を管理している。This is the reason. Specifically, regarding (i), the CCD transfer lock φ1. This is done by increasing the frequency of φ2. Regarding (ii), in the calculations within the microcomputer (8), 1-bit calculations can be performed much faster than 8-bit calculations. Regarding (iii), this is done by changing the reference voltage of the average output required as data. This will be explained. Conventionally, with 8 bits, a predetermined voltage (average output reference voltage) (Vl) is used as analog data due to the required resolution and S/N.
More than that was required. Therefore, a certain predetermined integration time (this is designated as T1) was required at a constant brightness until this voltage (Vl) was reached. On the other hand, in the case of 1 bit, S
/N, and the voltage (V
l), and at the same brightness as in the case of 8 bits, the integration time is also 1/4 (because the integration time is shortened, the dark current of the noise component is also reduced, and the S/N is There is no difference compared to the 8-bit integration). In the embodiment, instead of monitoring the voltage (■1), the voltage (■1) is managed by an integrated voltage by a monitoring light receiving element provided near the light receiving section of the CCD.

明るさに対するモニター用受光素子による積分電圧と８
２分時間の関係を第１０図を用いて説明すると、８ビッ
トで処理を行っていたときには、モニタ用の受光素子に
よる積分電圧を１．４Ｖ〜２゜８■と決めている。上限
の２．８■は、一般的な被写体に対し、ＣＣＤの各画素
が飽和することがないように定めである。したがって、
所定時間内（実施例では５０　ｍ５ｅｃ）に、この電圧
（２，８Ｖ）に達すると、ＣＣＤに蓄えられた電荷をシ
フトレジスタにシフトさせている。一方、１ビットの場
合は、上述のように、８ビットの場合と比べ、１／４の
電圧（０，３５〜０，７Ｖ）で良いことから、上記所定
時間を１　／　４（１２，５ｍ５ｅｃ）にすれば良いこ
とは明らかである。このことを含め、上述したことを達
成するため、１ビットの処理の場合に、基準電圧を１／
４倍になるように構成しているのが、第８図の回路であ
る。この回路は、第７図の利得制御回路（１５）、利得
可変増幅回路（１７）を詳細に描いたものである。Integral voltage by monitor light receiving element for brightness and 8
To explain the relationship between 2 minutes and 2 minutes using FIG. 10, when processing was performed using 8 bits, the integrated voltage by the monitoring light receiving element was determined to be 1.4V to 2°8. The upper limit of 2.8■ is determined so that each pixel of the CCD does not become saturated for general subjects. therefore,
When this voltage (2.8V) is reached within a predetermined time (50 m5ec in the example), the charge stored in the CCD is shifted to the shift register. On the other hand, in the case of 1 bit, as mentioned above, compared to the case of 8 bits, 1/4 of the voltage (0.35 to 0.7 V) is sufficient, so the above predetermined time is 1/4 (12.5 m5ec). ) is clearly the best option. In order to achieve the above, including this, in the case of 1-bit processing, the reference voltage is
The circuit shown in FIG. 8 is configured to increase the number of times by four times. This circuit is a detailed depiction of the gain control circuit (15) and variable gain amplifier circuit (17) shown in FIG.

第８図において、（Ｔｌ　１）、（Ｔ］２）、（Ｔｌ　
３）は、各々第４図の端子（Ｔ　１　）、（Ｔ　２　）
、（Ｔ　３　＞に接続される端子である。（Ｔ１４）は
設定された積分制限時間ＴＢの経過後、マイコン（８）
から出力されるシフトパルス発生指令信号（ＳＨＭ）を
入力する端子、（Ｔ１５）は積分制限時間内に第５Ｉ２
Ｉにおけるゾーン（Ｅ）（１ビット）、あるいは、ゾー
ン（Ｇ）（８ビット）に入った時に出力される（ＴＩＮ
Ｔ）信号の出力端子、（Ｔ１６）は利得可変増幅回路（
１７）で増幅された画素信号を、１ビットあるいは８ビ
ットのＡ／Ｄ変換回路（１９）、（１８）に出力するた
めの出力端子である。（Ｂ　１　）、（Ｂ　２　）、（
Ｂ３　Ｌ（Ｂ　４　’）はバッフ７、（１４）は映像信
号（電圧）Ｏ８と基準電圧（Ｄ　ＯＳ　）とを減算する
減算回路、（１６）は暗出力補正データを保持するサン
プルホールド回路である。In FIG. 8, (Tl 1), (T]2), (Tl
3) are the terminals (T 1 ) and (T 2 ) of FIG. 4, respectively.
, (T 3 >). (T14) is the terminal connected to the microcomputer (8) after the set integration limit time TB has elapsed.
The terminal (T15) inputs the shift pulse generation command signal (SHM) output from the 5I2 terminal within the integral limit time.
Output when entering zone (E) (1 bit) or zone (G) (8 bits) in I (TIN
T) signal output terminal, (T16) is variable gain amplifier circuit (
This is an output terminal for outputting the pixel signal amplified in step 17) to 1-bit or 8-bit A/D conversion circuits (19) and (18). (B 1 ), (B 2 ), (
B3L (B4') is a buffer 7, (14) is a subtraction circuit that subtracts the video signal (voltage) O8 and the reference voltage (DOS), and (16) is a sample hold circuit that holds dark output correction data. be.

まず、利得制御回路（１５）から説明すると、積分クリ
ア信号（Ｉ　ＣＧＳ）の消滅後、輝度モニター回路（Ｍ
Ｃ）の出力電圧（ＡＧＣＯ３）の降下の程度をステップ
的に判別するコンパレーター（Ａ　ＣＩ　Ｌ（ＡＣ２）
、（ＡＣ３）、（ＡＣ４）が設けられている。First, to explain the gain control circuit (15), after the integral clear signal (I CGS) disappears, the brightness monitor circuit (M
A comparator (A CI L (AC2)) that determines the degree of drop in the output voltage (AGCO3) of C) in steps.
, (AC3), and (AC4) are provided.

各コンパレータの反転入力はバッファ（Ｂ１）を介して
輝度モニター回路（ＭＣ）の出力電圧（ＡＧＣ○Ｓ）が
入力される端子（Ｔｌｌ）に夫々接続されている。コン
パレータ（Ａ　Ｃ１）、（Ａ　Ｃ２）、（Ａ　Ｃ３Ｌ（
ＡＣ４）の非反転入力は、抵抗（Ｒ２８）と定電流（Ｉ
ＳＩ）との接続点（Ｊ４）、抵抗（Ｒ２６）と定電流（
ＩＳ２）との接続点（Ｊ５）、抵抗（Ｒ２４）と定電流
（ＩＳ３）との接続点（Ｊ６）、抵抗（Ｒ２２）と定電
流（ＩＳ４）との接続点（Ｊ７）に夫々接続されている
。抵抗（Ｒ２８）、（Ｒ２６）、（Ｒ２４Ｌ（Ｒ２２）
には、夫々抵抗（Ｒ２７）とアナログスイッチ（ＡＳ１
３）の直列接続、抵抗（Ｒ２５）とアナログスイッチ（
ＡＳ１３）の直列接続、抵抗（Ｒ２３）とアナログスイ
ッチ（ＡＳｌｌ）の直列接続、抵抗（Ｒ２１）とアナロ
グスイッチ（ＡＳＩＯ）の直列接続が並列に接続されて
いる。抵抗（Ｒ２８）の値と抵抗（Ｒ２７）の値は、Ｒ
２８＝（１／３）Ｒ２７になっている。同様に、Ｒ２６
＝（１／３）Ｒ２５゜Ｒ２４＝＜１／３）Ｒ２３，Ｒ２
２＝（１／３）Ｒ２１になっている。これによりで、各
アナログスイッチをＯＮしたときに、並列抵抗の値は、
アナログスイッチを０ＦＦｔ、たときの１／４になる。The inverting input of each comparator is connected via a buffer (B1) to a terminal (Tll) to which the output voltage (AGC○S) of the brightness monitor circuit (MC) is input. Comparators (A C1), (A C2), (A C3L(
The non-inverting input of AC4) is connected to a resistor (R28) and a constant current (I
SI) connection point (J4), resistance (R26) and constant current (
IS2), the connection point (J6) between the resistor (R24) and constant current (IS3), and the connection point (J7) between the resistor (R22) and constant current (IS4). There is. Resistance (R28), (R26), (R24L (R22)
are connected to a resistor (R27) and an analog switch (AS1), respectively.
3) series connection, resistor (R25) and analog switch (
AS13), a series connection of a resistor (R23) and an analog switch (ASll), and a series connection of a resistor (R21) and an analog switch (ASIO) are connected in parallel. The value of the resistor (R28) and the value of the resistor (R27) are R
28=(1/3)R27. Similarly, R26
=(1/3)R25°R24=<1/3)R23,R2
2=(1/3)R21. As a result, when each analog switch is turned on, the value of the parallel resistance is
It becomes 1/4 of when the analog switch is set to 0FFt.

１ビットでの信号の処理を行う場合、マイコン（８）の
端子（ＯＰＩ）からｒＨＪレベルの信号が出力されて、
バッファ（Ｂ４）を介してアナログスイッチがＯＮし、
基準電圧が変化する。When processing a signal with 1 bit, an rHJ level signal is output from the terminal (OPI) of the microcontroller (8),
The analog switch is turned on via the buffer (B4),
The reference voltage changes.

抵抗（Ｒ２１）〜（Ｒ２８）はバッファ（Ｂ２）を介し
て基準電圧（Ｄ　ＯＳ　）が入力される端子（Ｔ１２）
に接続されている。コンパレーターの基準電圧は、基準
電圧発生回路（Ｒ５）の出力電圧（Ｄ　ＯＳ　）から、
（抵抗の値）と（定電流の値）とを掛けた電圧を減算し
たものであり、抵抗の値と定電流の値とを適当に選べば
任意の基準電圧を作ることが可能である。Resistors (R21) to (R28) are terminals (T12) to which the reference voltage (DOS) is input via the buffer (B2).
It is connected to the. The reference voltage of the comparator is determined from the output voltage (DOS) of the reference voltage generation circuit (R5).
It is obtained by subtracting the voltage obtained by multiplying (value of resistance) by (value of constant current), and it is possible to create any reference voltage by appropriately selecting the value of resistance and the value of constant current.

このようにして所望のフンバレーターの基準電圧をステ
ップ的に作れば、輝度モニター回路（ＭＣ）の出力電圧
（ＡＧＣＯ３）の降下の程度に応じて、ステップ的にコ
ンパレーターを反ＩＩ［ｉｌ：させることが可能となる
。コンパレーター（ＡＣＩ）、（ＡＣ２）。If the reference voltage of the desired humbalator is created stepwise in this way, the comparator is set to reverse II [il: becomes possible. Comparator (ACI), (AC2).

（ＡＣ３）の出力は、夫々Ｄ７リツプ７０ツブ（ＤＦ　
１　）、（Ｄ　Ｆ　２　）、（Ｄ　Ｆ　３　）のデータ
端子（Ｄ）に入力されている。これらのＤ７リツプ７０
ツブのデータを取り込むタイミングを決定するクロック
パルスの入力端子（ＣＰ）には、マイコン（８）のシフ
トパルス発生指令信号（ＳＨＭ）が入力される。具体的
には、積分制限時間ＴＢの経過後にシフトパルス指令信
号（ＳＨＭ）がクロックパルスの入力端子（ＣＰ　）に
入力され、このタイミングでコンパレーター（Ａ　Ｃ１
）、（Ａ　Ｃ２）、（Ａ　Ｃ３）の情報を取り込む。コ
ンパレーター（Ａ　Ｃ４）の出力信号（ｅ）は、積分制
限時間内に輝度モニター回路（ＭＣ）の出力電圧（ＡＧ
ＣＯ３）が第１０図のゾーン（Ｅ）あるいはゾーン（Ｇ
）に入った時に出力される（ＴＩＮＴ）信号である。ア
ンド回路（ＡＮＩＩ）はＤ７リツプ７０ンブ（Ｄ　Ｆ　
１　）の出力Ｑと、同じ＜Ｄ７リツプ７０ンプ（Ｄ　Ｆ
　２　）の出力Ｃとを入力とし、アンド回路（ＡＮ１２
）はＤ７リツプ７０ツブ（Ｄ　Ｆ　２　）の出力Ｑと、
同じ＜Ｄ７リツプ７０ツブ（Ｄ　Ｆ　３　）の出力Ｑを
入力とし、出力信号を夫々（ｂ）、（ｃ）としている。(AC3) output is D7 lip 70 tube (DF
1 ), (D F 2 ), and (D F 3 ) are input to the data terminals (D). These D7 lip 70
A shift pulse generation command signal (SHM) from the microcomputer (8) is input to a clock pulse input terminal (CP) that determines the timing to take in the data of the knob. Specifically, after the integration limit time TB has elapsed, the shift pulse command signal (SHM) is input to the clock pulse input terminal (CP), and at this timing, the comparator (AC1) is input to the clock pulse input terminal (CP).
), (A C2), and (A C3). The output signal (e) of the comparator (AC4) is the output voltage (AG) of the luminance monitor circuit (MC) within the integration limit time.
CO3) in zone (E) or zone (G) in Figure 10.
) is the (TINT) signal that is output when the signal enters. AND circuit (ANII) is D7 lip 70 circuit (D F
1) and the same <D7 lip 70 amplifier (D F
2) and the output C of the AND circuit (AN12
) is the output Q of the D7 lip 70 tube (D F 2 ),
The output Q of the same <D7 rip 70 tube (D F 3 ) is input, and the output signals are shown as (b) and (c), respectively.

また、Ｄフリップ７０ツブ（ＤＰＩ）の出力この出力信
号を（ｄ）とし、これらの信号（ａ）、（ｂ）。Also, the output signal of the D flip 70 tube (DPI) is shown as (d), and these signals (a) and (b).

（Ｃ）、（ｃｌ）と（ＴＩＮＴ）信号（ｅ）は、それぞ
れ第１０図のゾーン（Ａ　）、（Ｂ　）、（Ｃ）、（Ｄ
　）、（Ｅ　）（１ビット時）、あるいは、ゾーン（Ｃ
）、（Ｄ　）、（Ｅ　）、（Ｆ　）、（Ｇ　）（８ビッ
ト時）に対応している。これらの信号の状態を第１表に
示す。(C), (cl) and (TINT) signals (e) correspond to the zones (A), (B), (C) and (D) of Fig. 10, respectively.
), (E) (for 1 bit), or zone (C
), (D), (E), (F), and (G) (for 8 bits). Table 1 shows the states of these signals.

これらの信号のうち（ａ）、（ｂ）、（Ｃ）、（ｃｌ）
を受け、各信号に対応する利得が下記に説明する利得可
変増幅回路（１７）において設定される。利得可変増幅
回路（１７）において、（ＯＰ）は演算増幅器であり、
その入力端子（ｆ）、（ｇ）は入力抵抗（Ｒ５）、（Ｒ
６）を介して、減算回路（４）、サンプルホールド回路
（１）に夫々接続されている。抵抗（Ｒ５）〜（Ｒ１４
）は利得を決定する抵抗であり、抵抗（Ｒ５）。Of these signals (a), (b), (C), (cl)
Then, a gain corresponding to each signal is set in a variable gain amplification circuit (17), which will be explained below. In the variable gain amplifier circuit (17), (OP) is an operational amplifier,
Its input terminals (f) and (g) are input resistors (R5) and (R
6) are connected to a subtraction circuit (4) and a sample and hold circuit (1), respectively. Resistance (R5) ~ (R14
) is a resistor that determines the gain, and is a resistor (R5).

（Ｒ６）、（Ｒ７）、（Ｒ８）、（Ｒ１１）、（Ｒ１２
）の抵抗値をｒとすると、抵抗（Ｒ９）、（Ｒ１３）は
２ｒ、抵抗（ＲＩ　Ｏ）、（Ｒ１４）は４ｒとなるよう
な抵抗比を持つ抵抗値に設定しである。（ＡＳＩ）〜（
ＡＳ８）はアナログスイッチであり、前記（ａ）、（ｂ
）、（ｃ）、（ｄ）の信号を受け、アナログスイッチ（
ＡＳＩ）〜（ＡＳ４）は抵抗（Ｒ７）〜（ＲＩＯ）を選
択し、演算増幅器（ｏ　ｐ　）の帰還抵抗値を決めるの
に対し、アナログスイッチ（ＡＳ５）〜（ＡＳ８）は抵
抗（Ｒ１１）〜（Ｒ１４）を選択し、演算増幅器（ＣＰ
）のバイアス抵抗値を決めている。前記（ａ）、　（ｂ
）、　（Ｃ）、　（ｄ）の各信号が夫々［ＨｉｇｈＪに
なるときに導通するアナログスイッチ（ＡＳＩ）〜（Ａ
　Ｓ　８　’）との対応及びそのときに選択される抵抗
と利得を第２表に示す。(R6), (R7), (R8), (R11), (R12
), the resistors (R9) and (R13) are set to have a resistance ratio of 2r, and the resistors (RIO) and (R14) are set to have a resistance ratio of 4r. (ASI)〜(
AS8) is an analog switch, and the above (a) and (b)
), (c), and (d), the analog switch (
ASI) to (AS4) select resistors (R7) to (RIO) to determine the feedback resistance value of the operational amplifier (op), while analog switches (AS5) to (AS8) select resistors (R11) to (R14) and select the operational amplifier (CP
) is determined. (a), (b) above
), (C), and (d) respectively become [HighJ], analog switches (ASI) to (A
Table 2 shows the resistance and gain selected at that time.

（以下余白） 第　１　表 第　２　表 第１１図のフローに戻り、上述の説明のように１ビット
での処理を行う場合、マイコン（８）は、まず、転送の
タロツクφ１．φ２を、８ビット時のクロック（「２）
よりも速いクロック（ｒｌ）とすべく端子（ＯＰ　５　
）からｒＨＪレベルの切換信号を出力し、利得決定用の
基準・電圧を１／４倍にすべく端子（○Ｐｉ）にｒＨＪ
レベルの信号を出力する（＃１２５゜１３０）。積分制
限時間ＴＡ、ＴＢを１２　、５　ｒｎｓｅｃ。(Leaving space below) Returning to the flow shown in Table 1, Table 2, and Figure 11, when performing 1-bit processing as described above, the microcomputer (8) first transfers the transfer tally φ1. φ2 is the 8-bit clock (“2”)
The clock (rl) is faster than the terminal (OP 5).
) outputs an rHJ level switching signal from
Output a level signal (#125°130). The integration limit times TA and TB are 12 and 5 rnsec.

２５　ｍ５ｅｃとしく＃１３５，１４０）、積分クリア
信号を示すパルス信号を端子（ＯＦ２）から出力し、Ｃ
ＯＤへの積分を開始させ、シフトパルス許可信号（ＳＨ
ＥＮ）を出力する（＃１３５，１４０，１４５．１５０
）。そして、積分用タイマー（ＴＭｌ）をリセットし、
スタートさせる（＃１５５）。25 m5ec and #135, 140), output a pulse signal indicating an integral clear signal from the terminal (OF2), and
Integration to OD is started and shift pulse enable signal (SH
EN) (#135, 140, 145.150
). Then, reset the integration timer (TMl),
Start it (#155).

積分時間ＴＡ（１２，５＋ｏｓｅｃ）が経過中に積分が
終了したときには、ステップ＃１８０に進み、積分時間
ＴＡ内に積分が終了しないときには、積分時間Ｔ　Ｂ　
（２５ｌｌ１ｓｅｃ）が経過するのを待つ（＃１６０〜
１７０）。積分開始から積分時間Ｔ　Ｂ　（２５ｒｎｓ
ｅｃ）内１こ積分が終了しないときは、シフトレジスタ
（ＳＲ）の蓄積電荷をシフトさせるべく、ｒＨＪレベル
のシフトパルス発生指令信号（ＳＨＭ）を端子（ＯＦ３
）から出力しく＃１７５）、シフトパルス許可信号（Ｓ
ＨＥＮ＞をｒＬＪレベルにし、積分用タイマーをストッ
プさせる（＃　１７５〜１８２）。If the integration ends while the integration time TA (12,5+osec) has elapsed, the process proceeds to step #180, and if the integration does not end within the integration time TA, the integration time T B
Wait for (25ll1sec) to elapse (#160~
170). Integration time T B (25rns
ec) If the integration is not completed, the shift pulse generation command signal (SHM) at the rHJ level is sent to the terminal (OF3) in order to shift the accumulated charge in the shift register (SR).
) should be output from #175), and the shift pulse permission signal (S
HEN> to rLJ level and stop the integration timer (#175 to 182).

マイコン（８）は、上記転送りロックφ１．φ２に同期
して送られてくる１ビットのデータを、端子（ＩＦ５）
から読み取り、シフトパルス発生指令信号（ＳＨＭ）を
ｒＬＪにして、このデータに基づいてデフォーカス量を
演算する（＃　１８５〜１９０）。The microcomputer (8) operates the transfer lock φ1. The 1-bit data sent in synchronization with φ2 is sent to the terminal (IF5).
, the shift pulse generation command signal (SHM) is set to rLJ, and the defocus amount is calculated based on this data (#185 to 190).

この演算結果に基づき、焦点検出不可能なときは、ステ
ップ＃２３７に進む。一方、焦点検出が可能なときは、
ローコントラスト表示を消灯し、デフォーカス量Δε１
（こ、このデフォーカス量を＃９５〜＃１２０で説明し
た直列交信によってレンズより得られたモーター移動量
を示す回転数に変換する変換係数ＫＬをかけて、モータ
ーの移動量・回転数Ｎ１を求める（＃１９７，２００）
。Based on this calculation result, if the focus cannot be detected, the process proceeds to step #237. On the other hand, when focus detection is possible,
Turn off the low contrast display and defocus amount Δε1
(This amount of defocus is multiplied by the conversion coefficient KL that converts it into the rotation speed indicating the motor movement amount obtained from the lens through the series communication explained in #95 to #120, and the motor movement amount/rotation speed N1 is calculated. Find (#197, 200)
.

次に、マイコン（８）は、ローコントラストフラグ（Ｌ
　ＣＦ　）がセットされているかを判定し、セットされ
ていれば、フラグ（Ｌ　ＣＦ　）をリセットしてステッ
プ＃２１０に進み、セットされていなければ、モーター
フラグ（ＭＯＴＦ）がセットされているかを判定する（
＄　２０２〜２０５　）。Next, the microcomputer (8) sets the low contrast flag (L
CF ) is set, and if it is set, reset the flag (L CF ) and proceed to step #210; if it is not set, determine whether the motor flag (MOTF) is set. do(
$202-205).

モーターフラグ（ＭＯＴＦ）がセットされていれば、す
なわち、モーターが駆動中であれば、上記積分及び演算
中に、移動したモーターの移動量を示すカウント数ΔＸ
を、上記求めた移動量回転数Ｎ１から減算し、真の移動
量、回転数Ｎ１を求める（＃２０５，２１０）。モータ
ーフラグ（ＭＯＴＦ）がセットされているときと同様に
、移動量回転数Ｎ１をＮ２とする（＃２１５）。露出制
御演算回路（１）から送られ、端子（ＩＦ１７）で入力
した信号に基づき、アペックスで示される制御絞り値（
ＡＶ）が８以上（ＦＮＯ＝１６以上）かを判定し、ある
いは、連続撮影時の２枚目以降の撮影であるかを、これ
を示すフラグ（ＴＷＦ）で判定して、絞り値（ＡＶ）が
８以上か、連続ｗＬ影の２枚目以降であるときは、モー
ターを駆動し、モーターフラグをセラよる焦、α検出を
行う（＃２２０〜２３５）。これは、上述したように、
８ビットの場合と比べ、焦点検出の精度が悪いが、絞り
を絞り込めば、充分に、その被写界深度内に入り、写真
としては、充分ピントの合ったものとなる。その絞り込
む値が、ＡＶ＝８以上である。なお、この値は、演ｊＪ
、系、光学系によって異なるものであり、これに限るも
のではなく、上記１ビットによる演算での合焦幅が被写
界深度内に入る値であれば良い。他方の連続撮影時の２
回目以降というのは、撮影から撮影の間の時間が非常に
短いので、従来の８ビットでの焦点検出を行えないから
である。If the motor flag (MOTF) is set, that is, if the motor is driving, the count number ΔX indicating the amount of movement of the motor during the above integration and calculation.
is subtracted from the travel amount and rotation speed N1 determined above to determine the true travel amount and rotation speed N1 (#205, 210). Similarly to when the motor flag (MOTF) is set, the movement amount rotation speed N1 is set to N2 (#215). Based on the signal sent from the exposure control calculation circuit (1) and input at the terminal (IF17), the control aperture value (indicated by Apex) is determined.
Aperture value (AV) is 8 or more, or if it is the second or later continuous wL shadow, the motor is driven and the motor flag is set to detect focus and α (#220 to 235). As mentioned above, this
The accuracy of focus detection is lower than in the case of 8 bits, but if you close down the aperture, the depth of field will be within the depth of field, and the photograph will be in sufficient focus. The value to be narrowed down is AV=8 or more. Note that this value is
, system, and optical system, and is not limited to this, and any value is sufficient as long as the focusing width in the above-mentioned 1-bit calculation falls within the depth of field. 2 during continuous shooting on the other side
This is because the time between shots is so short that conventional 8-bit focus detection cannot be performed.

ここで、モーターの回転をモニターする７０−の説明を
行う。マイコン（８）は、第７図に示したエンコーグ−
からのパルス信号の度に、ｍｌ　５図に示したカウント
割り込みを行う。上記エンコーグ−は、モーターが１回
転する毎に１６パルスを発生するようになっている。第
１５図に示したカウント割り込みの説明をすると、まず
、タイマー自Ｉｎこｌフ、九雪と面＋ｚ　／斗Ｑ凸凸Ａ
　〉小々ノっ−“１事り込みは、エンツーグーよりのパ
ルスがタイマーで設定される一定時間米ない場合に、行
なわれる割り込みで、モーターにより移動されるレンズ
が、同方向の駆動ではそれ以上移動できないときに割り
込みが生じる。次に、マイコン（８）は、タイマー割り
込み用のタイマーをリセットしてスタートし、移動量回
転数Ｎ２から１を減算し、積分処理中の回転数を示すΔ
Ｘを求める（９９０５〜９１５）。次に移動１回転数Ｎ
２が、合焦領域の近傍を示す値に２以下ならモーターの
速度を低速にして移動量回転数Ｎ２がＯｌすなわち、合
焦であるかを判定する（＃　９２０〜９３５）。この回
転数Ｎ２がＯでなければ、ステップ＃９２５に進んでリ
ターンし、０であれば、モーターを停止し、モーターフ
ラグ（ＭＯＴＦ）をリセットして、タイマー割り込みを
禁止する（＠　９４０〜９４８）。そして、補助光モー
ド時の１ビットによる焦点検出を示すフラグ（ＰＩＦ）
がセットされているかを判定し、セットされている場合
には、これをリセットして、ステップ＃７００の補助光
モードに進む（＃９６５．９７０）。一方、セットされ
ていなければ、合焦表示を行って、割り込みを待っ（＃
９５５，９６０）。Here, 70- for monitoring the rotation of the motor will be explained. The microcomputer (8) is the encoder shown in Figure 7.
Every time there is a pulse signal from ml, the count interrupt shown in Figure 5 is performed. The encoder is designed to generate 16 pulses every time the motor rotates once. To explain the count interrupt shown in FIG.
〉Kozino - 1. Interruption is an interrupt that occurs when there is no pulse from the Entsugoo for a certain period of time set by the timer, and the lens moved by the motor does not move further when driven in the same direction. An interrupt occurs when movement is not possible.Next, the microcomputer (8) resets and starts the timer for timer interrupt, subtracts 1 from the movement amount rotation speed N2, and calculates Δ which indicates the rotation speed during the integration process.
Find X (9905-915). Next, the number of rotations per movement N
If 2 is less than 2, which indicates the vicinity of the in-focus area, the motor speed is reduced to a low speed, and it is determined whether the movement amount rotational speed N2 is Ol, that is, in-focus (#920 to 935). If this rotation speed N2 is not 0, proceed to step #925 and return; if it is 0, stop the motor, reset the motor flag (MOTF), and disable timer interrupts (@ 940 to 948) . And a flag (PIF) indicating focus detection using 1 bit in auxiliary light mode.
It is determined whether or not is set, and if it is set, it is reset and the process proceeds to the auxiliary light mode of step #700 (#965.970). On the other hand, if it is not set, it displays the focus and waits for an interrupt (#
955,960).

次に、第１６図に示したタイマー割り込みについて説明
する。所定時間内に、エンコーグ−よりのパルスが米な
いとき、この割り込みが掛が９、まず、タイマー割り込
みを禁止して（＃１０００）、モーターを停止し、モー
ターフラグ（ＭＯＴＦ）をリセットする（＄１００５．
１０１０）。モーターが後進（絞り込み）していたかを
示すフラグ（ＬＣＢＦ）を判定して、セットされていな
ければ前進していたことを示し、モーターを逆転するよ
うに制御し、モーターを駆動して、モーターフラグ（Ｍ
ＯＴＦ）をセットする（＃　１０４５〜３．０５５　）
。Next, the timer interrupt shown in FIG. 16 will be explained. If there is no pulse from the encoder within a predetermined time, this interrupt is activated.9 First, the timer interrupt is disabled (#1000), the motor is stopped, and the motor flag (MOTF) is reset ($ 1005.
1010). Determine the flag (LCBF) that indicates whether the motor was moving backward (restriction), and if it is not set, it indicates that it was moving forward, control the motor to reverse, drive the motor, and set the motor flag. (M
OTF) (#1045~3.055)
.

さらに、モーターが後進している状態を示すフラグ（Ｌ
ＣＢＦ）をセットし、タイマー割り込みを許可して、タ
イマーをリセット・スタートする（＃１０６０〜１０７
０）。補助光モード時のローライトフラグ（Ｌ　Ｌ　Ｆ
　）を判定し、セットされていれば、ステップ＃７００
の補助光モードへ、セットされていなければステップ＃
１２５の通常の積分モードに進む（＃　１０７５〜１０
８５）。モーターの後進状態を示すフラグ（ＬＣＢＦ）
がセットされていればステップ＃１０２０に進み、モー
ターを停止してモーターフラグ（ＭＯＴＦ）をリセット
し、ローコントラスト表示を行って、上記フラグ（ＬＣ
ＢＦ）をリセットして割り込みを待つ（＃　１０２０〜
１０４０）。Furthermore, a flag (L
CBF), enable timer interrupts, and reset/start the timer (#1060 to 107
0). Low light flag in fill light mode (L L F
), and if it is set, step #700
to auxiliary light mode, if not set, step #
Go to normal integration mode of 125 (#1075~10
85). Flag indicating the backward movement state of the motor (LCBF)
If is set, the process proceeds to step #1020, where the motor is stopped, the motor flag (MOTF) is reset, a low contrast display is performed, and the above flag (LC
BF) and wait for an interrupt (#1020~
1040).

上記ＡＶ≧８及びＴＷＦ＝１のどちらでもない場合は、
ステップ＃２７０に進み、移動量回転数が所定値（Ｋ１
）以上かどうかを判定し、所定値以上であればモーター
を駆動して、フラグをセットする（＃２７５，２８０）
。ここで、（Ｋ１）は１００ωｓｅｃの積分時間にデー
タ入力及び演算時間を加えた時間内に、モーターが回転
を行う移動量回転数である。ステップ＃２７０で移動量
回転数が所定値（Ｋ１）以下であるが、あるいは、ステ
ップ＃２８０を実行した後、マイコン（８）は、積分制
限時間ＴＡ、ＴＢを５０　ｍ５ｅｃ、　１００　ｍ５ｅ
ｃとし、転送り口１．．り６　、属−かｆへｔど「）し
１　壬１１ン４九他出入基準電圧を８ビット月にして、
パルスの積分クリア信号（ＩＣＧＳ）を出力して、１ビ
ットのときと同様に、ステップ＃３４２までのＣＣＤ積
分に要する処理を行う（＃２８５〜３４２）。そして、
８ビットのデータを、端子（ＩＰ、〜ＩＰ、）から入力
し、上記指令信号（ＳＨＭ）をｒＬＪにし、デフォーカ
ス量を演算し、この演算の結果、焦点検出不能であれば
、ローコン表示を行い、ローフンスキャンの禁止を示す
フラグ（ＬＳＩＦ）をセットし、ステップ井１２５に移
行する（＃３４５〜４０２）。If neither of the above AV≧8 and TWF=1,
Proceeding to step #270, the movement amount rotation speed is a predetermined value (K1
), and if it is greater than a predetermined value, drive the motor and set a flag (#275, 280)
. Here, (K1) is the amount of rotation at which the motor rotates within a time obtained by adding data input and calculation time to an integration time of 100 ωsec. In step #270, the movement amount rotation speed is less than the predetermined value (K1), or after executing step #280, the microcomputer (8) sets the integral limit times TA and TB to 50 m5ec and 100 m5e.
c, transfer port 1. ．． 6, to the gen- or f t ') and 1 11-49 set the input/output reference voltage to 8 bits,
A pulse integration clear signal (ICGS) is output, and the processing required for CCD integration up to step #342 is performed in the same way as in the case of 1 bit (#285 to #342). and,
Input 8-bit data from the terminal (IP, ~IP,), set the above command signal (SHM) to rLJ, calculate the defocus amount, and if the result of this calculation is that the focus cannot be detected, the low contrast display will be displayed. A flag (LSIF) indicating prohibition of loaf scan is set, and the process moves to step 125 (#345 to 402).

焦点検出可能であれば、デフォーカス量Δε１に変換係
数ＫＬを掛け、モーターの移動量回転数Ｎ１を求め、モ
ーターフラグがセットされていれば、積分、データ読出
、演算中に移動した移動量回転数を、上記求めた移動量
回転数Ｎ１から減算しく＄４１０，４１５）、ステップ
＃４２０に進む。If the focus can be detected, multiply the defocus amount Δε1 by the conversion coefficient KL to find the motor movement rotation speed N1. If the motor flag is set, the movement rotation speed moved during integration, data readout, and calculation. The number is subtracted from the movement amount rotation speed N1 obtained above ($410,415), and the process proceeds to step #420.

モーターフラグ（ＭＯＴＦ）がセラ）４れていなければ
、ステップ井４１５をスキップして、ステップ＃４２０
に進み、移動量回転数Ｎ１をＮ２とし、ステップ＃２７
５に移行し、このステップからの処理を繰り返す。If the motor flag (MOTF) is not set to 4, skip step 415 and proceed to step #420.
Proceed to step #27, set the movement amount and rotational speed N1 to N2.
5, and repeat the process from this step.

ステップ＃１９０．＃１９５において、焦点検出不可能
であれば、ステップ＃２３７に移行し、ローコンスキャ
ン禁止を示すフラグ（ＬＳＩＦ）がセットされていれば
、ステップ＃１２５に進み、セットされていなければ、
ステップ＃２４０に進む。そして、焦点検出不可能の原
因がローコントラストによるものか、あるいは、低輝度
（以下、ローライトと言う）によるものかを利得１１制
御回路（１５）から入力した利得が４以上であるかで判
定し、４以上であれば、ローライトによるものとし、ス
テップ＃２５０に進み、４未満であれば、ローコントラ
ストによるものとしてステップ＃２４５に進み、ローコ
ントラストのサブルーチンをコールする。Step #190. In #195, if the focus cannot be detected, the process moves to step #237; if the low contrast scan prohibition flag (LSIF) is set, the process moves to step #125; if it is not set,
Proceed to step #240. Then, it is determined whether the cause of the inability to detect the focus is due to low contrast or low brightness (hereinafter referred to as low light) by checking whether the gain input from the gain 11 control circuit (15) is 4 or more. However, if it is 4 or more, it is determined that it is caused by low contrast, and the process proceeds to step #250. If it is less than 4, it is determined that it is caused by low contrast, and the process proceeds to step #245, where the low contrast subroutine is called.

このサブルーチンを第１３図に示し説明すると、まず、
ローコントラスト表示を行い、ローコントラストフラグ
（Ｌ　ＣＦ　）がセットされているかを判定し、セット
されていれば、一度このルーチンを実行したものとして
ステップ＃５２５に進む（＃５００．５０５＞。一方、
セットされていない場合には、ステップ＃５１０に進み
、このフラグ（ＬＣＦ）をセットし、モーターの回転が
正転（レンズを繰り出す方向）とする信号を出力し、モ
ーターの駆動を行わせる（＃５１０〜５２０）。このと
き、所定値に３をＮ　１　、Ｎ　２に入力し、ステップ
＃１２５に進む。上記に３は、１回の積分データ入力、
測距演算に要する時間に、モーターが回転する総数より
も大きい値である。This subroutine is shown in FIG. 13 and will be explained first.
A low contrast display is performed, and it is determined whether the low contrast flag (LCF) is set. If it is set, it is assumed that this routine has been executed once and the process proceeds to step #525 (#500.505>. On the other hand,
If it is not set, proceed to step #510, set this flag (LCF), output a signal indicating that the motor rotates in the normal direction (in the direction of extending the lens), and drive the motor (# 510-520). At this time, a predetermined value of 3 is input to N 1 and N 2, and the process proceeds to step #125. 3 above is one integral data input,
This value is larger than the total number of rotations of the motor during the time required for distance measurement calculation.

第１１図の７０−に戻り、ステ・７ブ井２４０において
、利得が４以上のときには、ステップ＃２５０に進み、
低輝度を示すローライトフラグ（ＬＬＦ）をセットし、
補助光手段が装着されているかを、端子（ＩＰ２０）に
よって判断し、装着されていない場合には、８ビットの
焦点検出処理を行うべく、ステップ＃２８５に進む。こ
れは、８ビットでは分解能が上がるので、焦点検出が可
能であるかも知れないからである（特に、暗いとき）。Returning to step 70- in FIG. 11, if the gain is 4 or more in step 7 well 240, proceed to step #250;
Set the low light flag (LLF) that indicates low brightness,
It is determined by the terminal (IP20) whether the auxiliary light means is attached, and if it is not attached, the process proceeds to step #285 to perform 8-bit focus detection processing. This is because 8 bits increases the resolution, so focus detection may be possible (especially when it is dark).

補助光手段が装着されていれば、補助光の１ビット処理
を示すフラグ（ＰＩＦ）をセットして補助光のサブルー
チンをコールする（＃　２５５〜２６５）。If the auxiliary light means is installed, a flag (PIF) indicating 1-bit processing of the auxiliary light is set and the auxiliary light subroutine is called (#255 to 265).

補助光のサブルーチンを＄１４図に示し説明すると、ま
ず、１ビット処理を示すフラグ（ＰＩＦ）がセットされ
ているかを判定し、セットされていれば積分時間を２５
　ｍ５ｅｃにセットする（＄７００，７０５）。このと
き、転送りロックφ０．φ２、及び、利得決定の為の基
準電圧は、１ビットのままである。フラグ（ＰＩＦ）が
セットされていないときには、積分時間を１００　ｍ５
ｅｃとし、転送りロックφ１、φ２をｆ２とし、利得決
定用の基準電圧を８ビット用に変更する（＃７１０〜７
２０）。ステップ＃７０５、あるいは、ステップ＃７２
０の次に、補助光発光を行うべく、端子（ＯＰ２２）に
ｒＨＪレベルの信号を出力する（井７２５）。パルスの
積分クリア信号（ＩＣＧＳ）及びシフトパルス許可信号
（ＳＨＥＮ）を出力し、積分用のタイマーをリセット・
スタートさせる（＄７３０〜７４０）。積分時間経過を
待ち、この時間が経過すると、シフトパルス発生指令信
号（ＳＨＭ）を出力して、ＣＯＤに蓄５　Ｌ　Ｍす＊Ｍ
Ｍｉ、：、−ｙ　Ｌ　＋ｉ：ｔ−ｔ　ｏＩＣ：　Ｑ）ｔ
−：、−ｐ　Ｌ　Ｓｓせ、シフトパルス禁止を示すｒＬ
Ｊレベルの信ｔ（ＳＨＥＮ）を出力して、タイマーをス
トップする（＃７４５〜７５５）。そして、マイコン（
８）は補助光発光を停止すべく制御して、１ビット処理
を示すフラグ（ＰＩＦ）を判定し、セットされていれば
、１ビット処理として、１ビットデータをφＩ、φ２に
同期して読み取り、シフト指令信号（ＳＨＭ）をｒＬＪ
レベルにした後、デフォーカス量Δε１を演算する（＃
９６５〜９７５）。この演算の結果により、焦点検出が
可能な場合、ローコントラストフラグ（Ｌ　ＣＦ　）、
レンズの後進を示すフラグ（ＬＣＢＦ）及び１ビット処
理を示すフラグ（ＰＩＦ）をリセットし、求めたデフォ
ーカス量Δε１に変換係数ＫＬを掛けて、移動量回転数
Ｎ１を求める（＃７８５〜８００）。移動量回転数Ｎ１
をＮ２とし、モーターを駆動して、フラグ（ＭＯＴＦ＞
をセットする（井８０５〜８１５）。そして、ローコン
トラスト表示を消灯して割り込みを待つ（＃８２０，８
２５）。一方、ステップ＃７６５において、１ビット処
理を示すフラグ（ＰＩＦ）がセットされていないときに
は、８ビット処理として、クロックφ、。The auxiliary light subroutine is shown in Figure 14 and explained. First, it is determined whether the flag (PIF) indicating 1-bit processing is set, and if it is set, the integration time is set to 25.
Set it to m5ec ($700,705). At this time, transfer lock φ0. φ2 and the reference voltage for determining the gain remain at 1 bit. When the flag (PIF) is not set, the integration time is set to 100 m5.
ec, transfer locks φ1 and φ2 to f2, and change the reference voltage for gain determination to 8 bits (#710 to 7
20). Step #705 or Step #72
After 0, an rHJ level signal is output to the terminal (OP22) in order to emit auxiliary light (I 725). Outputs the pulse integration clear signal (ICGS) and shift pulse enable signal (SHEN), and resets the integration timer.
Start ($730-740). Wait for the integration time to elapse, and when this time elapses, output the shift pulse generation command signal (SHM) and store it in the COD.
Mi, :, -y L +i:t-t oIC: Q)t
-:, -p L Ss, rL indicating shift pulse prohibition
The signal t(SHEN) of J level is output and the timer is stopped (#745 to 755). And the microcomputer (
8) controls to stop the auxiliary light emission, determines the flag (PIF) indicating 1-bit processing, and if it is set, reads 1-bit data in synchronization with φI and φ2 as 1-bit processing. , shift command signal (SHM) to rLJ
After setting the level, calculate the defocus amount Δε1 (#
965-975). Based on the result of this calculation, if focus detection is possible, the low contrast flag (LCF),
The flag (LCBF) indicating backward movement of the lens and the flag (PIF) indicating 1-bit processing are reset, and the obtained defocus amount Δε1 is multiplied by the conversion coefficient KL to obtain the movement amount rotation number N1 (#785 to 800) . Travel amount rotation speed N1
is set to N2, the motor is driven, and the flag (MOTF>
(Is 805-815). Then, turn off the low contrast display and wait for an interrupt (#820, 8
25). On the other hand, in step #765, if the flag (PIF) indicating 1-bit processing is not set, 8-bit processing is performed with clock φ,.

φ２に同期して、順次、８ビットのデータを入力し、シ
フト指令信号（ＳＨＭ）をｒＬＪにした後、デフォーカ
ス量をΔε２を演算し、この値に、変換係数ＫＬを掛け
て、移動量回転数Ｎ１を求め（＃８３５〜井８４５）、
ステップ井８０５（こ進む。In synchronization with φ2, 8-bit data is input sequentially and the shift command signal (SHM) is set to rLJ, then the defocus amount is calculated by Δε2, and this value is multiplied by the conversion coefficient KL to determine the movement amount. Find the rotation speed N1 (#835 to 845),
Step well 805 (Go forward.

ステップ＃７８０において、焦点検出不能であれば、ス
テップ井８５０１こ進み、ローコントラスト表示を行い
、Ｎ２にローコントラスト時）使用する前記移動量回転
数に３をセットする（＃８５０．８５５）。次に、ロー
コントラストフラグ（ＬＣＦ）のセットを判定すること
によって、このフローへの処理が初めてが、２回目以降
かを判定する（＃８６０）。このフラグ（Ｌ　ＣＦ　）
がセットされていなければ、初めての処理であって、ま
ず、ローコントラストフラグ（Ｌ　ＣＦ　）をセットし
、モーターを正転方向へ駆動すべく制御し、モーターを
駆動して、モーターフラグ（ＭＯＴＦ）をセットする（
＃８６５〜８８０）。そして、ステップ＃７００からの
７ラグを繰り返す。In step #780, if the focus cannot be detected, the process advances to step 8501, displays low contrast, and sets 3 to N2 as the number of rotations used for the amount of movement (at low contrast) (#850.855). Next, by determining the set of the low contrast flag (LCF), it is determined whether this flow is being processed for the first time or the second time or later (#860). This flag (LCF)
is not set, this is the first processing, and first, the low contrast flag (L CF ) is set, the motor is controlled to drive in the forward rotation direction, the motor is driven, and the motor flag (MOTF) is set. Set (
#865-880). Then, repeat the 7 lags from step #700.

以上に説明した焦、く検出の制御中に、露出開始を示す
レリーズ信号がマイコン（８）の割り込み端子（ＩＮＴ
２）に入力すると、マイコン（８）は、第１２図に示し
たＩＮＴ２の割り込みルーチンを実行する。まず、この
７０−への割り込みを総て禁止し、モーターを停止して
、モーターフラグ（ＭＯＴＦ）をリセットする（＄　６
００〜６１０）。During the focus detection control described above, a release signal indicating the start of exposure is sent to the interrupt terminal (INT) of the microcomputer (8).
2), the microcomputer (8) executes the INT2 interrupt routine shown in FIG. First, disable all interrupts to 70-, stop the motor, and reset the motor flag (MOTF) ($6
00-610).

レリーズ信号は、第２図の露出演算制御回路（１）にも
入力され、被写体の輝度・フィルム感度、設定されたモ
ードを応じて絞り及１シャッタースピードが制御される
。そして、後幕が走行完了すると、露出完了を示すスイ
ッチ（Ｓ３）がオンし、この信号が露出演算制御回路（
１）で所定の信号に変換されて、モーター制御回路（２
）に出力される。The release signal is also input to the exposure calculation control circuit (1) shown in FIG. 2, and the aperture and shutter speed are controlled according to the brightness of the subject, the film sensitivity, and the set mode. When the trailing curtain completes travel, the switch (S3) indicating exposure completion is turned on, and this signal is sent to the exposure calculation control circuit (
1) is converted into a predetermined signal and sent to the motor control circuit (2).
) is output.

これによって、モーター制御回路（２）は、１駒巻き上
げを行い、１駒巻き上げが終了すると、スイッチ（Ｓ３
）はオフとなる。このスイッチ（Ｓ３）がオンすると、
インバータ（ＩＮＩＯ）、遅延回路（ＤＥＬ）を介して
、ｒＬＪがらｒＨＪレベルに切り換わる信号がマイコン
（８）に入力される。この信号は、測距装置に光を導く
ための反射ミラーが安定するのに必要な時間経過にマイ
コン（８）に入力するもので露出完了後、モーター（Ｍ
ｌ）による１駒巻き上げが行なわれるときに、同時に、
次の撮影のためのレリーズ系のチャージが開始し、これ
に伴って、反射ミラーも測距可能な位置に復帰される。As a result, the motor control circuit (2) winds one frame, and when the one frame winding is completed, the motor control circuit (2) switches (S3
) is turned off. When this switch (S3) is turned on,
A signal for switching from rLJ to rHJ level is input to the microcomputer (8) via an inverter (INIO) and a delay circuit (DEL). This signal is input to the microcomputer (8) after the time required for the reflecting mirror to guide light to the rangefinder to stabilize.
When winding one frame according to l), at the same time,
Charging of the release system for the next photograph begins, and along with this, the reflecting mirror is also returned to a position where distance measurement is possible.

上記遅延回路は、露出完了から反射ミラー安定に要する
時間、遅延するものである。The delay circuit delays the time required for the reflection mirror to stabilize after exposure is completed.

マイコン（８）では、このｒＬＪがらｒＨＪレベルに変
わる信号が入力されるのを待ち、これが入力すると、端
子（ＩＰ１９）の信号を検出して、連写モードであるか
を判定する（＃６１５，６２０）。連続撮影モードであ
る場合には、レリーズスイッチ（Ｓ２）がオンされてい
るかを判定し、ステップ井６２０で連続撮影モードでな
い、あるいは、このステン７”＃６２５で、スイッチ（
Ｓ２．）がオフの場合には、ステップ＃４０に進み、ス
テップ＃４０以降の７０−を行う（＃６２０，６２５，
６４５）。The microcomputer (8) waits for the signal that changes from rLJ to rHJ level to be input, and when this is input, it detects the signal at the terminal (IP19) and determines whether it is in continuous shooting mode (#615, 620). If the continuous shooting mode is selected, it is determined whether the release switch (S2) is turned on, and the step well 620 indicates that the continuous shooting mode is not set, or the switch (S2) is turned on using the step 620.
S2. ) is off, proceed to step #40 and perform steps 70- from step #40 (#620, 625,
645).

一方、連続撮影モードであり、レリーズステップ（Ｓ２
）がオンされている場合には、連終撮影モード時の２枚
目の撮影以降を示すフラグ（ＴＷＦ）をセットして、端
子（ＯＰ２３）をｒＨＪにし、タイマー割り込み以外の
割り込みを禁止して、ステップ（＃１２５）に進む（＃
　６３０〜６４０）。On the other hand, it is continuous shooting mode, and the release step (S2
) is on, set the flag (TWF) that indicates the second and subsequent shots in continuous shooting mode, set the terminal (OP23) to rHJ, and disable interrupts other than timer interrupts. , proceed to step (#125) (#
630-640).

次に、レリーズ信号発生回路（６）の具体例を第９図に
示し、簡単に説明すると、まず連続撮影モード時の２回
目の撮影でないときは、マイコン（８）の端子（ＯＰ２
３）からｒＬＪレベルの信号が入力し、これによって、
アンド回路（ＡＮＩＯ）が不作動となる。このとき、ア
ンド回路（ＡＮＩＩ）には、上記端子（ＯＰ２３）から
のｒＬＪレベルの信号をインバータ（ＩＮｌｌ）で反転
したｒＨＪレベルの信号が入力しているので、能動状態
となっており、レリーズスイッチ（Ｓ２）がオンすると
、インバータ（Ｉ　Ｎ　１　）を介してｒＨＪレベルの
信号が、アンド回路（ＡＮＩＩ）に入力し、アンド回路
（ＡＮＩＩ）は、ｒＨＪの信号を、ワンショット回路（
Ｏ３ＩＩ）に出力する。一方、連続モードの２回目の撮
影時には、端子（○Ｐ）の信号はｒＨＪレベルなので、
アンド回路（ＡＮＩＯ）は、反転した「Ｌ」レベルの信
号を入力し、不作動となり、アンド回路（ＡＮＩＯ）は
能動状態となって、１駒巻き上げ終了時のスイッチ（Ｎ
３）からの信号を入力して、アンド回路（ＡＮｌｏ）は
レリーズ信号を出力する。Next, a specific example of the release signal generation circuit (6) is shown in FIG.
An rLJ level signal is input from 3), and as a result,
The AND circuit (ANIO) becomes inactive. At this time, the AND circuit (ANII) is input with an rHJ level signal obtained by inverting the rLJ level signal from the above terminal (OP23) with the inverter (INll), so it is in an active state and the release switch is When (S2) is turned on, the rHJ level signal is input to the AND circuit (ANII) via the inverter (I N 1 ), and the AND circuit (ANII) converts the rHJ signal to the one-shot circuit (
output to O3II). On the other hand, during the second shooting in continuous mode, the signal at the terminal (○P) is at the rHJ level, so
The AND circuit (ANIO) inputs the inverted "L" level signal and becomes inactive, and the AND circuit (ANIO) becomes active, and the switch (N
3), the AND circuit (ANlo) outputs a release signal.

次に、変形例を第１７図に示し、説明する。第１７図７
０−は、＠１１図７０−の一部を変形したもので、第１
１図と比べると、ステップ＃２２０．２７０を削除し、
ステップ＃２２５の後にステップ＃１１００を加えたち
のである。この７０−をステップ井２１５から説明する
と、ステップ＃２１５で、移動量回転数Ｎ１をＮ２にセ
ットして、ステップ＃２２５に進み、連続撮影時の２回
目以降の撮影かを判定し、２回目以降ならば、ステップ
＃２３０に進み、モーターを駆動して、モーターフラグ
（ＭＯＴＦ）をセットする（＃２２５　。Next, a modified example is shown in FIG. 17 and explained. Figure 17 7
0- is a partial modification of @11 Figure 70-, and the first
Compared to Figure 1, remove steps #220 and 270,
Step #1100 is added after step #225. To explain this 70- starting from step 215, in step #215, the movement amount rotation speed N1 is set to N2, the process proceeds to step #225, it is determined whether it is the second or subsequent shooting in continuous shooting, and the second If it is after that, proceed to step #230, drive the motor, and set the motor flag (MOTF) (#225).

２３０．２３５）、上記以外であれば、ステップ井１１
００に進み、移動量回転数Ｎ２が、所定の合焦幅に相当
する回転数であるかを示すに４と比較し、この値に４よ
りも、移動量回転数Ｎ２の方が小さいときは、ステップ
＃２７５に進んで、モーターを駆動する。移動量回転数
Ｎ２かに４以上であれば、ステップ＃２３０に進む。上
記に４としては、１ビットの処理で求めることのできる
合焦幅以上に相当する回転数が良い。230.235), otherwise step well 11
Proceed to 00 and compare the movement amount rotation speed N2 with 4 to indicate whether it is the rotation speed corresponding to the predetermined focusing width.If the movement amount rotation speed N2 is smaller than this value 4, then , proceed to step #275 and drive the motor. If the moving amount rotational speed N2 is 4 or more, the process advances to step #230. As for 4 in the above, it is preferable that the number of rotations corresponds to more than the focusing width that can be obtained by 1-bit processing.

第２の変形例を第１８図及びｆ５１つ図に示す。A second modification is shown in FIG. 18 and FIG. f5.

第１８図７０−は、第１７図７０−に、被写体が動いて
いるか否かを判定するモード（以下、追随モードと言う
）をステップ井２１５と＃２２５の間に設け、このモー
ドのときには、できるだけ速い周期で被写体を追いかけ
たいので、常に１ビットの処理を行うことにする。70- in FIG. 18 is similar to FIG. 17 70- in that a mode for determining whether or not the subject is moving (hereinafter referred to as tracking mode) is provided between step well 215 and #225, and in this mode, Since we want to track the subject as quickly as possible, we will always perform 1-bit processing.

第１８図における、その７０−のみを説明すると、ステ
ップ＃２１５で移動量回転数Ｎ１をＮ２にした後、追随
モード判定のサブルーチンをコールする。そのサブルー
チンの結果、追随モードを示すフラグ（ＲＡＦ）がセッ
トされているか否かを判定し、セットされていれば、上
述のように、１ビット処理を繰り返すべく、ステップ＃
２３０に進む。フラグ（ＲＡＦ）がセットされていない
場合には、ステップ＃２２５に進み、第１７図に示した
フローと同じ処理を行う。To explain only 70- in FIG. 18, in step #215, after the movement amount rotation speed N1 is set to N2, a subroutine for determining the following mode is called. As a result of the subroutine, it is determined whether or not the flag (RAF) indicating the tracking mode is set, and if it is set, step #
Proceed to 230. If the flag (RAF) is not set, the process advances to step #225 and the same process as the flow shown in FIG. 17 is performed.

次に、追随モードのサブルーチンを第１９図に示し、説
明すると、第１回目のこのフローの通過を示すワンタイ
ムフラグ（ＯＮＦ）を判定し、１回目であれば、ステッ
プ＃１２１５に進み、このフラグ（ＯＮＦ）をセットし
、このときのデフォーカスの結果によって、レンズを繰
り出すべく制御する場合（前進）には、これを示す７オ
ーワド７ラグ（ＦＯＲＦ）をセットし、レンズを繰り込
むべく制御する場合（後進）には、７オーワド７ラグ（
ＦＯＲＦ）をリセットする（１＄１２１０〜１２３０）
。Next, the following mode subroutine is shown in FIG. 19, and will be explained. A one-time flag (ONF) indicating the passage of this flow for the first time is determined, and if it is the first time, the process advances to step #1215, and this flow is executed for the first time. If the flag (ONF) is set and the lens is controlled to extend (forward) based on the defocus result at this time, the 7 ohd 7 lag (FORF) indicating this is set and the lens is controlled to retract. (reverse), 7 ohd 7 lag (
FORF) (1$1210~1230)
.

追随モード判定フラグをリセットして、移動量回転数Ｎ
１をＮ３として、リターンする（＃１２３５〜＃１２４
５）。ステップ＃１２１０において、ワンタイムフラグ
がセットされているときには、ステップ１２５０に進み
、７オーワド７ラグ（ＦＯＲＦ）がセットされているか
を判定し、セットされている場合には、今回のレンズの
移動が繰り出す方向であるかを判断し、繰り出す方向で
あれば、ステップ＃１２７０に進み、今回の移動量回転
数Ｎ１の絶対値と前回の移動量回転数Ｎ３の絶対値との
差を求め、今回の移動量回転数Ｎ１の方が、多い場合、
すなわち、被写体が移動することによって、デフォーカ
ス量が大きくなっている場合、これを示す追随フラグを
セットして、Ｎ２に、今回と前回との移動量回転数の差
を加算することにより、移動物体により大きくなるデフ
ォーカス量を補正して、ステップ＄１２４０に進む（＃
１２５０、＃１２５５．井１２７０．＄１２７５）。今
回の移動量回転数Ｎ１の方が、前回のそれよりも少ない
ときは、ステップ＃１２７５をスキップして、ステ、プ
＄１２４０に進む。ステップ＃１２５５で、レンズの移
動が繰り込む場合には、ワンタイムフラグをリセットし
てステップ＃１２３５に進む。ステップ＃１２５０で７
オーワド７ラグ（ＦＯＲＦ）がセットされていないとき
、すなわち、前回のレンズ移動が繰り込み方向であると
き、ステップ＃１２６５に進み、今回のレンズの移動方
向が繰り込み（後退）であれば、ステップ＃１２７０に
、ａｒ）込みでなければ、ステップ＃１２６０に、夫々
進む。Reset the tracking mode determination flag and set the movement amount and rotation speed N.
Set 1 to N3 and return (#1235 to #124
5). In step #1210, if the one-time flag is set, the process advances to step 1250, where it is determined whether 7 o'clock and 7 lag (FORF) is set, and if it is set, the current lens movement is If it is the direction to feed out, proceed to step #1270, find the difference between the absolute value of the current movement amount rotation speed N1 and the previous movement amount rotation speed N3, and If the amount of movement and number of rotations N1 is greater,
In other words, if the amount of defocus increases due to the movement of the subject, a tracking flag indicating this is set, and the difference in the number of rotations of the movement between this time and the previous time is added to N2. Correct the amount of defocus that increases depending on the object and proceed to step $1240 (#
1250, #1255. Well 1270. $1275). If the current movement amount rotational speed N1 is smaller than the previous one, step #1275 is skipped and the process proceeds to step #1240. In step #1255, if the movement of the lens is retracted, the one-time flag is reset and the process proceeds to step #1235. 7 at step #1250
When the forward 7 lag (FORF) is not set, that is, when the previous lens movement was in the retraction direction, the process advances to step #1265, and if the current lens movement direction is retraction (backward), step #1270 and ar), the process proceeds to step #1260.

第１８図に戻り、右端の撮影準備スイッチ（Ｓｌ）がＯ
ＦＦされた場合の７０−に、上述のワンタイムフラグ（
○ＮＦ）、７オーワＩ″フラグ（ＦＯＲＦ）、追随モー
ドフラグ（ＲＡＦ）をリセットするステップを追加した
。Returning to Fig. 18, the rightmost shooting preparation switch (Sl) is set to OFF.
The above-mentioned one-time flag (
○NF), 7OwaI'' flag (FORF), and follow-up mode flag (RAF) steps were added.

なお、第２の変形例では、追随モードの判定を１ビット
処理の７０−で行って、その結果、追随モードであれば
、引き続き、１ビット処理で行ったが、このモードの判
定を８ビット処理の７０−で行っても良く、（第１１図
又は第１８図）、その結果、追随モードであると判定さ
れたときに、１ビットの処理を行うようにしても良い。In the second modification, the tracking mode was determined using 1-bit processing at 70-, and if the result was tracking mode, 1-bit processing was subsequently performed, but this mode was determined using 8-bit processing. The process may be performed in step 70- (FIG. 11 or FIG. 18), and when it is determined that the tracking mode is in effect, 1-bit processing may be performed.

以上の実施例では、１ビットのＡ／Ｄ変換器と８ビット
のＡ／Ｄ変換器を用いて行っているが、８ビットのＡ／
Ｄ変換器は、１ビットより大きいものならどんなＡ／Ｄ
変換器でも良く、これに基づいてマイコンの演算時の７
０−、あるいは、マイコンそのものを他のビットのマイ
コンにすれば良い。In the above embodiment, a 1-bit A/D converter and an 8-bit A/D converter are used.
The D converter can be any A/D converter that is larger than 1 bit.
A converter may also be used, and based on this, 7 when the microcomputer calculates
0-, or the microcomputer itself may be a microcomputer with other bits.

また、演算をマイコンで行わず、別設の演算回路で夫々
入力したデータを所定の演算のもとで行うものでは、演
算結果を選択して用いるようにしても良い。Furthermore, in the case where the calculation is not performed by a microcomputer but by a separate calculation circuit on the input data under a predetermined calculation, the calculation results may be selected and used.

（発明の効果） 以上のように、本発明にあっては、デフォーカス量演算
のために、１ビットのデジタル信号と、２ビット以上の
デジタル信号とを使い分けて用いる自動焦点検出装置に
おいて、イメージセンサの積分時間や信号転送りロック
の切換により、演算以外についても処理速度を速めるこ
とができるという効果がある。(Effects of the Invention) As described above, in the present invention, in an automatic focus detection device that selectively uses a 1-bit digital signal and a 2-bit or more digital signal for defocus amount calculation, an image By switching the sensor integration time and signal transfer lock, there is an effect that the processing speed can be increased for processes other than calculations.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の基本構成を示すクレーム対応図、第２
図は本発明の一実施例に係る自動焦点検出装置の全体回
路図、第３図は同上の実施例に用いる光学系を示す概略
構成図、第４図は同上の実施例に用いる光電変換回路を
示す回路図、第５図は同上の実施例に用いるホトセンサ
ーの原理説明のための回路図、第６図は同上の実施例に
用いるＣＯＤシフトレジスタの説明図、第７図は同上の
実施例に用いるインターフェイス回路の構成を示す回路
図、第８図は同上の実施例に用いる利得制御回路及び利
得可変増幅回路の構成を示す回路図、第９図は同上の実
施例に用いるレリーズ信号発生回路の構成を示す回路図
、第１０図は同上の実施例に用いる輝度モニター回路の
出力電圧の時間的変化を示す説明図、第１１図乃至第１
６図は同上の実施例の動作を示す７０−チャート、第１
７図は同上の実施例の一変形例の動作を示す７０−チャ
ート、＠１８図及び第１９図は同上の実施例の他の変形
例の動作を示す７０−チャートである。 ＴＡ、ＴＢは積分時間、ｆ、、ｆ２は転送りロック周波
数である。Figure 1 is a claim correspondence diagram showing the basic configuration of the present invention, Figure 2 is a claim correspondence diagram showing the basic configuration of the present invention.
The figure is an overall circuit diagram of an automatic focus detection device according to an embodiment of the present invention, FIG. 3 is a schematic configuration diagram showing an optical system used in the above embodiment, and FIG. 4 is a photoelectric conversion circuit used in the above embodiment. FIG. 5 is a circuit diagram for explaining the principle of the photo sensor used in the above embodiment, FIG. 6 is an explanatory diagram of the COD shift register used in the above embodiment, and FIG. 7 is a circuit diagram for explaining the principle of the photo sensor used in the above embodiment. A circuit diagram showing the configuration of the interface circuit used in the example, FIG. 8 is a circuit diagram showing the configuration of the gain control circuit and variable gain amplifier circuit used in the above embodiment, and FIG. 9 is a release signal generation used in the above embodiment. A circuit diagram showing the configuration of the circuit, FIG. 10 is an explanatory diagram showing temporal changes in the output voltage of the brightness monitor circuit used in the above embodiment, and FIGS.
FIG. 6 is a 70-chart showing the operation of the above embodiment, No. 1.
FIG. 7 is a 70-chart showing the operation of a modified example of the above embodiment, and FIGS. 18 and 19 are 70-charts showing the operation of another modified example of the above embodiment. TA and TB are integration times, and f, , f2 are transfer lock frequencies.

Claims (1)

【特許請求の範囲】[Claims] （１）レンズを透過した被写体の像に対応したアナログ
信号を出力する積分型のイメージセンサーと、前記イメ
ージセンサーの積分時間を設定する積分時間設定手段と
、前記イメージセンサーのアナログ信号を順次クロック
に同期させて出力する信号出力手段と、前記クロックの
周波数を設定するクロック設定手段と、前記信号出力手
段から読み出されるアナログ信号を１ビットのデジタル
信号に変換する第１のＡ／Ｄ変換手段と、前記信号出力
手段から読み出されるアナログ信号を２ビット以上のデ
ジタル信号に変換する第２のＡ／Ｄ変換手段と、デフォ
ーカス量演算のために、１ビットのデジタル信号を用い
るか、２ビット以上のデジタル信号を用いるかを選択す
る選択手段と、前記選択手段によって１ビットのデジタ
ル信号を用いることが選択された場合に、２ビット以上
のデジタル信号を用いる場合と比べて、前記積分時間設
定手段にて積分時間を短くする第１の制御、及び、前記
クロック設定手段にてクロックの周波数を高くする第２
の制御のうち少なくとも一方を行う制御手段とを備えた
自動焦点検出装置。(1) An integral type image sensor that outputs an analog signal corresponding to the image of the subject transmitted through the lens, an integral time setting means that sets the integral time of the image sensor, and a clock that sequentially converts the analog signal of the image sensor into a clock. a signal output means for outputting in synchronization; a clock setting means for setting the frequency of the clock; and a first A/D conversion means for converting an analog signal read from the signal output means into a 1-bit digital signal; A second A/D conversion means converts the analog signal read from the signal output means into a 2-bit or more digital signal, and a 1-bit digital signal or a 2-bit or more digital signal is used for defocus amount calculation. selection means for selecting whether to use a digital signal; and when the selection means selects to use a 1-bit digital signal, the integration time setting means selects whether to use a digital signal; a first control for shortening the integration time by the clock setting means; and a second control for increasing the clock frequency by the clock setting means.
An automatic focus detection device comprising: a control means for performing at least one of the following controls.