JPS62155683A - Code converter - Google Patents
Code converterInfo
- Publication number
- JPS62155683A JPS62155683A JP60296896A JP29689685A JPS62155683A JP S62155683 A JPS62155683 A JP S62155683A JP 60296896 A JP60296896 A JP 60296896A JP 29689685 A JP29689685 A JP 29689685A JP S62155683 A JPS62155683 A JP S62155683A
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- header
- memory
- still image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はコード変換装置に係り、ディジタルビデオ信号
のヘッダー信号に設けられたヘッダー識別コード、画面
切換指示コード夫々を書き込み指定コード、読み出し指
定コード夫々に変換するコード変換装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a code conversion device, which converts a header identification code and a screen switching instruction code provided in a header signal of a digital video signal into a writing designation code and a readout designation code, respectively. The present invention relates to a code conversion device that performs conversion.
従来の技術
従来より、音声信号あるいは&角信号と映像信号とが、
夫々ディジタル変調された後、時系列的に合成されて同
心円状又は螺旋状トラックに例えば幾何学的形状の変化
として記録されているディスクが従来より広く知られて
いる。このディスクは記録情報が音声信号を主体として
おり、映像信号は主として静止画であって音声信号の聴
取名の想像力を助ける補助的情報としての役割を果して
いるにすぎないのでディジタルオーディオディスクと呼
称されている。このディジタルオーディオディスクの記
録トラックには、音声信号及び3000枚程度0静止画
等の情報信号がディジタル変調されてディジタルC8の
形態に変換された後周波数変調等されて記録されている
。Conventional technology Conventionally, an audio signal or an angle signal and a video signal are
Conventionally, discs have been widely known in which the respective signals are digitally modulated, synthesized in time series, and recorded on concentric or spiral tracks as, for example, changes in geometrical shape. This disc is called a digital audio disc because the recorded information is mainly an audio signal, and the video signal is mainly a still image and serves only as auxiliary information to help you imagine the name of the audio signal. ing. On the recording track of this digital audio disk, information signals such as audio signals and about 3,000 still images are digitally modulated, converted into a digital C8 format, and then frequency modulated and recorded.
上記のディスクより1画面分の0山画情報を再生するの
に略2,26秒の時間を要する。このディスクを再生す
る再生装置には2画面分のビデオメモリが設けられてお
り、一方のメモリに静止画が総てI)き込まれた後、静
止画の読み出しを他方のメモリから一方のメモリに切換
えることによって、表示画面を瞬時に書き換えるカット
操りを行なう。It takes approximately 2.26 seconds to reproduce one screen's worth of zero mountain image information from the above disc. The playback device that plays this disc is equipped with video memory for two screens, and after all still images are written into one memory, the still images are read out from the other memory to one memory. By switching to , you can perform a cut operation that instantly rewrites the display screen.
また一方のメモリに静J1画をよき込みつつ、この一方
のメモリより静止画を読み出して、表示画面を徐々に書
き換えるワイプ換りを行なう。Also, while loading the still image J1 into one memory, the still image is read out from this one memory, and a wipe change is performed in which the display screen is gradually rewritten.
発明が解決しにうとする問題点
ディジタルオーディオディスクに記録される各静止画情
報にはそれが第1又は第2のメモリのいずれに書き込ま
れ、それと同時に第1又は第2のメモリのいずれより読
み出しを行なうかを指定する指定コードが付加されてい
る。Problems to be Solved by the Invention Each still image information recorded on a digital audio disc must be written to either the first or second memory, and simultaneously read from either the first or second memory. A specification code is added that specifies whether to perform the following.
しかし、ディジタルオーディオディスクに記録Jる際の
各静止画情報の順序が編集作業により変更されると、カ
ット操り(又はワイプ換り)をJべき静1両がワイプ換
り(又はカット操り)をする場合が生じる。これは各静
止画情報の指定コードが第1又は第2のメモリを指定し
ており、静止画の表示切換りが先行する静止画の指定コ
ードに依存しているためである。このため、各静止画の
記録順序を変更する編集が制約をうけ、編集の自由度が
低いという問題点があった。However, if the order of each still image information when recording on a digital audio disc is changed due to editing work, one car that should perform a cut operation (or wipe change) will not be able to perform a wipe change (or cut operation). There are cases where this happens. This is because the designation code of each still image information designates the first or second memory, and the display switching of still images depends on the designation code of the preceding still image. For this reason, editing to change the recording order of each still image is restricted, and there is a problem in that the degree of freedom in editing is low.
そこで、本発明はヘッダ−4ii号に設けられたヘッダ
ー識別コード、画面切換指示コード夫々を書き込み指定
コード、読み出し指定コード夫々に変換することにより
、上記の問題点を解決するコード変換装置を提供するこ
とを目的とする。Therefore, the present invention provides a code conversion device that solves the above problems by converting the header identification code and screen switching instruction code provided in header No. 4ii into a write designation code and a read designation code, respectively. The purpose is to
問題点を解決するための手段
本発明においては、ディジタルビデオ信号中のヘッダー
信号には、静止画情報を伴うものと伴わないものとがあ
り、ヘッダー信号に予め設けられたヘッダー識別コード
がそれを表わしている。またヘッダー信号に予め設けら
れた画面切換指示」−ドは表示画面をカット操りするも
のか又はワイプ換りするものかを指示している。上記の
ヘッダー信号から取り出されたヘッダー識別コード、画
面切換指示コード夫々により、ヘッダー信号が静1ト画
情報を伴わず、かつカット切換りを指示するとき読み出
し指定コードはその値を変化さUで生成される。この読
み出し指定コードは夫々1画面分の静止画情報を記憶す
る第1のメtり又は第2のメモリを指定して、そのいず
れかより静1L画情報の読み出しを指定するものである
。また、ヘッダー信号が静止画情報を伴い、かつカット
操りを指示するとき書き込み指定コードは1記読み出し
指定コードと異なるメモリを指定づる値とされ、それ以
外のとき書ぎ込み指定コードは読み出し指定コードと同
一のメモリを指定する値とされて生成される。この読み
出し指定コードは第1のメモリ又は第2のメモリを指定
してヘッダー信号に伴う静止画情報の書き込みを指定す
るものである。Means for Solving the Problems In the present invention, header signals in a digital video signal include those with still image information and those without. It represents. Further, a screen switching instruction provided in advance in the header signal indicates whether the display screen is to be cut or wiped. According to the header identification code and screen switching instruction code extracted from the above header signal, when the header signal does not include still image information and instructs cut switching, the readout specification code changes its value. generated. This readout designation code specifies the first memory or the second memory, each of which stores still image information for one screen, and specifies reading of still 1L image information from either of them. In addition, when the header signal includes still image information and instructs a cut operation, the write specification code is a value that specifies a memory different from the first read specification code, and in other cases, the write specification code is a read specification code. is generated as a value that specifies the same memory as . This read designation code designates the first memory or the second memory to designate writing of still image information accompanying the header signal.
この後、ヘッダー信号のヘッダー識別コード、画面切換
コード夫々は書き込み指定コード、読み出し指定コード
夫々に置き換えられる。Thereafter, the header identification code and screen switching code of the header signal are replaced with a write designation code and a read designation code, respectively.
作用
本発明においては、ヘッダー信号にヘッダー識別コード
1両面切換コード夫々を設けられたディジタルビデオ信
号が静止画単位で順序の変更を行JJわれで編集される
。編集されたディジタルビデオ信号は本発明装置によっ
てヘッダー信号のヘッダー識別コード、両面切換コード
夫々が占き込み指定コード、読み出し指定コード夫々に
置き換えられる。このため、ディジタルビデオ信号の編
集を指定コードの制約をうけることなく自由に行なうこ
とができる。In the present invention, a digital video signal whose header signal is provided with a header identification code and a double-sided switching code is edited by changing the order in units of still images. In the edited digital video signal, the header identification code and double-sided switching code of the header signal are replaced by a fortune-telling designation code and a readout designation code, respectively, by the apparatus of the present invention. Therefore, digital video signals can be edited freely without being restricted by designated codes.
実施例
第1図は本発明になるコード変換装置の要部の一実/+
!!i例の回路図、第2図は本発明装置を適用した情報
信号記録円盤の記録系の一実施例のブロック系統図を示
す。Embodiment FIG. 1 shows a main part of the code conversion device according to the present invention.
! ! FIG. 2 is a block system diagram of an embodiment of a recording system of an information signal recording disk to which the apparatus of the present invention is applied.
第2図において、ディジタルレコーダ1には複数の静I
ト画のディジタルビデオ信号が記録されており、ディジ
タルレコーダ1は編集制御装置2の制御によって任意の
静止画のfイジタルビデオ信号を再生してディジタルレ
コーダ3に供給する。In FIG. 2, the digital recorder 1 has a plurality of static I/Os.
A digital video signal of an arbitrary still image is recorded, and the digital recorder 1 reproduces a digital video signal of an arbitrary still image under the control of the editing control device 2 and supplies it to the digital recorder 3.
ディジタルレコーダ3はディジタルレコーダ1J:り供
給される各静止画のディジタルビデオ信号を、供給され
る順に記録する。これによってディジタルレコーダ3に
は複数の静lL画のディジタルビデオζ号が所望の順序
で記録され編集が行なわれる。The digital recorder 3 records the digital video signals of the still images supplied to the digital recorder 1J in the order in which they are supplied. As a result, digital video numbers ζ of a plurality of still images are recorded on the digital recorder 3 in a desired order and edited.
ここで、ディジタルレコーダ1.3夫々に記録されるデ
ィジタルビデオ信号は第3図に丞寸如き信号フィーマッ
トである。1フイ一ルド分のディジタルビデオ信号は第
3図にH1〜H684で示す684個のヘッダー信号と
、Yl、Y2 、・・・(R−Y)1.(B−Y)1.
・・・で示すコンポーネント符号化信号とより構成され
ており、また、各フレームのディジタルビデオ信号の後
にコンポーネン1〜?′3″I−!i化信号を伴わない
ヘッダー信号が挿入されている。上記の編集は、後にヘ
ッダー信号が1Φ人された1フレ一ム分のディジタルビ
デオ信号単位で行なわれる。Here, the digital video signals recorded on each of the digital recorders 1 and 3 have a signal format as shown in FIG. The digital video signal for one field includes 684 header signals shown as H1 to H684 in FIG. 3, and Yl, Y2, . . . (R-Y)1. (B-Y)1.
. . . After the digital video signal of each frame, components 1 to ? '3''I-! A header signal without an i-conversion signal is inserted. The above editing is performed in units of digital video signals for one frame, into which a header signal is later added.
まず、コンポーネント符号化信号について説明りるに、
走査線数625木、水平走査周波数15.625 k)
−12の1フレ一ム分のカラー映像信号のうち映像期間
の信号のみが前記した如く輝度信号は標本化周波数9M
Hz 、 Fi3子化数8ビットで標本化及び吊子化さ
れ、他方2種の色差信号(R−Y)及び(B−Y)は夫
々標本化周波数2.25 MHz、量子化数8ビツトで
標本化及び量子化される。ディジタル輝度信号は、−走
査線当りの標本点数(画素数)が456個であり、かつ
、1フレ一ム分の場合は有効走査線数572本の信号で
ある。First, to explain the component encoded signal,
Number of scanning lines: 625, horizontal scanning frequency: 15.625 k)
Of the color video signals for one frame of -12, only the signal for the video period is the luminance signal, which has a sampling frequency of 9M.
The two color difference signals (R-Y) and (B-Y) are each sampled at a sampling frequency of 2.25 MHz and quantized at 8 bits. Sampled and quantized. The digital luminance signal has 456 sample points (pixels) per scanning line, and has 572 effective scanning lines for one frame.
上記のディジタル輝度信号及び2種のディジタル色差信
号は夫々メモリ回路(図示せず)に書き込まれ、更に所
定周波数の読み出し制御信号により、ディジタル輝度信
号は標本化周波数88,2に1」Z、量子化数8ビツト
で読み出され、2種のディジタル色差信号も夫々標本化
周波数88.2 kl2 。The above-mentioned digital luminance signal and two types of digital color difference signals are respectively written into a memory circuit (not shown), and further, by a readout control signal of a predetermined frequency, the digital luminance signal is converted to a sampling frequency of 88,2, 1''Z, quantum The two types of digital color difference signals are each read out at a sampling frequency of 8 bits, and each has a sampling frequency of 88.2 kl2.
fi量子化数8ビットで読み出されて切換回路(図示吐
ず)に印加される。この切換回路は別途発生された標本
化周波数44.1 kl−17、量子化数16ピツトの
ヘッダー信号が供給されており、切換回路はこれらの入
力ディジタル信号を夫々所定の順序で切換えて第3図に
示す如ぎ信号フォーマットの1フイ一ルド分のディジタ
ルビデオ信号を発生してこれを第2図に示したディジタ
ルレコーダ1に記録させる。The fi quantization number is read out with 8 bits and applied to a switching circuit (not shown). This switching circuit is supplied with a separately generated header signal with a sampling frequency of 44.1 kl-17 and a quantization number of 16 pits, and the switching circuit switches these input digital signals in a predetermined order to the third A digital video signal for one field having the signal format shown in the figure is generated and recorded on the digital recorder 1 shown in FIG. 2.
第3図において、1フイ一ルド分のディジタルビデオ信
号は、1ワード16ビツトと16と、各143ワードの
ディジタル輝度信!?iY ”Y45t3 ’ディジ
タル色差信@ (R−Y) 1〜(R−Y)114゜(
B−Y) 〜(B−Y) と、これらの信号の夫
々の先頭位置に合成される各6ワードの31684個の
ヘッダー信号ト1〜[」684とが夫々時系列的に合成
されてなる、計101,916ワードのディジタル信号
となる。In FIG. 3, the digital video signal for one field consists of one word of 16 bits and 16 bits, and each word of digital luminance signal of 143 words! ? iY "Y45t3 'Digital color difference signal @ (RY) 1 ~ (RY) 114° (
B-Y) ~(B-Y) and 31684 header signals T1~[''684 of 6 words each, which are combined at the beginning position of each of these signals, are synthesized in chronological order. , a total of 101,916 words of digital signals.
第3図に示すヘッダー信@H1の次に伝送される143
ワードのディジタル輝度信号Y1は画面、にの最左端の
縦第1列目の第2図に斜線で示す如く例えば第1フイー
ルドの計286個の画素データ群を示し、1ワードの上
位8ビツトと下位8ビツトで2個の画素データが配置さ
れる。またヘッダー信号H2の次に伝送される143ワ
ードのディジタル輝度信号Y2は画面上の左から2番目
の縦第2列目の第2図に斜線で示す如く例えば第2フイ
ールドの計286個の画素データ群を示し、上記と同様
に1ワードの1位8ビットで2個の画素データが配置さ
れる。またヘッダー信号H3の次のディジタル輝度信号
Y3は縦第3列目の第1フイールドのi+ 286叫の
両糸デーク群、ヘッダー信号H4の次のディジタル輝度
信号Y4は縦第4列目の第2フイールドの計286個の
画素デーク群を示し、更にヘッダー信号H7の次のディ
ジタル輝度信号Y5は縦第5列目の第1フイールドの、
?+ 286個の画素データ群を示づ。143 transmitted next to the header signal @H1 shown in Figure 3
The word digital luminance signal Y1 indicates, for example, a total of 286 pixel data groups of the first field, as indicated by diagonal lines in FIG. Two pieces of pixel data are arranged in the lower 8 bits. Further, the 143-word digital luminance signal Y2 transmitted next to the header signal H2 has a total of 286 pixels in the second field, for example, as shown by diagonal lines in FIG. 2 in the second vertical column from the left on the screen. This shows a data group, and two pieces of pixel data are arranged in the 1st-order 8 bits of one word in the same way as above. Further, the digital luminance signal Y3 following the header signal H3 is the i+286 double-thread dank group of the first field in the third vertical column, and the digital luminance signal Y4 following the header signal H4 is the second field in the fourth vertical column. A total of 286 pixel data groups are shown in the field, and the digital luminance signal Y5 next to the header signal H7 is of the first field in the fifth vertical column.
? + Shows a group of 286 pixel data.
更にヘッダー信号H5の次の(R−Y)1は第1のディ
ジタル色差信号の画面上最左端の縦第1列目の例えば第
1フイールドの計286個の画素Y−タ群を示し、ヘッ
ダー信号H6の次の(B−Y)1は第2のディジタル色
差信号の画面上最左端の縦第1列目の例えば第1フイー
ルドの計286個の画素データ群を示す。このように、
ディジタル輝度信号の縦方向に4列の画素データ群と2
種のディジタル色差信号の縦方向に各1列の画素データ
群の計6つの画素データ群を一中位として、この単位毎
に時系列的に伝送される信号フォーマットとされたコン
ポーネント符号化信号は、奇数番目の列の画素データI
!tTは第1フイールドの画素データ群が伝送され、偶
数番目の列の画素データ群は第2フイールドの画素デー
タδTが伝送されてディジタルレコーダ1に記録される
。Furthermore, (R-Y) 1 next to the header signal H5 indicates a total of 286 pixel Y-ta groups of the first field, for example, in the first vertical column at the far left on the screen of the first digital color difference signal. (B-Y)1 following the signal H6 indicates a total of 286 pixel data groups of, for example, the first field in the first vertical column at the leftmost end on the screen of the second digital color difference signal. in this way,
Four columns of pixel data groups in the vertical direction of the digital luminance signal and two
The component encoded signal has a signal format that is transmitted in time series for each unit, with a total of six pixel data groups of one column of pixel data in the vertical direction of the seed digital color difference signal as the middle rank. , pixel data I of odd-numbered columns
! At tT, the pixel data group of the first field is transmitted, and for the even-numbered column pixel data group, the pixel data δT of the second field is transmitted and recorded in the digital recorder 1.
次にヘッダー信号H1〜H684の信号フォーマツ1−
につき第4図と共に説明する。ヘッダー信号H1〜11
684の夫々は6ワードからなる。第4図にJ3いて、
縦方向はビット配列を示し、上側がMSB(モース1〜
・シグニフィカント・ビット)、下側がLSB (リー
ス[・・シグニフイカント・ビット)を示し、横方向は
ワードを示すことは第3図と同様である。ヘッダー信号
の第1ワードには、5YNCで示す15ビツトオール「
1]の同期信号と、l−S B 1ビットにIP/Σ下
で示す伝送ヂトンネルコードが配置される。第2ワード
目の上位2ビツトはl’ M OD E Jで示す画像
種別識別コード、上位第3ビツト目から第5ビツト目の
3ビツトは特殊効果用コードrs、EJ、次の3ビツト
は両種識別コードrP、GJ 、第9ピッ1−目の「1
」は2進数の「1」、第10ビツト目は画像情報量識別
コード、第11ビツト目は画面伝送識別コード、第12
ビツト目はヘッダー識別コードrB19AJ、第13ビ
ツト目は画面切換指示コードrB19BJ、第14ビツ
ト目から第16ビツト目(l S B ”)までの計3
ビットはメモリ列判別コードr82〜BOJである。Next, signal format 1- of header signals H1 to H684
This will be explained in conjunction with FIG. Header signal H1-11
Each of 684 consists of 6 words. J3 is in Figure 4,
The vertical direction shows the bit array, with the upper part being the MSB (Morss 1 to
・Significant bit), the lower side indicates the LSB (lease [...significant bit), and the horizontal direction indicates the word, which is the same as in FIG. The first word of the header signal contains all 15 bits indicated by 5YNC.
1] and a transmission tunnel code shown under IP/Σ is placed in the l-S B 1 bit. The upper 2 bits of the second word are the image type identification code indicated by l' M O D E J, the 3 upper bits from the 3rd bit to the 5th bit are the special effect code rs and EJ, and the next 3 bits are the special effect code rs and EJ. Species identification code rP, GJ, 9th Pi 1-th "1"
" is a binary number "1", the 10th bit is the image information amount identification code, the 11th bit is the screen transmission identification code, and the 12th bit is the screen transmission identification code.
The 1st bit is the header identification code rB19AJ, the 13th bit is the screen switching instruction code rB19BJ, and the 14th bit to the 16th bit (lSB'') is a total of 3.
The bits are memory column discrimination codes r82 to BOJ.
第3ワード目の上位8ビツトΔDla及び第4ワード目
の上位8ビツトAD2aのアドレスコードr83〜81
8」は走査線数625本方式におけるビデオ信号部の第
1ワードの上位8ビツトの画素データが蓄積されるメモ
リのアドレスを指示し、第3ワード目及び第4ワード目
の下位8ビットAD1b、ΔD2bのアドレスコードf
’83〜818」は走査線数525本方式におけるメモ
リのアドレスを指示する。また、ヘッダー信号の第5ワ
ード目と第6ワード目は予備のための2ワードであり、
通常はオール[01である。Address code r83 to 81 of the upper 8 bits ΔDla of the third word and the upper 8 bits AD2a of the fourth word
8'' indicates the address of the memory where the pixel data of the upper 8 bits of the first word of the video signal section in the 625 scanning line system is stored, and the lower 8 bits AD1b, ΔD2b of the third and fourth words. address code f
'83-818' designates the memory address in the 525 scanning line system. Furthermore, the fifth and sixth words of the header signal are two spare words,
Usually it is all [01.
上記のヘッダー識別コード「B19Δ−1は、値rOJ
のとぎそのヘッダーG:;’ jjがコンボーネン]・
符号化信号を伴うことを表わし、(11″1「1」のと
きそのヘッダー信号がコンポーネント符号化信号を伴わ
ず各フィールド間に挿入されたものであることを表ねり
。画面切換指示コードrB19BJは、値「0」のどき
表示両面が徐々に出さ換わるワイプ換りを指示し、値「
1」のとぎ表示画面が瞬時に書き換わるカット換りを指
示する。The above header identification code "B19Δ-1 is the value rOJ
Notogi so header G: ;' jj is a component]・
(11"1"1" indicates that the header signal is not accompanied by a component encoded signal and is inserted between each field.The screen switching instruction code rB19BJ is , a value of "0" indicates a wipe change in which both sides are gradually replaced, and a value of "0" is displayed.
1" instructs a cut change in which the cut display screen is instantly rewritten.
つまり第3図に示1ヘツダーイ乙号1−11〜”684
のヘッダー識別コードrB19A、Iは直[01とされ
ている。またヘッダー信号H1〜H684の両面切換指
示信号の値は各フィールド毎に同一とされている。In other words, as shown in Figure 3, 1 Hetsuday No. 1-11~”684
The header identification code rB19A,I is directly set to [01. Further, the values of the double-sided switching instruction signals of the header signals H1 to H684 are the same for each field.
第2図に戻って説明するに、ディジタルレコーダ3は上
記のディジタルビデオ信号を順に再生してコード変換装
置i¥4に供給する。コード変換装置4はディジタルビ
デオ信号中のヘッダー信号J:リヘツダー識別コードr
B19AJ及び画面切換指示」−ドrB19BJを取出
す。取出されたヘッダー識別コードrB19AJ 、画
面切換指示コードr 1319 D Iは夫々第1図示
の回路の端子20゜21に供給される。ヘッダー識別コ
ードr B19八Jはアンド回路22の一方の反転入力
端子及びアンド回路23の一方の入力端子に供給され、
両面切換指示111号1’B19BJはアンド回路23
の他方の入力端子に供給されると共にインバータ24を
介してアンド回路22の他方の反転入力端子に供給され
る。アンド回路22の出力信号はイクスクルーシブオア
回路25の一方の入力端子に供給され、また、アンド回
路23の出力信号はD形のフリップフロップ26のクロ
ック入力端子に供給される。フリップフロップ26はσ
出力端子がデータ入力端子りに接続されてT形のフリッ
プ70ツブを構成しでおり、そのQ出力信号はイクスク
ルーシブオア回路25の他方の入力端子に供給される。Returning to FIG. 2, the digital recorder 3 sequentially reproduces the digital video signals and supplies them to the code conversion device i\4. The code conversion device 4 converts the header signal J:reheader identification code r in the digital video signal.
B19AJ and screen switching instruction” - Take out the B19BJ. The extracted header identification code rB19AJ and screen switching instruction code r1319DI are supplied to terminals 20 and 21 of the circuit shown in the first diagram, respectively. The header identification code rB198J is supplied to one inverting input terminal of the AND circuit 22 and one input terminal of the AND circuit 23,
Double-sided switching instruction No. 111 1'B19BJ is AND circuit 23
is supplied to the other input terminal of the AND circuit 22 via the inverter 24. The output signal of the AND circuit 22 is supplied to one input terminal of an exclusive OR circuit 25, and the output signal of the AND circuit 23 is supplied to a clock input terminal of a D-type flip-flop 26. The flip-flop 26 is σ
The output terminal is connected to the data input terminal to form a T-shaped flip 70, and its Q output signal is supplied to the other input terminal of the exclusive OR circuit 25.
ここで、フリップフロップ26は、ヘッダー識別コード
rB19AJ、画面切換指示コードf’ B 19 B
J夫々よりヘッダー信号がフィールド間に挿入された
ちので、かつカット操りを指示する場合にのみトリガー
されて、そのQ出力信号の値を反転づる。このQ出力信
号は読み出し指定コードrB19RJとして端子28よ
り出力される。Here, the flip-flop 26 has a header identification code rB19AJ and a screen switching instruction code f'B19B.
Since the header signal is inserted between fields from each J, it is triggered only when a cut operation is instructed, and the value of the Q output signal is inverted. This Q output signal is output from the terminal 28 as a read designation code rB19RJ.
イクスクルーシブオア回路25はヘッダー信号が各フィ
ールド内のコンポーネント符号化イ3号を伴うしので、
かつカット操りを指示づ′る場合にのみフリップフロッ
プ26の出力する読み出し指定コードrB19RJを反
転して出力し、その他の場合読み出し指定コードをその
まま出力する。このイクスクルーシブオア回路25の出
力は書き込み指定コードrr319WJとして端子27
より出力される。Since the exclusive OR circuit 25 includes a header signal with component encoding in each field,
Further, only when a cut operation is instructed, the read designation code rB19RJ output from the flip-flop 26 is inverted and output, and in other cases, the read designation code is output as is. The output of this exclusive OR circuit 25 is sent to the terminal 27 as a write designation code rr319WJ.
It is output from
占き込み指定コードrB19Wjは後述する再生装置内
の2個のメモリの月き込みを指定するものであり、舶r
OJ(又は「1」)のときに第1(又は第2)のメモリ
にディジタルビデオ信号の画素データを書き込むことを
指示する。また読み出し指定コードrB19RJは上記
2個のメモリの読み出しを指定するものであり、[rO
J(又は「1」)のときに第1(又は第2)のメモリよ
り画素データを読み出すことを指示する。指定コード変
換装置4はこれらの指定コードI’B19WJ、rB1
9RJ夫々で第4図示のヘッダー信号のコードrB19
AJ、rB19BJ夫々を置き換えて第5図に示す新た
なヘッダー信号を生成する。The fortune-telling designation code rB19Wj specifies the fortune-telling of two memories in the playback device, which will be described later.
When OJ (or "1"), it instructs to write pixel data of a digital video signal into the first (or second) memory. The read designation code rB19RJ designates reading of the above two memories, and is [rO
J (or "1"), it instructs to read pixel data from the first (or second) memory. The designated code conversion device 4 converts these designated codes I'B19WJ, rB1
The header signal code rB19 shown in Figure 4 for each 9RJ.
By replacing each of AJ and rB19BJ, a new header signal shown in FIG. 5 is generated.
指定コードrB19WJ、rB19RJ以外の部分につ
いては第4図、第5図夫々に示すヘッダー信号は同一で
ある。指定コード変換装置4は第5図のヘッダー信号を
もつディジタルビデオ信号を信号処理回路5に供給する
。The header signals shown in FIGS. 4 and 5 are the same except for the designation codes rB19WJ and rB19RJ. The specified code conversion device 4 supplies a digital video signal having the header signal shown in FIG. 5 to the signal processing circuit 5.
このように、ディジタルビデオ信号は、ヘッダー識別コ
ード、画面切換指示コードを有しているとき編集が行な
われ、上記両コードは先行するフレームのディジタルビ
デオ信号のヘッダー識別コード、画面切換指示コードの
値に依存せず、独立しているため、編集は何ら制約を受
けることなく自由に行なわれる。また、古き込み指定コ
ード。In this way, a digital video signal is edited when it has a header identification code and a screen switching instruction code, and both of the above codes are the values of the header identification code and screen switching instruction code of the digital video signal of the preceding frame. Since it is independent and does not depend on , editing can be done freely without any restrictions. Also, old designation code.
読み出し指定コード夫々はヘッダー識別ロード。Each read specification code is a header identification load.
両面切換指示コード夫々の値に応じて生成され、両面切
換指示コードの指示に従った静廿画の表示切換を行なう
ための指定コードが得られる。A designation code is generated according to the value of each double-sided switching instruction code, and is used to switch the still image display according to the instructions of the double-sided switching instruction code.
入力端子6.7人々には2ヂヤンネルのアブログオーデ
ィオ信号が各別に入来し、入力端子8にはスタート信号
が入来し、入力端子9にはアナログオーディオ信号の音
楽プログラムがそれまでの音楽プログラムから別の音楽
プログラムに切換わる毎にキュー信号が入来する。ここ
で後記づるディスク14には1チヤンネル分の情+ih
<とじて標本化周波数44.1 kl−1z 、吊子化
F1116ビツ(へのディジタル信号を4ヂ11ンネル
分1本のトラックに時系列的に記録するものとすると、
上記の2チヤンネルのアナログオーディオ信号はAD変
換器10により各ヂャンネル夫々が標本化周波数44.
1KH7t−標本化され、かつ、吊子化数16ビツトの
ディジタルオーディオ信号(PCMオーディオ信号)に
変換されて信号処理回路5に供給される。Input terminals 6 and 7 receive analog audio signals of 2 channels separately, a start signal enters input terminal 8, and a music program of analog audio signals enters input terminal 9. A cue signal comes in every time there is a change from one program to another music program. Here, disk 14, which will be described later, contains information for one channel +ih
Assuming that the sampling frequency is 44.1 kl-1z, and the digital signals for 4116 bits of suspension are recorded on one track in time series for 411 channels,
The two channels of analog audio signals mentioned above are processed by the AD converter 10 so that each channel has a sampling frequency of 44.
1KH7t-sampled, converted into a 16-bit digital audio signal (PCM audio signal), and supplied to the signal processing circuit 5.
また、制御信号発生回路11で発生された制御信号が信
号処理回路5に供給される。制御信号はピックアップ再
生素子の位置制御(ランダムアクセス)などのために使
用される。Further, a control signal generated by the control signal generation circuit 11 is supplied to the signal processing circuit 5. The control signal is used for position control (random access) of the pickup reproducing element, etc.
伝号処理回路5は指定コード変換装置5よりの第3図に
示す如き信号フォーマツl−のディジタルビデオ信号と
、AD変換器10よりの2チt7ンネルのディシルオー
ディオ信号と、制御13号とを人々供給され、これらが
並列データであるのを直列データに並び換えると共に、
各チャンネルのディジタル信号を夫々所定区間に区切り
、かつ、それらをインターリーブして時分割多重する。The signal processing circuit 5 receives a digital video signal in a signal format l- as shown in FIG. , and rearrange the parallel data into serial data.
The digital signals of each channel are divided into predetermined sections, and the signals are interleaved and time-division multiplexed.
・ぞして、更に誤り符号釘止用信号、誤り符号検出用信
号、ブロック(フレーム)の始めを示す同期信号ビット
を付加して記録用信号を生成づる。- Then, a recording signal is generated by further adding an error code fixing signal, an error code detection signal, and a synchronization signal bit indicating the start of a block (frame).
第6図は信号処理回路5の信号処理の結果生成された記
録用信号の中の1ブロツク(1フレーム)の−例を模式
的に示す図で、1ブロツクは130ビツトより構成され
る。5YNCはブロックの始めを示す8ビツトの固定パ
ターンの同期信号の多重位置を示し、Ch−1,Ch−
2は上記2つのチャンネルのディジタルオーディオ信号
、ch−3、Ch−Itは上記の2つのチャンネルのデ
ィジタルビデオ信号の16ビツト、1ワードの各多重位
置を示づ。また第6図に示ずP、Qは人々16ビツ1〜
の誤り符号訂正用信号である。更にCRCG、123ビ
ツトの誤り符号検出用信号、Δdrはランダムアクセス
等に使用される制御信号、Lノはユーザーズビットであ
る。第6図に示ず5YNCから()までのit 130
ビツトで1ブロツクの信号が構成され、ディジタル信号
はこのブロック中位で例えばディジタルオーディオ信号
の標本化周波数44.1 kl−1zと同じ周波数で合
成されて時系列的に伝送され、変調回路12、レーデ−
ビームを使用した記録装硫13を夫々介してディスク1
4に記録される。FIG. 6 is a diagram schematically showing an example of one block (one frame) in the recording signal generated as a result of signal processing by the signal processing circuit 5, and one block is composed of 130 bits. 5YNC indicates the multiplexing position of the 8-bit fixed pattern synchronization signal indicating the beginning of the block, and Ch-1, Ch-
2 indicates the digital audio signals of the two channels, and ch-3 and Ch-It indicate the multiplexing positions of 16 bits and 1 word of the digital video signals of the two channels. Also, not shown in Figure 6, P and Q are people 16 bits 1~
This is an error code correction signal. Furthermore, CRCG is a 123-bit error code detection signal, Δdr is a control signal used for random access, etc., and L is a user's bit. It 130 from 5YNC to () not shown in Figure 6
One block of signals is composed of bits, and the digital signals are synthesized in the middle of this block at the same frequency as the sampling frequency of the digital audio signal, 44.1kl-1z, and are transmitted in time series. Lede
The disk 1 is recorded through a recording device 13 using a beam.
Recorded in 4.
このディスク14は前記した第6図に示ず信号フォーマ
ットで1ブロツクを構成づるディジタルオーディオ信号
及びディジタルビデオ信号が、ブ[1ツク単位毎に時系
列的に合成された信号の周波数変調波が断続するビット
列として記録された螺旋状の主トラツクと、相隣る主ト
ラツクの各トラック中心線間の略中間部分に、ディスク
−回転周期毎に交互に上記周波数変調波の帯域よりも低
い帯域内に在る単一周波数のバースト状の第1及び第2
のトラッキング制御用参照信号f、1及びfP2が断続
するビット列により記録された副1へラックとが形成さ
れており、更にfPl、fP2の切換接続部分の主トラ
ツクには第3のトラッキング制御用参照信号fP3が記
録されている。またこのディスク11には再生針のトラ
ッキング用案内満は形成されておらず、また電極機能を
有している。This disk 14 has a signal format, not shown in FIG. A spiral main track recorded as a bit string and approximately in the middle between each track center line of adjacent main tracks, alternately every disk rotation period, within a band lower than the band of the frequency modulated wave. burst-like first and second bursts of a single frequency
Tracking control reference signals f, 1, and fP2 are recorded by intermittent bit strings to form a sub-1 rack, and a third tracking control reference signal is also formed on the main track at the switching connection portion of fPl and fP2. Signal fP3 is recorded. Further, this disk 11 does not have a tracking guide for the reproducing needle, and has an electrode function.
次にディスク14に記録されているディジタルビデオ信
号等の再生装置について第7図を用いて説明する。同図
中、ディスク14は所定回転数で回転され、センサーと
呼ばれる走査針30が摺動走査される。走査針30の電
極とディスク14に記録されているビット列との間の静
電容量変化を検出することにより公知の方法で既記緑信
号がピックアップ回路31により再生出力される。ピッ
クアップ回路31の出力再生信号はFM復調器32で復
調され、ここで取り出された復調ディジタル信号はデコ
ーダ33に印加され、ここで同期信号ビット5YNC1
2つのチャンネルのディジタルオーディオ信号、2つの
1センネルのディジタルビデオ信号及び誤り符号訂正用
信号等よりなる時系列合成信号とされる。この後、同期
信号ビット5YNCに基づぎ信号ブロックの始めが検出
され直列信号を並列信号に変換され、史に誤り検出が行
なわれる。誤り検出された時にのみ、誤り符号訂正用信
号を用いて誤り15号の訂IF復元が行なわれる。この
ようにして、必要に応じて訂正復元が行なわれて誤りの
無い、また信号配列がインターリーブする前の本来の順
序に戻された4ヂヤンネルのディジタル信号のうち、2
つのチャンネルの各チャンネルのディジタルオーディオ
信号は、デコーダ11内のDA変換器によりアナログオ
ーディオ信号に変換された後出力端子34.35へ夫々
各別に出力される。一方、2つのチャンネルのディジタ
ルビデオ信号は時系列的に再生されて画面上の111列
の画素データ群毎にヘッダー信号を付加された所定の信
号フォーマットに合成されて走査線数変換回路36に供
給され、ここで走査線数525本方式に変換される。走
査線数変換回路36の出力画素データはスイッヂ回路3
7により本発明装置の要部をなす第1又は第2のフレー
ムメモリ(以下単に「メモリ」という〉43又は44に
供給される。Next, a device for reproducing digital video signals recorded on the disk 14 will be explained using FIG. 7. In the figure, the disk 14 is rotated at a predetermined rotational speed, and a scanning needle 30 called a sensor slides and scans. By detecting the change in capacitance between the electrode of the scanning needle 30 and the bit string recorded on the disk 14, the green signal is reproduced and outputted by the pickup circuit 31 in a known manner. The output reproduction signal of the pickup circuit 31 is demodulated by the FM demodulator 32, and the demodulated digital signal extracted here is applied to the decoder 33, where the synchronization signal bit 5YNC1 is
This is a time-series composite signal consisting of two channel digital audio signals, two 1-channel digital video signals, an error code correction signal, and the like. Thereafter, the beginning of the signal block is detected based on the synchronization signal bit 5YNC, the serial signal is converted into a parallel signal, and error detection is performed. Only when an error is detected, correction IF restoration of error No. 15 is performed using the error code correction signal. In this way, two of the four-channel digital signals are corrected and restored as necessary, and are error-free and restored to their original order before interleaving.
The digital audio signals of each of the two channels are converted into analog audio signals by a DA converter in the decoder 11, and then outputted to output terminals 34 and 35, respectively. On the other hand, the digital video signals of the two channels are reproduced in time series, combined into a predetermined signal format with a header signal added for each pixel data group of 111 columns on the screen, and then supplied to the scanning line number conversion circuit 36. Here, it is converted to a system with 525 scanning lines. The output pixel data of the scanning line number conversion circuit 36 is sent to the switch circuit 3.
7, the signal is supplied to a first or second frame memory (hereinafter simply referred to as "memory") 43 or 44, which constitutes a main part of the apparatus of the present invention.
更にデコーダ33より順次時系列的に取り出されたディ
ジタルビデオ信号は、同期信号検出回路38、ヘッダー
信号検出回路40、メtリライトコントローラ41にも
夫々供給される。同期信号検出回路38は、ヘッダー信
号中の同期信号を検出し、その検出信号を制御回路39
へ供給する。Further, the digital video signals sequentially extracted from the decoder 33 in time series are also supplied to a synchronization signal detection circuit 38, a header signal detection circuit 40, and a metric write controller 41, respectively. The synchronization signal detection circuit 38 detects the synchronization signal in the header signal and sends the detection signal to the control circuit 39.
supply to
またヘッダー信号検出回路40はヘッダー信号中の同期
信号を除く各コードやアドレス信号を弁別再生して制御
回路39へ供給する。Further, the header signal detection circuit 40 selectively reproduces each code and address signal other than the synchronization signal in the header signal and supplies it to the control circuit 39.
制御回路39は上記の同期信号検出信号とヘッダー信号
の各コード検出信号が供給され、これらの入力信号を判
別解読して、走査線数変換回路36、スイッチ回路37
.メモリライトコントローラ41.メモリリードコント
ローラ45.切換回路46等を制御する。メモリライト
コントローラ41は、ヘッダー信号中のアドレス信号に
基づいてメモリ43又は44に供給されるディジタルビ
デオ信B中の画素データを所定アドレスによき込ませる
。スイッチ回路37は、ヘッダー信号中のメモリ占き込
み指定コードrB19WJに基づく制御回路39よりの
制御信号により、コードrB19WJの値が「0」のと
き端子aを選択し、1−1」のとき端子すを選択するよ
う切換えられる。The control circuit 39 is supplied with the above synchronization signal detection signal and each code detection signal of the header signal, discriminates and decodes these input signals, and operates the scanning line number conversion circuit 36 and the switch circuit 37.
.. Memory write controller 41. Memory read controller 45. Controls the switching circuit 46 and the like. The memory write controller 41 writes pixel data in the digital video signal B supplied to the memory 43 or 44 to a predetermined address based on the address signal in the header signal. The switch circuit 37 selects the terminal a when the value of the code rB19WJ is "0" and selects the terminal a when the value of the code rB19WJ is "1-1" according to a control signal from the control circuit 39 based on the memory allocation designation code rB19WJ in the header signal. You can switch to select
これによって、コードrB19WJで指定された第1の
メモリ43又は第2のメモリ44に画素データが供給さ
れ嬉き込まれる。メモリ43.44はメモリリードコン
ト[1−ラ及び同期信号検出信号45よりの読み出し制
御信号に基づいて1フレ一ム分の画素データを読み出し
、これと共に再生に伴うジッタの補正を行なう。メモリ
43.44夫々より読み出された画素データは切換回路
46に供給される。As a result, pixel data is supplied to the first memory 43 or the second memory 44 designated by the code rB19WJ. The memories 43 and 44 read out one frame of pixel data based on the read control signal from the memory read controller [1-ra and the synchronization signal detection signal 45], and also correct jitter associated with reproduction. The pixel data read from each of the memories 43 and 44 is supplied to the switching circuit 46.
切換回路46はヘッダー信号中のメモリ読み出し指定コ
ードf’B19RJ1.:基づく制御回路39よりの制
御信号により、コードrB19RJの値が「0」のとき
メ[す43の出力画素データを取り出し、「1」のとき
メモリ44の出力画素データを取り出1Jよう切換えを
行ない、取り出した画素データをD/A変換器47に供
給する。D/A変換器47でD/Δ変換されて行られる
アナログ映像信号はエンコーダ48に供給される。この
アブログ映像信号はメモリリードコントローラ及び同期
信号発生回路45より供給される水平及び垂直の各同期
信号等を付加されて標準テレビジョン方式のテレビジョ
ン信号とされて出力端子49より出力される。The switching circuit 46 receives the memory read designation code f'B19RJ1. in the header signal. : Based on the control signal from the control circuit 39, when the value of the code rB19RJ is "0", the output pixel data of the memory 43 is taken out, and when it is "1", the output pixel data of the memory 44 is taken out. and supplies the extracted pixel data to the D/A converter 47. The analog video signal D/Δ-converted by the D/A converter 47 is supplied to an encoder 48 . This ablog video signal is added with horizontal and vertical synchronization signals supplied from the memory read controller and the synchronization signal generation circuit 45, and is converted into a standard television system television signal and outputted from the output terminal 49.
なお、コンポーネント符号化データを伴わないヘッダー
信号はカット操りを行なう際にだ1)各フレームのディ
ジタルビデオ信号の後に挿入すれば良く、ワイプ換りを
行なう際にはこのコンポーネント符号化データを伴わな
いヘッダー信号を挿入しなくとも良く、上記実施例に限
定されない。Note that a header signal that is not accompanied by component encoded data can be inserted after the digital video signal of each frame when performing a cut operation, and this component encoded data is not accompanied when performing a wipe change. It is not necessary to insert a header signal, and the present invention is not limited to the above embodiment.
なお、第2図示のコード変換装置4を取外して、第4図
示のフォーマットのヘッダー信号の状態でディジタルビ
デオ信号をディスク14に記録しておき、コード変換装
置を第7図示のヘッダー信号検出回路40内に設けるこ
とにより、ディスク14の再生時に書き込み指定コード
、読み出し指定コードを生成しても良く、上記実施例に
限定されない。Note that the code conversion device 4 shown in the second figure is removed and the digital video signal is recorded on the disk 14 in the header signal format shown in the fourth figure, and the code conversion device is inserted into the header signal detection circuit 40 shown in the seventh figure. By providing a write designation code and a read designation code within the disk 14, the write designation code and the read designation code may be generated when the disc 14 is reproduced, and the invention is not limited to the above embodiment.
発明の効果
上述の如く、本発明になるコード変換装置は、ヘッダー
信号のヘッダー識別コード、画面切換指示コード夫々よ
り、11き込み指定コード、読み出し指定コード夫々を
生成するため、表丞される各静止画のカット操り又はワ
イプ換りが画面切換コードの指示どおり行なわれ、上記
のヘッダー識別1−ド1画面切換指示コードを設けられ
たディジタルビデオ信号の編集を自由に行なうことが可
能となる等の特長を有している。Effects of the Invention As described above, the code conversion device according to the present invention generates the 11 loading designation code and readout designation code from the header identification code and screen switching instruction code of the header signal, so that each of the displayed Cutting or wiping of still images is performed as instructed by the screen switching code, making it possible to freely edit the digital video signal provided with the header identification 1-code 1 screen switching instruction code, etc. It has the following characteristics.
第1図は本発明装置の要部の一実施例の回路図、第2図
は本発明装置を適用したディスクの記録系の一実施例の
ブロック系統図、第3図はディジタルビデオ信号の一例
の信号フォーマットを示す図、第4図、第5図夫々は本
発明装置による変換前。
変換後人々のヘッダー信号のフォーマットの一例を示す
図、第6図はディスクに記録される1ブ[1ツクの信号
の一例のフォーマットを示す図、第7図はディスクの再
生系の一例のブロック系統図である。
1.3・・・ディジタルレコーダ、2・・・編集制御装
置、4・・・指定コード変換装置、5・・・信号処理回
路、14・・・ディスク、22.23・・・アンド回路
、24・・・インバータ、25・・・イクスクルーシI
オア回路、26・・・フリップフロップ。
第1図
第4図
手続有If正書
昭和61年 2月12日
■庁長官 宇賀道部 殿
4件の表示
昭和60年 特許願 第296896号発明の名称
コード変換装圃
11正を16者
Sffとの関係 特許出願人
住所 〒221 神奈川県横浜市神奈用区守屋町3丁
目12番地名称 (432) 日本ビクター株式会社
代表者 取締役ネ」艮 宍 道 −部
(埋入
住所 〒102 東京都千代田区麹町5丁目7番地6
、明細書の発明の詳細な説明の欄。
7.補正の内容
明aS中、第6頁第1行の「読み出し」を「書き込み」
と補正する。Fig. 1 is a circuit diagram of an embodiment of the main part of the device of the present invention, Fig. 2 is a block diagram of an embodiment of a disk recording system to which the device of the invention is applied, and Fig. 3 is an example of a digital video signal. FIGS. 4 and 5 are diagrams showing signal formats before conversion by the apparatus of the present invention. A diagram showing an example of the format of a header signal after conversion, Figure 6 is a diagram showing an example of the format of a 1-block signal recorded on a disc, and Figure 7 is a block diagram of an example of a disc playback system. It is a system diagram. 1.3...Digital recorder, 2...Editing control device, 4...Specified code conversion device, 5...Signal processing circuit, 14...Disk, 22.23...AND circuit, 24 ...Inverter, 25...Exclusi I
OR circuit, 26...flip-flop. Figure 1 Figure 4 Procedures available If official document February 12, 1986■ Director General Michibu Uga Display of 4 items 1985 Patent application No. 296896 Name of the invention Code conversion system 11 corrections 16 parties Sff Relationship with Patent Applicant Address: 3-12 Moriyacho, Kanayō-ku, Yokohama-shi, Kanagawa Prefecture 221 Name (432) Japan Victor Co., Ltd. Representative Director: Ai Shishi Michi-bu (Embedded Address: 102 Chiyoda-ku, Tokyo) Kojimachi 5-7-6
, the detailed description of the invention in the specification. 7. Correction details In aS, “read” in the first line of page 6 was changed to “write”
and correct it.
Claims (1)
ー信号が静止画情報を伴うものであるかどうかを表わす
ヘッダー識別コード、及び表示画面のカット換り又はワ
イプ換りを指示する画面切換指示コードを夫々取り出し
、該ヘッダー識別コード、画面切換指示コード夫々によ
り、該ヘッダー信号が静止画情報を伴わずかつカット換
りを指示するとき各1画面分の静止画情報が記憶される
第1のメモリ及び第2のメモリのうちのいずれか一方よ
りの静止画情報の読み出しを指定する読み出し指定コー
ドの値を変化させて生成し、また該ヘッダー信号が静止
画情報を伴いかつカット換りを指示するとき該ヘッダー
信号に伴う静止画情報を該第一のメモリ及び第2のメモ
リのいずれに書込むかを指定する書き込み指定コードを
該読み出し指定コードと異なるメモリを指定する値とし
、それ以外のとき該読み出し指定コードと同一のメモリ
を指定する値として生成し、該ヘッダー信号のヘッダー
識別コード、画面切換指示コード夫々を該書き込み指定
コード、読み出し指定コード夫々に置き換えるよう構成
したことを特徴とするコード変換装置。From the header signal in the digital video signal, extract a header identification code that indicates whether the header signal is accompanied by still image information, and a screen switching instruction code that instructs to change the display screen to cut or wipe. , the header identification code, and the screen switching instruction code, when the header signal accompanies still image information and instructs a cut change, the first memory and the second memory each store one screen worth of still image information. The header is generated by changing the value of a readout specification code that specifies reading of still image information from either one of the memories, and when the header signal includes still image information and instructs to change the cut. The write designation code that specifies whether to write the still image information accompanying the signal into the first memory or the second memory is a value that designates a memory different from the read designation code, and in other cases, the read designation A code converting device characterized in that the code is generated as a value specifying the same memory as the code, and the header identification code and screen switching instruction code of the header signal are replaced with the write specifying code and the read specifying code, respectively.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60296896A JPS62155683A (en) | 1985-12-27 | 1985-12-27 | Code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60296896A JPS62155683A (en) | 1985-12-27 | 1985-12-27 | Code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62155683A true JPS62155683A (en) | 1987-07-10 |
Family
ID=17839564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60296896A Pending JPS62155683A (en) | 1985-12-27 | 1985-12-27 | Code converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62155683A (en) |
-
1985
- 1985-12-27 JP JP60296896A patent/JPS62155683A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960013768B1 (en) | Digital data recording method | |
SU1003774A3 (en) | Device for playing-back analog colour video signal from magnetic tape | |
US4742519A (en) | Apparatus for decoding error correcting code | |
US5371602A (en) | Picture data recording/reproducing system for recording compressed picture data and reproducing recorded data with plural reproduction modes | |
US5396374A (en) | Method and apparatus for reproducing and after-recording digital information signals on magnetic tape | |
JPH0125275B2 (en) | ||
JPS6173207A (en) | Sound signal recording method | |
US5253120A (en) | Recording/reproducing apparatus for more efficient recording and reproduction of audio and video signals | |
US5359464A (en) | Methods of and apparatus for coding television signals having varying frame rates | |
US5239430A (en) | Digital information signal reproducing apparatus for reproducing a digital audio signal at a reproducing speed different from the recording speed | |
JPS62155683A (en) | Code converter | |
JPS59117713A (en) | Transmitting device of digital audio signal | |
JPH0316143Y2 (en) | ||
JP2785667B2 (en) | Optical disk recording device | |
JP3441004B2 (en) | Magnetic tape and digital recording / reproducing device | |
JP3214136B2 (en) | Digital signal recording device | |
JP3239408B2 (en) | Audio signal processing device for digital VTR | |
JPH01288078A (en) | Magnetic recording and reproducing device | |
JP2789598B2 (en) | Digital information signal processor | |
JPS61271671A (en) | Processing device for error information | |
JPH04330669A (en) | Digital magnetic recording/reproducing device | |
JPH0248883A (en) | Recording and reproducing device | |
JPH065934B2 (en) | Information signal recording disk | |
WO1996028813A1 (en) | Recording/reproducing device | |
JPS6253522A (en) | Method of recording and reproducing pcm signal |