JPS62155559A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS62155559A JPS62155559A JP60296011A JP29601185A JPS62155559A JP S62155559 A JPS62155559 A JP S62155559A JP 60296011 A JP60296011 A JP 60296011A JP 29601185 A JP29601185 A JP 29601185A JP S62155559 A JPS62155559 A JP S62155559A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type impurity
- impurity region
- transfer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000003384 imaging method Methods 0.000 claims description 11
- 238000009826 distribution Methods 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241001080526 Vertica Species 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は固体撮像装置に関する。
（発明の技術的前原とその問題点）
従来の埋め込み型ホトダイオードからなる画素を有する
固体＠像装置を第６図を用いて説明する。
固体＠像装置を第６図を用いて説明する。
Ｎ型半導体基板１表面にＰ型ウェル領域２が設けられて
いる。このＰ型ウェル領域２は、不純物温度が高くかつ
接合の深さの深い領域と不純物′ａ度が低くかつ接合の
深さの浅い領域とからなっている。この接合が浅くなっ
ているＰ型ウェル領域２表面に、電荷蓄積層としてのＮ
＋型不純物領域３が設けられている。またこのＮ＋型不
純物領域３表面には、Ｐ＋型不純物領域４が設けられ、
Ｎ＋型不純物層３に蓄積される信号電荷が界面の影響を
受けないようにした埋め込み型ホトダイオード構造を形
成している。
いる。このＰ型ウェル領域２は、不純物温度が高くかつ
接合の深さの深い領域と不純物′ａ度が低くかつ接合の
深さの浅い領域とからなっている。この接合が浅くなっ
ているＰ型ウェル領域２表面に、電荷蓄積層としてのＮ
＋型不純物領域３が設けられている。またこのＮ＋型不
純物領域３表面には、Ｐ＋型不純物領域４が設けられ、
Ｎ＋型不純物層３に蓄積される信号電荷が界面の影響を
受けないようにした埋め込み型ホトダイオード構造を形
成している。
接合が深いＰ型ウェル領域２表面に、転送チャンネルと
してのＮ型不純物領域５が設けられている。このＮ型不
純物領域とＮ＋型不純物領域３とにはされまたＰ型ウェ
ル領域２表面は読み出しチャンネル１０を形成している
。またＮ＋型不純物領域３に隣接して、信号電荷の混入
を防ぐための障壁層としてのＰ型不純物領域７が設けら
れている。そして、転送チャンネルとしてのＮ型不純物
領域５および読み出しチャンネル１０の上方には、絶縁
層８を介して、転送電極９が設けられている。
してのＮ型不純物領域５が設けられている。このＮ型不
純物領域とＮ＋型不純物領域３とにはされまたＰ型ウェ
ル領域２表面は読み出しチャンネル１０を形成している
。またＮ＋型不純物領域３に隣接して、信号電荷の混入
を防ぐための障壁層としてのＰ型不純物領域７が設けら
れている。そして、転送チャンネルとしてのＮ型不純物
領域５および読み出しチャンネル１０の上方には、絶縁
層８を介して、転送電極９が設けられている。
いま光が入射すると、光電変換により生成された信号電
荷は電荷蓄積層としてのＮ＋型不純物領域３に蓄積され
る。そして転送電極９に読み出し電圧が印加され、Ｎ＋
型不純物領域３に蓄積された信号電荷は読み出しチャン
ネル１０を通って転送チャンネルとしてのＮ型不純物領
ｊＪ５に移される。さらに転送電極９に転送パルスが印
加され、Ｎ型不純物領域５に移された信号電荷は、順次
転送されていく。
荷は電荷蓄積層としてのＮ＋型不純物領域３に蓄積され
る。そして転送電極９に読み出し電圧が印加され、Ｎ＋
型不純物領域３に蓄積された信号電荷は読み出しチャン
ネル１０を通って転送チャンネルとしてのＮ型不純物領
ｊＪ５に移される。さらに転送電極９に転送パルスが印
加され、Ｎ型不純物領域５に移された信号電荷は、順次
転送されていく。
また強い光が入射してＮ＋型不純物領域３に過剰電荷が
生成された場合、半導体基板１に逆バイアス（正電圧）
が印加され、シャロー・ウェル構造となっているＰ型ウ
ェル領域２は完全空乏化されているために、生成された
過剰電荷はバンチスルー電流として半導体基板１に排出
される。こうしてブルーミング現象が抑止される。
生成された場合、半導体基板１に逆バイアス（正電圧）
が印加され、シャロー・ウェル構造となっているＰ型ウ
ェル領域２は完全空乏化されているために、生成された
過剰電荷はバンチスルー電流として半導体基板１に排出
される。こうしてブルーミング現象が抑止される。
次に第６図のＡ−Ａ’線断面およびｃ’−ｃ’線断面の
深さ方向に対する電位分布をそれぞれ第７図および第８
図に、第７図および第８図を重ねあわせた電位分布を第
９図に示す。電荷蓄積層としてのＮ＋型不純物領域３が
完全空乏状態の電位分布（実線Ｘで示す）において、Ｎ
＋型不純物領域３内の最大電位■、は界面から距離Ｘｌ
１ｌの位置にある。またＮ＋型不純物領域３に過剰電荷
が生成され、半導体基板１に排出される状態の電位分布
（点線Ｘ′で示す）において、その最大電位をＶ ′と
する。さらに転送電極９に読み出し電圧が印加された状
態の電位分布（実線Ｚで示す）において、やはり界面か
らの距離 Ｘ、の位置の電位をＶＲとする。。
深さ方向に対する電位分布をそれぞれ第７図および第８
図に、第７図および第８図を重ねあわせた電位分布を第
９図に示す。電荷蓄積層としてのＮ＋型不純物領域３が
完全空乏状態の電位分布（実線Ｘで示す）において、Ｎ
＋型不純物領域３内の最大電位■、は界面から距離Ｘｌ
１ｌの位置にある。またＮ＋型不純物領域３に過剰電荷
が生成され、半導体基板１に排出される状態の電位分布
（点線Ｘ′で示す）において、その最大電位をＶ ′と
する。さらに転送電極９に読み出し電圧が印加された状
態の電位分布（実線Ｚで示す）において、やはり界面か
らの距離 Ｘ、の位置の電位をＶＲとする。。
完全空乏状態の最大電位Ｖ は、Ｎ＋型不純物領域３に
充分な信号電荷を蓄積するために、電位Ｖ□′より高く
なければならないし、また高ければ高い程よい。
充分な信号電荷を蓄積するために、電位Ｖ□′より高く
なければならないし、また高ければ高い程よい。
ところが転送電極９に印加される読み出し電圧のクロッ
ク振幅はせいぜい１０Ｖ程度が限度であるため、最大電
位Ｖｌｌｌが高すぎると、第９図に示されるように、読
み出しチャンネル１０内の電位■１がＮ＋型不純物領域
３内の最大電位Ｖｍより低くなり、Ｎ＋型不純物領域３
内に形成される電位の井戸に残留電荷を生じる。この残
留電荷は残像の原因となる。この残留電荷の発生を防ぐ
には、最大電位Ｖ が電位ｖＲより低くなければならな
い。
ク振幅はせいぜい１０Ｖ程度が限度であるため、最大電
位Ｖｌｌｌが高すぎると、第９図に示されるように、読
み出しチャンネル１０内の電位■１がＮ＋型不純物領域
３内の最大電位Ｖｍより低くなり、Ｎ＋型不純物領域３
内に形成される電位の井戸に残留電荷を生じる。この残
留電荷は残像の原因となる。この残留電荷の発生を防ぐ
には、最大電位Ｖ が電位ｖＲより低くなければならな
い。
このようにして、空乏状態の最大電位■。はＶ’＜Ｖ
≦ＶＲ（１） ｍＩＩｌ であることが求められる。
≦ＶＲ（１） ｍＩＩｌ であることが求められる。
また電荷蓄積層としてのＮ＋型不純物領域３に蓄積され
る最大信号電荷徂ＱＩＩｌａｘは、Ｑ ＝Ｃ（Ｖ
−Ｖ’） （２＞ｍａｘ ＰＤ
ｖａ ｎとなる。ただしＣＰＤＧ−を電荷
蓄積層の蓄積層けである。
る最大信号電荷徂ＱＩＩｌａｘは、Ｑ ＝Ｃ（Ｖ
−Ｖ’） （２＞ｍａｘ ＰＤ
ｖａ ｎとなる。ただしＣＰＤＧ−を電荷
蓄積層の蓄積層けである。
このように上記従来の固体搬像装置においては、完全空
乏状態の最大電位■、が（１）式の条件によって制約さ
れて電位変動範囲のマージン（ｖＩｌｌ−Ｖ ′）が小
さいために、チップサイズの縮小化あるいは多画素化に
伴う電荷蓄積層の蓄積容量ＣＰ［）の減少に従って蓄積
信号電荷畿が減少し、ダイナミック・レンジが狭くなる
という問題があった。
乏状態の最大電位■、が（１）式の条件によって制約さ
れて電位変動範囲のマージン（ｖＩｌｌ−Ｖ ′）が小
さいために、チップサイズの縮小化あるいは多画素化に
伴う電荷蓄積層の蓄積容量ＣＰ［）の減少に従って蓄積
信号電荷畿が減少し、ダイナミック・レンジが狭くなる
という問題があった。
本発明の目的は、広ダイナミック・レンジを有し、チッ
プ・サイズの縮小化あるいは多画素化を可能とする固体
撮像装置を提供することにある。
プ・サイズの縮小化あるいは多画素化を可能とする固体
撮像装置を提供することにある。
（発明の概要〕
本発明による固体撮像装置は、半導体基板と、この半導
体基板表面に設けられた接合の深さの浅い第１の領域と
接合の深さの深い第２の領域とを有する第１導電型ウェ
ル領域と、この第１導電型ウェル領域の第１の領域に設
けられ、入射光により生成される信号電荷を蓄積する画
素と、第１導電型ウェル領域の第２の領域の表面に設け
られ、信号電荷を転送する転送チルフンネルと、この転
送チャンネルと画素との間に設けられ、画素に蓄積され
た信号電荷を転送チャンネルに移送する読み出しチャン
ネルと、この読み出しチャンネルおよび転送チャンネル
の上方に絶縁層を介して設けられた転送電極とを備えた
固体撮像装置において、読み出しチャンネルを低濃度の
第２導電型不純物領域または低濃度の第１導電型不純物
領域で形成したことを特徴とする。これにより読み出し
チャンネルの電位が高くなり、画素の完全空乏状態の最
大電位が高く設定されるようにしたちのである。
体基板表面に設けられた接合の深さの浅い第１の領域と
接合の深さの深い第２の領域とを有する第１導電型ウェ
ル領域と、この第１導電型ウェル領域の第１の領域に設
けられ、入射光により生成される信号電荷を蓄積する画
素と、第１導電型ウェル領域の第２の領域の表面に設け
られ、信号電荷を転送する転送チルフンネルと、この転
送チャンネルと画素との間に設けられ、画素に蓄積され
た信号電荷を転送チャンネルに移送する読み出しチャン
ネルと、この読み出しチャンネルおよび転送チャンネル
の上方に絶縁層を介して設けられた転送電極とを備えた
固体撮像装置において、読み出しチャンネルを低濃度の
第２導電型不純物領域または低濃度の第１導電型不純物
領域で形成したことを特徴とする。これにより読み出し
チャンネルの電位が高くなり、画素の完全空乏状態の最
大電位が高く設定されるようにしたちのである。
以下、本発明を図示の一実施例に基づいて詳述する。
本発明の一実施例による固体撮像装置の断面を第１図に
示す。例えば比抵抗ρ。が約３５〜４５Ω−ｃａｎのＮ
型シリコン基板からなる半導体基板１表面に、Ｐ型ウェ
ル領域２が設けられている。このＰ型ウェル領域２は、
不純物濃度が例えば約２×１０１１０１５ＣＩで比較的
高くかつ接合の深さが例えば約５μで深い領域と不純物
ｆ５度が例えば約６×１０１４ＣＩ１１−３で比較的低
くかつ接合の深さが例えば約３μで浅い領域とからなっ
ている。この接合は深さの浅いシャロー・ウェル（Ｓｈ
ａｌｌｏｗ Ｗｅｌｌ）構造となっている。Ｐ型ウェル
領域２表面に、電荷蓄積層として不純物濃度が例えば約
１×１０１７ｃｍ−３のＮ＋型不純物領域３が設けられ
ていて、縦形オーバーフロードレイン（Ｖｅｒｔｉｃａ
ｌ ０ｖｅｒｆ’ｌｏｗＤｒａｉｎ ）構造を形成して
いる。
示す。例えば比抵抗ρ。が約３５〜４５Ω−ｃａｎのＮ
型シリコン基板からなる半導体基板１表面に、Ｐ型ウェ
ル領域２が設けられている。このＰ型ウェル領域２は、
不純物濃度が例えば約２×１０１１０１５ＣＩで比較的
高くかつ接合の深さが例えば約５μで深い領域と不純物
ｆ５度が例えば約６×１０１４ＣＩ１１−３で比較的低
くかつ接合の深さが例えば約３μで浅い領域とからなっ
ている。この接合は深さの浅いシャロー・ウェル（Ｓｈ
ａｌｌｏｗ Ｗｅｌｌ）構造となっている。Ｐ型ウェル
領域２表面に、電荷蓄積層として不純物濃度が例えば約
１×１０１７ｃｍ−３のＮ＋型不純物領域３が設けられ
ていて、縦形オーバーフロードレイン（Ｖｅｒｔｉｃａ
ｌ ０ｖｅｒｆ’ｌｏｗＤｒａｉｎ ）構造を形成して
いる。
またこの電荷蓄積層としてのＮ＋型不純物領ｗ！、３表
面には、不純物濃度が例えば約４×１０１７ｃｍ−３の
Ｐ＋型不純物領域４が設けられていて、電荷蓄積層とし
てのＮ＋型不純物領域３に蓄積される信号電荷が界面の
影響を受けないようにした埋め込み型ホトダイオード構
造の画素を形成している。
面には、不純物濃度が例えば約４×１０１７ｃｍ−３の
Ｐ＋型不純物領域４が設けられていて、電荷蓄積層とし
てのＮ＋型不純物領域３に蓄積される信号電荷が界面の
影響を受けないようにした埋め込み型ホトダイオード構
造の画素を形成している。
接合の深さの深いＰ型つェル領ｈｉ！２表面には、転送
チャンネルとして不純物１度が例えば約８×１０１６Ｃ
ｍ のＮ型不純物領域５が設けられている。
チャンネルとして不純物１度が例えば約８×１０１６Ｃ
ｍ のＮ型不純物領域５が設けられている。
この転送チャンネルとしてのＮ型不純物領域５と電荷蓄
積層としてのＮ＋型不純物領域３との間には、読み出し
チャンネルとして例えば不純物濃度が１ ｘ １０１６
ｃｒｎ−３のＮ型不純物領Ｍ６が設けられている。
積層としてのＮ＋型不純物領域３との間には、読み出し
チャンネルとして例えば不純物濃度が１ ｘ １０１６
ｃｒｎ−３のＮ型不純物領Ｍ６が設けられている。
また電荷蓄積層としてのＮ＋型不純物領ｉｔ３に隣接し
て、信号電荷の混入を防ぐための障壁層として不純物ａ
度が例えば約Ｉ Ｘ １０１７ｃｍ−”のＰ型不純物領
域７が設けられている。そして転送チャンネルとしての
Ｎ型不純物領域５および読み出しチャンネルとしてのＮ
−型不純物領［６の上方には、絶縁層８を介して転送電
極９が設けられている。
て、信号電荷の混入を防ぐための障壁層として不純物ａ
度が例えば約Ｉ Ｘ １０１７ｃｍ−”のＰ型不純物領
域７が設けられている。そして転送チャンネルとしての
Ｎ型不純物領域５および読み出しチャンネルとしてのＮ
−型不純物領［６の上方には、絶縁層８を介して転送電
極９が設けられている。
次に動作を説明する。
第１図の八−Ａ′線断面およびＢ’ Ｂ’線断面の深さ
方向に対する電位分布をそれぞれ第２図および第３図に
、第２図おにび第３図を重ねあわけた電位分布と第４図
に示す。第２図において、実線Ｘは電荷蓄積層としての
Ｎ＋望不純物領域３に信号電荷が全く蓄積されていない
状態、すなわら完全空乏状態の電位分布を表わしている
。また点線Ｘ′は電荷ａＶ４層としてのＮ＋型不純物領
域３に信号電荷が最大限に蓄積され、過剰電荷が半導体
基板１に排出されるときの電位分布を表わしている。さ
らに第３図において、実線Ｙは読み出しゲート電極が兼
用されている転送電極９に読み出し電圧が印加されたと
きの電位分布を表わしている。
方向に対する電位分布をそれぞれ第２図および第３図に
、第２図おにび第３図を重ねあわけた電位分布と第４図
に示す。第２図において、実線Ｘは電荷蓄積層としての
Ｎ＋望不純物領域３に信号電荷が全く蓄積されていない
状態、すなわら完全空乏状態の電位分布を表わしている
。また点線Ｘ′は電荷ａＶ４層としてのＮ＋型不純物領
域３に信号電荷が最大限に蓄積され、過剰電荷が半導体
基板１に排出されるときの電位分布を表わしている。さ
らに第３図において、実線Ｙは読み出しゲート電極が兼
用されている転送電極９に読み出し電圧が印加されたと
きの電位分布を表わしている。
実線Ｘで表わされる電位分布において、電荷蓄積層とし
てのＮ＋型不純物領域３内の最大電位を■ とし、Ｐ＋
型不純物領域４と絶縁層８との界面からこの最大電位Ｖ
の位置までの距離をＸｌｌ１とする。また点線Ｘ′で
表わされる電位分布にＪ３いて、Ｎ＋型不純物領域３内
の最大電位をＶｍ′とする。さらに実線Ｙで表わされる
電位分布にＪ′３いて、読み出しチャンネルとしてのＮ
−型不純物領域６の絶縁層９との界面から距離ｘ０の位
置における電位を■１とする。
てのＮ＋型不純物領域３内の最大電位を■ とし、Ｐ＋
型不純物領域４と絶縁層８との界面からこの最大電位Ｖ
の位置までの距離をＸｌｌ１とする。また点線Ｘ′で
表わされる電位分布にＪ３いて、Ｎ＋型不純物領域３内
の最大電位をＶｍ′とする。さらに実線Ｙで表わされる
電位分布にＪ′３いて、読み出しチャンネルとしてのＮ
−型不純物領域６の絶縁層９との界面から距離ｘ０の位
置における電位を■１とする。
いま強い光が入射して電荷蓄積層としてのＮ＋型不純物
領域３に過剰電荷が生成された場合、半導体基板１に逆
バイアス（正電圧）が印加され、シャローウェル構造と
なっているＰ型ウェル領域２は完全空乏化されるために
、生成された過剰電荷はバンチスルー電流として半導体
基板１に排出される。これによりブルーミング現象が抑
止される。
領域３に過剰電荷が生成された場合、半導体基板１に逆
バイアス（正電圧）が印加され、シャローウェル構造と
なっているＰ型ウェル領域２は完全空乏化されるために
、生成された過剰電荷はバンチスルー電流として半導体
基板１に排出される。これによりブルーミング現象が抑
止される。
このとぎ電荷蓄積層としてのＮ＋型不純物領域３内の電
位ＶＩＩｌ′ は、過剰電荷を半導体基板１に排出する
ために、２〜３■程度なくてはならないし、また過剰電
荷が全て半導体基板１に排出されていくためにその電圧
値より小さくなることはない。そしてこの過剰電荷が読
み出しチャンネルとしてのＮ−型不純物領域６を通って
転送チャンネルとしてのＮ型不純物領域５に流れ込み、
ブルーミング現象を生じることのないように、転送電極
９に読み出し電圧が印加れていない状態における読み出
しチャンネル内してのＮ−型不純物領域６内の最大電位
が電位Ｖ□′より高くなってはならない。この制御は、
読み出しチャンネルとしてのＮ−型不純物領域６の不純
物濃度を高寸ぎないように設定することにより行なわれ
る。
位ＶＩＩｌ′ は、過剰電荷を半導体基板１に排出する
ために、２〜３■程度なくてはならないし、また過剰電
荷が全て半導体基板１に排出されていくためにその電圧
値より小さくなることはない。そしてこの過剰電荷が読
み出しチャンネルとしてのＮ−型不純物領域６を通って
転送チャンネルとしてのＮ型不純物領域５に流れ込み、
ブルーミング現象を生じることのないように、転送電極
９に読み出し電圧が印加れていない状態における読み出
しチャンネル内してのＮ−型不純物領域６内の最大電位
が電位Ｖ□′より高くなってはならない。この制御は、
読み出しチャンネルとしてのＮ−型不純物領域６の不純
物濃度を高寸ぎないように設定することにより行なわれ
る。
次に通常の光が入射して、光電変換により生成された信
号電荷が電荷蓄積層としてのＮ＋型不純物領域３に蓄積
された場合、埋め込み型ホトダイオード構造により信号
電荷はバルク中に蓄積されて界面の影響を受けない。そ
して読み出しゲート電極を兼用した転送電極９に読み出
し電圧が印加され、電荷蓄積層としてのＮ＋型不純物領
域３に蓄積された信号電荷は読み出しチャンネルとして
のＮ−型不純物領域６を通って転送チャンネルとしての
Ｎ型不純物領域ｊ、５に移される。ざら−に転送電極９
に転送パルスが印加され、転送チャンネルとしてのＮ型
不純物領域５に移された信号電荷は順次転送チャンネル
を通って転送されていく。
号電荷が電荷蓄積層としてのＮ＋型不純物領域３に蓄積
された場合、埋め込み型ホトダイオード構造により信号
電荷はバルク中に蓄積されて界面の影響を受けない。そ
して読み出しゲート電極を兼用した転送電極９に読み出
し電圧が印加され、電荷蓄積層としてのＮ＋型不純物領
域３に蓄積された信号電荷は読み出しチャンネルとして
のＮ−型不純物領域６を通って転送チャンネルとしての
Ｎ型不純物領域ｊ、５に移される。ざら−に転送電極９
に転送パルスが印加され、転送チャンネルとしてのＮ型
不純物領域５に移された信号電荷は順次転送チャンネル
を通って転送されていく。
このとき、まず完全空乏状態の最大電位■、は、電荷蓄
積層としてのＮ＋型不純物領域３に充分な信号電荷を蓄
積するために、電位Ｖ、′より高くなければならないし
、また高ければ高い程よい。
積層としてのＮ＋型不純物領域３に充分な信号電荷を蓄
積するために、電位Ｖ、′より高くなければならないし
、また高ければ高い程よい。
しかし他方で電荷蓄積層としてのＮ＋型不純物領域３内
の電位井戸に残像の原因となる残留電荷を生じないよう
にするために、最大電位ＶＩＩｌは電位ＶＲより低くな
ければならないという上限がある。
の電位井戸に残像の原因となる残留電荷を生じないよう
にするために、最大電位ＶＩＩｌは電位ＶＲより低くな
ければならないという上限がある。
そして電位■１を規定する読み出し電圧のクロック振幅
はせいぜい１０ＶＰｉ！度が限度である。本実施例によ
れば、読み出しチャンネルとしてＮ−型不純物領域６を
設けることにより実線Ｙで表わされる電位分布を従来の
電位分布より高くすることができる。すなわち電位ＶＲ
が高くなり、従って完全空乏状態の最大電位Ｖ□を従来
よりも高く設定することができる。一般に、読み出し電
圧が印加されていない状態で読み出しチャンネル内の最
大電位は１ｖ程度まで高くすることができる。
はせいぜい１０ＶＰｉ！度が限度である。本実施例によ
れば、読み出しチャンネルとしてＮ−型不純物領域６を
設けることにより実線Ｙで表わされる電位分布を従来の
電位分布より高くすることができる。すなわち電位ＶＲ
が高くなり、従って完全空乏状態の最大電位Ｖ□を従来
よりも高く設定することができる。一般に、読み出し電
圧が印加されていない状態で読み出しチャンネル内の最
大電位は１ｖ程度まで高くすることができる。
また転送中の信号電荷が転送チャンネルとしてのＮ型不
純物領域５から読み出しチャンネルとしてＮ−型不純物
領域６を通って電荷蓄積層としてのＮ＋型不純物領域３
に漏れ込んでしまわないように、読み出しチャンネルと
してのＮ−型不純物領域６内の最大電位が転送パルスの
低レベルの電位よりも低くなければならない。この制御
も、読み出しチャンネルとしてのＮ−型不純物領域６の
不純物濃度を高すぎないように設定することにより行な
われる。
純物領域５から読み出しチャンネルとしてＮ−型不純物
領域６を通って電荷蓄積層としてのＮ＋型不純物領域３
に漏れ込んでしまわないように、読み出しチャンネルと
してのＮ−型不純物領域６内の最大電位が転送パルスの
低レベルの電位よりも低くなければならない。この制御
も、読み出しチャンネルとしてのＮ−型不純物領域６の
不純物濃度を高すぎないように設定することにより行な
われる。
このように本実施例によれば、読み出しチャンネルとし
て上記条件を満たすように高すぎることなく適正に制御
された不純物濃度を有するＮ−型不純物領域６を設ける
ことにより、電荷蓄積層としてのＮ＋型不純物領域３の
完全空乏状態の最大電位Ｖｍが従来よりも高く設定する
ことができ、従って電荷蓄積層としてのＮ＋型不純物領
域３に従来よりも多くの信号電荷を蓄積することができ
る。このためチップサイズの縮小化あるいは多画素化に
伴う電荷蓄積層の蓄積層ｕ ｃ ｐｏの減少を、電荷蓄
積層の電位変動範囲のマージン（ＶＩＩｌ−Ｖ□′ ）
を大きくとることにより克服し、充分に広いダイナミッ
ク・レンジを得ることができる。
て上記条件を満たすように高すぎることなく適正に制御
された不純物濃度を有するＮ−型不純物領域６を設ける
ことにより、電荷蓄積層としてのＮ＋型不純物領域３の
完全空乏状態の最大電位Ｖｍが従来よりも高く設定する
ことができ、従って電荷蓄積層としてのＮ＋型不純物領
域３に従来よりも多くの信号電荷を蓄積することができ
る。このためチップサイズの縮小化あるいは多画素化に
伴う電荷蓄積層の蓄積層ｕ ｃ ｐｏの減少を、電荷蓄
積層の電位変動範囲のマージン（ＶＩＩｌ−Ｖ□′ ）
を大きくとることにより克服し、充分に広いダイナミッ
ク・レンジを得ることができる。
なお上記実施例においては読み出しチ１ｔンネルとして
Ｎ−型不純物領域６を設けたが、第５図に示すようにＰ
型ウェル領域２の不純物濃度より低い濃度のＰ−型不純
物領域６′を設けても、読み出しチャンネルにおける電
位分布を高くすることができる。ただし、Ｎ−型不純物
領域６の場合より電位分布は低くなる。
Ｎ−型不純物領域６を設けたが、第５図に示すようにＰ
型ウェル領域２の不純物濃度より低い濃度のＰ−型不純
物領域６′を設けても、読み出しチャンネルにおける電
位分布を高くすることができる。ただし、Ｎ−型不純物
領域６の場合より電位分布は低くなる。
また上記実施例はＮ型半導体基板を用いたが、半導体基
板および全ての不純物領域の導電型と逆型にし、半導体
基板および転送電極に印加する電圧の極性を逆にしても
よい。
板および全ての不純物領域の導電型と逆型にし、半導体
基板および転送電極に印加する電圧の極性を逆にしても
よい。
さらに上記実施例では画素として埋め込み型オートダイ
オードを用いたが、ＭＯＳキャパシタを画素として用い
てもよい。
オードを用いたが、ＭＯＳキャパシタを画素として用い
てもよい。
以上の通り、本発明によれば広いダイナミック・レンジ
を有し、固体搬像装置のチップ・サイズの縮小化あるい
は多画素化をはかることができる。
を有し、固体搬像装置のチップ・サイズの縮小化あるい
は多画素化をはかることができる。
第１図は本発明の一実施例による固体搬像装置を示す断
面図、第２図ないし第４図はそれぞれ本発明の一実施例
による固体搬像装置の電位分布を示す図、第５図は本発
明の他の実施例による固体搬像装置を示り゛断面図、第
６図は従来の固体搬像装置を示す断面図、第７図ないし
第９図はそれぞれ従来の固体搬像装置の電位分布を示す
図である。 １・・・半導体基板、２・・・Ｐ型ウェル領域、３・・
・Ｎ＋型不純物領域、４・・・Ｐ″型不純物領域、５・
・・Ｎ型不純物領域、６・・・Ｎ−型不純物領域、７・
・・Ｐ型不純物領域、８・・・絶縁層、９・・・転送電
極、１０・・・読み出しチャンネル。 出願人代理人 佐 １俸 −雄 第１図 第２図 ８Ｃ；−：Ｎ−Ｐ Ｎ ８’第３図 第４図 第５図 第７図 Ｃ１：、’ＰＮ Ｃ’ 第８図
面図、第２図ないし第４図はそれぞれ本発明の一実施例
による固体搬像装置の電位分布を示す図、第５図は本発
明の他の実施例による固体搬像装置を示り゛断面図、第
６図は従来の固体搬像装置を示す断面図、第７図ないし
第９図はそれぞれ従来の固体搬像装置の電位分布を示す
図である。 １・・・半導体基板、２・・・Ｐ型ウェル領域、３・・
・Ｎ＋型不純物領域、４・・・Ｐ″型不純物領域、５・
・・Ｎ型不純物領域、６・・・Ｎ−型不純物領域、７・
・・Ｐ型不純物領域、８・・・絶縁層、９・・・転送電
極、１０・・・読み出しチャンネル。 出願人代理人 佐 １俸 −雄 第１図 第２図 ８Ｃ；−：Ｎ−Ｐ Ｎ ８’第３図 第４図 第５図 第７図 Ｃ１：、’ＰＮ Ｃ’ 第８図
Claims (1)
- 【特許請求の範囲】 １、半導体基板と、 この半導体基板表面に設けられた接合の深さの浅い第１
の領域と接合の深さの深い第２の領域とを有する第１導
電型ウェル領域と、 この第１導電型ウェル領域の第１の領域に設けられ、入
射光により生成される信号電荷を蓄積する画素と、 前記第１導電型ウェル領域の第２の領域の表面に設けら
れ、信号電荷を転送する転送チャンネルと、 この転送チャンネルと前記画素との間に設けられ、前記
画素に蓄積された信号電荷を前記転送チャンネルに移送
する読み出しチャンネルと、この読み出しチャンネルお
よび前記転送チャンネルの上方に絶縁層を介して設けら
れた転送電極を備えた固体撮像装置において、 前記読み出しチャンネルが低濃度の第２導電型不純物領
域からなることを特徴とする固体撮像装置。 ２、半導体基板と、 この半導体基板表面に設けられた接合の深さの浅い第１
の領域と接合の深さの深い第２の領域とを有する第１導
電型ウェル領域と、 この第１導電型ウェル領域の第１の領域に設けられ、入
射光により生成される信号電荷を蓄積する画素と、 前記第１導電型ウェル領域の第２の領域の表面に設けら
れ、信号電荷を転送する転送チャンネルと、 この転送チャンネルと前記画素との間に設けられ、前記
画素に蓄積された信号電荷を前記転送チャンネルに移送
する読み出しチャンネルと、この読み出しチャンネルお
よび前記転送チャンネルの上方に絶縁層を介して設けら
れた転送電極と を備えた固体撮像装置において、 前記読み出しチャンネルが低濃度の第１導電型不純物領
域からなることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296011A JPS62155559A (ja) | 1985-12-27 | 1985-12-27 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296011A JPS62155559A (ja) | 1985-12-27 | 1985-12-27 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62155559A true JPS62155559A (ja) | 1987-07-10 |
Family
ID=17827964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296011A Pending JPS62155559A (ja) | 1985-12-27 | 1985-12-27 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62155559A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0240956A (ja) * | 1988-07-30 | 1990-02-09 | Sony Corp | 固体撮像装置及びその駆動方法 |
| JPH02280377A (ja) * | 1989-04-20 | 1990-11-16 | Matsushita Electron Corp | 固体撮像装置およびその駆動方法 |
| WO1992003850A2 (en) * | 1990-08-13 | 1992-03-05 | Eastman Kodak Company | Image sensor having transfer gate between the photodiode and the ccd element |
| JPH0846168A (ja) * | 1994-07-28 | 1996-02-16 | Nec Corp | 固体撮像装置 |
| US5567632A (en) * | 1991-12-20 | 1996-10-22 | Nakashiba; Yasutaka | Method for fabricating solid state image sensor device having buried type photodiode |
-
1985
- 1985-12-27 JP JP60296011A patent/JPS62155559A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0240956A (ja) * | 1988-07-30 | 1990-02-09 | Sony Corp | 固体撮像装置及びその駆動方法 |
| JPH02280377A (ja) * | 1989-04-20 | 1990-11-16 | Matsushita Electron Corp | 固体撮像装置およびその駆動方法 |
| WO1992003850A2 (en) * | 1990-08-13 | 1992-03-05 | Eastman Kodak Company | Image sensor having transfer gate between the photodiode and the ccd element |
| US5567632A (en) * | 1991-12-20 | 1996-10-22 | Nakashiba; Yasutaka | Method for fabricating solid state image sensor device having buried type photodiode |
| JPH0846168A (ja) * | 1994-07-28 | 1996-02-16 | Nec Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851890A (en) | Solid-state image sensor | |
| US5698874A (en) | Photoelectric cell having first and second insulated gates on first and second channel forming regions | |
| KR100256835B1 (ko) | 자동 블루밍 방지와 넓은 다이나믹 레인지를 갖는 단일 스플릿 게이트 mos 트랜지스터 액티브 화소 센서 셀 | |
| EP0854516B1 (en) | Partially pinned photodiode for solid state image sensors | |
| US4672455A (en) | Solid-state image-sensor having reverse-biased substrate and transfer registers | |
| JP3645585B2 (ja) | オーバフロードレイン構造を有する電荷結合素子型固体撮像装置 | |
| US4484210A (en) | Solid-state imaging device having a reduced image lag | |
| US7154137B2 (en) | Image sensor and pixel having a non-convex photodiode | |
| US6982183B2 (en) | Method and system for manufacturing a pixel image sensor | |
| US4462047A (en) | Solid state imager with blooming suppression | |
| EP0491922A1 (en) | Antiblooming structure for solid-state image sensor | |
| US4748486A (en) | Solid-state image sensor | |
| Yutani et al. | 1040* 1040 element PtSi Schottky-barrier IR image sensor | |
| US6551910B2 (en) | Method of manufacturing solid-state image pickup device | |
| US5774182A (en) | Solid-state image sensor device with pixel array structure of interline transfer CCD image sensor | |
| JPS62155559A (ja) | 固体撮像装置 | |
| US5621231A (en) | Solid-state imager | |
| JP3285928B2 (ja) | 固体撮像装置 | |
| US5397730A (en) | Method of making a high efficiency horizontal transfer section of a solid state imager | |
| US5047862A (en) | Solid-state imager | |
| JP2901328B2 (ja) | 固体撮像素子 | |
| JP4069475B2 (ja) | 電荷検出装置並びにこれを搭載した電荷転送装置および固体撮像装置 | |
| JPH0347624B2 (ja) | ||
| JPS6327057A (ja) | 固体撮像装置 | |
| JPS62147767A (ja) | 固体イメ−ジ・センサ |