JPS6214877U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの考案に係るデジタルコンバーセン
ス回路の概略構成図、第２図はこの考案の一実施
例を示す構成説明図、第３図はこの考案の回路に
よるコンバーセンス調整中に得られるパラボラ波
信号、第４図は、タイミング発生回路のタイミン
グカウンタの構成例を示す図、第５図はアドレス
発生回路の例を示す図、第６図は第５図の回路の
タイミングチヤート、第７図は第２図のラツチ回
路のラツチタイミングとそのデータを示す説明図
、第８図は第２図の補正量発生部のタイミングを
得る回路を示す図、第９図は第８図の回路のタイ
ミングチヤート、第１０図は第２図のメモリ及び
バツフア回路のタイミングを得る回路を示す図、
第１１図は第１０図の回路のタイミングチヤート
、第１２図は第２図のメモリの書き込み読み出し
切換信号発生回路を示す図、第１３図はコンバー
ゼンセ回路の概略を示す回路図、第１４図は第１
３図の出力回路の具体例を示す回路図、第１５図
、第１６図はそれぞれ従来のコンバーゼンス回路
によるパラボラ波信号の説明図である。 ２３１，２３４……信号切換器、２３２……加
算器、２３３……ラツチ回路、２４１……メモリ
、２４２，２４５……バツフア回路、２４３，２
４４……ラツチ回路。 Figure 1 is a schematic configuration diagram of a digital convergence circuit according to this invention, Figure 2 is a configuration explanatory diagram showing an embodiment of this invention, and Figure 3 is a parabola obtained during convergence adjustment by the circuit of this invention. FIG. 4 is a diagram showing an example of the configuration of a timing counter in a timing generation circuit, FIG. 5 is a diagram showing an example of an address generation circuit, FIG. 6 is a timing chart of the circuit in FIG. 5, and FIG. is an explanatory diagram showing the latch timing of the latch circuit in FIG. 2 and its data, FIG. 8 is a diagram showing a circuit for obtaining the timing of the correction amount generating section in FIG. 2, and FIG. 9 is a diagram showing the timing of the circuit in FIG. 8. Chart, FIG. 10 is a diagram showing a circuit for obtaining the timing of the memory and buffer circuit of FIG.
FIG. 11 is a timing chart of the circuit in FIG. 10, FIG. 12 is a diagram showing the write/read switching signal generation circuit of the memory in FIG. 2, FIG. 13 is a circuit diagram showing an outline of the convergence circuit, and FIG. 1st
FIG. 3 is a circuit diagram showing a specific example of the output circuit, and FIGS. 15 and 16 are explanatory diagrams of a parabolic wave signal by a conventional convergence circuit, respectively. 231, 234... Signal switcher, 232... Adder, 233... Latch circuit, 241... Memory, 242, 245... Buffer circuit, 243, 2
44...Latch circuit.

Claims (1)

【実用新案登録請求の範囲】 画面の表示領域と非表示領域にわたつて複数の
コンバーゼンス補正点を設定し、メモリの前記補
正点に対応したアドレスに補正データを記憶せし
め、前記補正データを読み出すことでコンバーゼ
ンス補正波形を作るデジタルコンバーゼンス回路
において、 前記補正データをその値を補正するために読み
出す読み出し手段と、前記補正データの値を操作
に応じて修正し読み出したアドレスと同じアドレ
スに修正した補正データを書き込む手段と、前記
補正データが前記非表示領域のデータである場合
に、その補正データを強制的に一定の値にして前
記メモリに書き込む手段とを具備したことを特徴
とするデジタルコンバーゼンス回路。[Claims for Utility Model Registration] Setting a plurality of convergence correction points across a display area and a non-display area of a screen, storing correction data in an address corresponding to the correction points in a memory, and reading out the correction data. A digital convergence circuit that generates a convergence correction waveform in a digital convergence circuit that reads out the correction data in order to correct its value, and correction data that corrects the value of the correction data according to an operation and corrects it to the same address as the read address. and, when the correction data is data of the non-display area, a means for forcing the correction data to a constant value and writing it into the memory.