JPS62145619A - Electromagnetic contactor exciting circuit - Google Patents
Electromagnetic contactor exciting circuitInfo
- Publication number
- JPS62145619A JPS62145619A JP28550485A JP28550485A JPS62145619A JP S62145619 A JPS62145619 A JP S62145619A JP 28550485 A JP28550485 A JP 28550485A JP 28550485 A JP28550485 A JP 28550485A JP S62145619 A JPS62145619 A JP S62145619A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- coil
- voltage
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Relay Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はスイッチング素子を用いた電磁石の駆動装置に
係り、特に異なる２を圧に対して開閉操作可能な電磁接
触器に好適な電磁石駆動回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an electromagnet drive device using a switching element, and particularly relates to an electromagnet drive circuit suitable for an electromagnetic contactor that can be opened and closed according to two different pressures. .
従来のスイッチング素子を用いた電磁石駆動装置は１例
えば特開昭５５−１０３６８４号に開示されているよう
に、所定のパルス幅の駆動制御信号を積分した信号を電
圧１周波数変換回路に印加して最初に所定幅の駆動開始
パルスを発生し。A conventional electromagnet drive device using a switching element is one that applies a signal obtained by integrating a drive control signal with a predetermined pulse width to a voltage and frequency conversion circuit, as disclosed in JP-A-55-103684, for example. First, a drive start pulse of a predetermined width is generated.
これに引続いて順次狭幅となる電流制御パルスを、駆動
制御信号が印加されている間発生するよう釦なっていた
。Subsequently, the button was configured to generate current control pulses of progressively narrower width while the drive control signal was being applied.
また、実公昭５９−３８０１６号に開示されているよう
に、全波整流回路にサイリスタを介してコイルを接続し
、トランジスタ、ＰＵＴ等を用いて発振回路を形成し、
この発振回路の出力でサイリスタを導通させるよう回路
を構成し投入から所定時間後に発振回路のコンデンサの
充電回路を切換えて、投入から所定時間までは起動電流
として大電流を流し、所定時間後は保持電流として小さ
な電流を流すようになっていたうしかし、これらの従来
例においては、Ｖｌ電源電圧変動に対する補償を行うこ
とは開示されているが１例えば１００Ｖ、！： ２００
Ｖ、あルイハ２００Ｖト４００ｖという２つの異なる電
源電圧に対してコイルを共用化するという技術的思想は
開示されていない。In addition, as disclosed in Utility Model Publication No. 59-38016, a coil is connected to a full-wave rectifier circuit via a thyristor, and an oscillation circuit is formed using transistors, PUTs, etc.
A circuit is configured to conduct the thyristor with the output of this oscillation circuit, and after a predetermined time after turning on, the charging circuit for the capacitor of the oscillation circuit is switched, and a large current is passed as a starting current for a predetermined time after turning on, and after a predetermined time, it is maintained. However, in these conventional examples, compensation for Vl power supply voltage fluctuations is disclosed, but for example, 100V! : 200
The technical idea of sharing a coil for two different power supply voltages, 200V and 400V, is not disclosed.
また１本発明に至る過程でコイルな２電圧共用にするた
めに、コイルにパルス状の電圧を印加し、そのパルス幅
を入力電圧に応じて変化させるよう構成したものが検討
され、特願昭５９−２６０６９５号として出願された。In addition, in the process leading to the present invention, in order to enable the coil to share two voltages, a structure was studied in which a pulsed voltage was applied to the coil and the pulse width was changed according to the input voltage. It was filed as No. 59-260695.
しかし、この出願では、一つの入力′電圧に対して発生
するパルスのパルス幅および周期が一定であるので８例
えば１００Ｖ用のコイルを有するものに入力電圧として
２００ｖを印加する場合を考えると、投入時間な蝮くす
るためにパルス幅を大きく設定すると投入時の消費電力
が増大して余剰電流が増えてコイルの焼損および衝撃力
の増大によるコアの摩耗等の不具合が発生することが考
えられ、これらの不具合の発生防［ヒのために導通時間
を短（すると投入時間が長くなるという問題がある。However, in this application, the pulse width and period of the pulses generated for one input voltage are constant. If the pulse width is set large to reduce the time delay, the power consumption during power-on will increase, resulting in an increase in surplus current, which may cause problems such as coil burnout and core wear due to increased impact force. To prevent these problems from occurring, there is a problem in that the conduction time is shortened (this results in a longer turn-on time).
本発明の目的は、コイルの入力許容電圧の範囲を拡大し
１例えば、ＡＣ１００Ｖ〜２５０ｖのような広範囲の電
圧仕様に対して同一定格電圧のコイルを使用することが
できる電磁石の駆動装置を提供することにある。An object of the present invention is to provide an electromagnet drive device that expands the range of permissible input voltage of the coil and allows the use of coils with the same rated voltage for a wide range of voltage specifications, such as AC 100V to 250V. There is a particular thing.
本発明は整流回路と、該整流回路に接続されて断続的な
電圧を印加してコイルを励磁する電磁石駆動回路と、該
電磁石駆動回路の出力に基いてコイル電流を制御するス
イッチング素子とを備えて成る電磁接触器のコイル励磁
回路において、前記電磁石駆動回路は前記整流回路の出
力を積分する積分回路と、前記コイルに投入電流を供給
するための信号を発生する投入信号発生手段と、前記コ
イルに保持電流を供給するための信号を発生する保持信
号発生手段と、前記整流回路に定格電圧が印加されてか
ら所定時間後釦出力を発生する遅延回路と、該遅延回路
の出力に基いて前記コイルに印加する電圧を前記投入信
号発生手段の出力から前記保持信号発生手段の出力へ切
換える切換回路とを備えて成ることを特徴とするもので
ある。The present invention includes a rectifier circuit, an electromagnet drive circuit that is connected to the rectifier circuit and applies an intermittent voltage to excite the coil, and a switching element that controls the coil current based on the output of the electromagnet drive circuit. In a coil excitation circuit for an electromagnetic contactor, the electromagnet drive circuit includes an integrating circuit that integrates an output of the rectifier circuit, a closing signal generating means that generates a signal for supplying a closing current to the coil, and a closing signal generating means that generates a signal for supplying closing current to the coil. holding signal generating means for generating a signal for supplying a holding current to the rectifying circuit; a delay circuit for generating a button output after a predetermined period of time after the rated voltage is applied to the rectifier circuit; The present invention is characterized by comprising a switching circuit that switches the voltage applied to the coil from the output of the closing signal generating means to the output of the holding signal generating means.
好ましい実施態様によれば、前記投入信号発生手段は、
前記積分回路の出力に基いてＯＮデユーティが漸減する
パルス列を発生する第１の発振回路であり、前記保持信
号発生手段は一定周期で発振し前記積分回路の出力電圧
レベルに応じてパルス幅が変化するパルス列を発生する
第２の発振回路である。According to a preferred embodiment, the input signal generating means includes:
A first oscillation circuit that generates a pulse train whose ON duty gradually decreases based on the output of the integrating circuit, and the holding signal generating means oscillates at a constant cycle, and the pulse width changes according to the output voltage level of the integrating circuit. This is a second oscillation circuit that generates a pulse train.
好ましい他の実施態様によれば、前記投入信。According to another preferred embodiment, the input signal.
号発生手段は前記積分回路の出力に基いてＯＮデユーテ
ィが漸減するパルス列を発生する第１の発振回路であり
、前記保持信号発生手段は前記遅延回路である。The signal generating means is a first oscillation circuit that generates a pulse train whose ON duty gradually decreases based on the output of the integrating circuit, and the holding signal generating means is the delay circuit.
以下０本発明の実施例について説明する。 Examples of the present invention will be described below.
本発明の第１実施例を第１図〜第６図により説明する。A first embodiment of the present invention will be described with reference to FIGS. 1 to 6.
第１図は本実施例の回路構成を示すブロック図である。FIG. 1 is a block diagram showing the circuit configuration of this embodiment.
図中１は入力電源、２は整流回路。In the figure, 1 is the input power supply and 2 is the rectifier circuit.
３は制御回路４の電源、５はスイッチング素子であるト
ランジスタ、６は電磁石コイル、７はホイーリングダイ
オードである。本実施例において入力電源ｌは５０Ｈｚ
または６０Ｈｚの商用電源である。3 is a power supply for the control circuit 4, 5 is a transistor which is a switching element, 6 is an electromagnetic coil, and 7 is a wheeling diode. In this example, the input power source l is 50Hz.
Or 60Hz commercial power supply.
第２図は、駆動制御回路４の構成例を示すブロック図で
６本例では電圧検出回路４２．信号遅延回路４３．入力
電圧積分回路４１．鋸歯状波発生回路４４．比較回路４
６．コイル保持状態駆動回路４５、出力切換回路４７で
構成されている。FIG. 2 is a block diagram showing an example of the configuration of the drive control circuit 4. In this example, there are six voltage detection circuits 42. Signal delay circuit 43. Input voltage integration circuit 41. Sawtooth wave generation circuit 44. Comparison circuit 4
6. It is composed of a coil holding state drive circuit 45 and an output switching circuit 47.
本実施例の具体的な回路を第３図に示し、主要部の波形
をそれぞれ第４図〜第６図に示す。A specific circuit of this embodiment is shown in FIG. 3, and waveforms of the main parts are shown in FIGS. 4 to 6, respectively.
なお、第４図および第５図はそれぞれ入力電源の電圧を
１例として１００Ｖ 、 ２００Ｖとした場合の波形図
である。本実施例において整流回路２は、ダイオードブ
リッジＤｌで構成さ゛れ、ブリッジＤｔの交流入力側は
入力電源１に接続され、直流出力側はマイナス側がグラ
ウ、ンド（以下ＧＮＤ ）に落され、プラス側が電源回
路３および電磁石コイル６に接続されるとともに積分回
路４１．電圧検出回路４２．信号遅延回路４３のそれぞ
れの入力端子に接続され、第４図および第５図のαに示
す波形を発生する。電源回路３は周知の安定化電源回路
であり、整流回路２の出力電圧を安定化して各回路の電
源電圧Ｖｃｃとして電圧検出回路４２．信号遅延回路４
３．鋸歯状波発生回路４４゜コイル保持状態駆動回路４
５にそれぞれ供給する。Note that FIGS. 4 and 5 are waveform diagrams when the voltage of the input power source is, for example, 100V and 200V, respectively. In this embodiment, the rectifier circuit 2 is composed of a diode bridge Dl, the AC input side of the bridge Dt is connected to the input power source 1, the negative side of the DC output side is connected to ground (hereinafter referred to as GND), and the positive side is connected to the power source 1. The integration circuit 41 is connected to the circuit 3 and the electromagnetic coil 6 . Voltage detection circuit 42. It is connected to each input terminal of the signal delay circuit 43 and generates the waveform shown at α in FIGS. 4 and 5. The power supply circuit 3 is a well-known stabilized power supply circuit, which stabilizes the output voltage of the rectifier circuit 2 and uses it as the power supply voltage Vcc of each circuit in the voltage detection circuit 42. Signal delay circuit 4
3. Sawtooth wave generation circuit 44° Coil holding state drive circuit 4
5, respectively.
次に各回路の構成及び動作を説明する。Next, the configuration and operation of each circuit will be explained.
電圧検出回路４２は一端が比較器Ｑ２１のプラス側入力
に接続され、他端が整流回路２の出力に接続された抵抗
器Ｒ２１、比較器Ｑ２１のプラス側入力とＧＮＤ間に接
続された平滑用コンデンサＣ２１゜平滑用コンデンサＣ
２１と並列に接続され、コンデンサＣ２１の蓄積電荷を
放電する抵抗器Ｒ２２゜電源電圧Ｖｃｃに一端が接続さ
れ、他端が比較器Ｑ２１のマイナス側入力に＃続された
抵抗器Ｒ２３゜カソードが比較器Ｑ２１のマイナス側に
接続され。The voltage detection circuit 42 has one end connected to the positive input of the comparator Q21, the other end connected to the output of the rectifier circuit 2, and a smoothing resistor R21 connected between the positive input of the comparator Q21 and GND. Capacitor C21゜Smoothing capacitor C
Resistor R22 is connected in parallel with 21 and discharges the accumulated charge of capacitor C21.Resistor R23 has one end connected to the power supply voltage Vcc and the other end is connected to the negative input of comparator Q21.The cathode of resistor R23 is used for comparison. Connected to the negative side of device Q21.
アノードがＧ Ｎ Ｄに接続されて基準電圧な発生ずる
ツェナダイオードＺＤ２１．比較器Ｑ２１の出力端子に
接続され、それぞれオープンコレクタ出力を有してその
出力が積分回路４１のコンデンサＣ１ｌの入力側および
信号遅延回路４３のコンデンサＣ３１の入力側Ｋｉ［さ
れたバッファＱ２２ 、 Ｑ２３とにより構成される、
電圧検出回路４２は整流回路２に発生する電圧のレベル
を判断し、電圧が電磁石６の吸引動作に不充分であると
きはバッファＱ２２ ＃ Ｑ２３のオープンコレクタ出
力を導通させてそれぞれ積分回路４１のコンデンサＣｏ
、信号遅延回路４３のコンデンサＣ３１の両端を短絡
させて積分回路４１および信号遅延回路４３を待機状態
忙する。整流回路２の出力電圧が電磁石６の吸引動作に
支障のない電圧であるときは、バ・ソファＱ２２ 、
Ｑ２３のオープンコレクタ出力を非導通とする。こねに
より積分回路４１のコンデンサＣ１ｌおよび信号遅延回
路４３のコンデンサＣｓｒは第４図および第５図のｂＶ
ｃ示す出力が印加され、それぞれ充電を開始して積分回
路４１および信号遅延回路４３が動作を開始する。積分
回路４１は一端が整流回路２のプラス側出力に接続され
、他端がコンデンサＣｏを介してＧＮＤＫ接続された抵
抗器Ｒ１１、コンデンサＣ１ｌと並列に接続された抵抗
器Ｒ１２とにより構成され、バッファＱ２２のオープン
コレクタ出力の非導通に伴って整流回路２の全波整流波
形の積分を開始し、第４図および第５図の−に示す出力
を発生する。A Zener diode ZD21 whose anode is connected to GND to generate a reference voltage. The buffers Q22, Q23 are connected to the output terminal of the comparator Q21, and each has an open collector output, and the output thereof is connected to the input side of the capacitor C1l of the integrating circuit 41 and the input side of the capacitor C31 of the signal delay circuit 43. Consisting of
The voltage detection circuit 42 judges the level of the voltage generated in the rectifier circuit 2, and when the voltage is insufficient for the attracting operation of the electromagnet 6, the open collector outputs of the buffers Q22 and Q23 are made conductive and the capacitors of the integrating circuit 41 are connected to each other. Co
, both ends of the capacitor C31 of the signal delay circuit 43 are short-circuited to put the integration circuit 41 and the signal delay circuit 43 in a standby state. When the output voltage of the rectifier circuit 2 is a voltage that does not interfere with the attraction operation of the electromagnet 6, the bar sofa Q22,
The open collector output of Q23 is made non-conductive. By kneading, the capacitor C1l of the integrating circuit 41 and the capacitor Csr of the signal delay circuit 43 are set to bV in FIGS. 4 and 5.
An output indicated by c is applied, charging is started, and the integrating circuit 41 and signal delay circuit 43 start operating. The integrating circuit 41 is composed of a resistor R11 whose one end is connected to the positive output of the rectifier circuit 2 and whose other end is connected to GNDK via a capacitor Co, and a resistor R12 connected in parallel with the capacitor C1l, and a buffer. As the open collector output of Q22 becomes non-conductive, the rectifier circuit 2 starts integrating the full-wave rectified waveform and generates the output shown at - in FIGS. 4 and 5.
本実施例では投入信号発生手段は鋸歯状波発生回路４４
と比較回路４６とにより′構成された第１の発振回路４
０である。鋸歯状波発生回路４４は周知の回路であり、
増幅器Ｑ４１に正帰盤をかけることにより第４図および
第５図のｄに示す鋸歯状波を得るものである。この鋸歯
状波は３００Ｈ２５００Ｈｚ程度の周波数を有する。鋸
歯状波発生回路４４において１４１〜Ｒ４５は抵抗器、
Ｃ４１はコンデンサ、 Ｄ４１ 、Ｄ４２はダイオード
である。In this embodiment, the input signal generating means is a sawtooth wave generating circuit 44.
and a comparison circuit 46.
It is 0. The sawtooth wave generating circuit 44 is a well-known circuit,
The sawtooth wave shown in d of FIGS. 4 and 5 is obtained by applying a positive return to the amplifier Q41. This sawtooth wave has a frequency of about 300H2500Hz. In the sawtooth wave generation circuit 44, 141 to R45 are resistors;
C41 is a capacitor, and D41 and D42 are diodes.
比較回路４６は比較器Ｑ６１により構成される。Comparison circuit 46 is composed of comparator Q61.
比較器Ｑ６１のプラス側入力には鋸歯状波発生回路４４
の出力が接続され、マイナス側入力には積分回路４１の
出力が接続され、これらの波形の電圧比較を行うことに
より第４図および第５図のｆに示すパルス列を得る。A sawtooth wave generating circuit 44 is connected to the positive input of the comparator Q61.
The output of the integrating circuit 41 is connected to the negative input, and by comparing the voltages of these waveforms, the pulse train shown in f in FIGS. 4 and 5 is obtained.
以上のように、第１の発振回路によるパルス列（第４図
および第５図のｆ）は、積分回路４１の出力電圧の高低
によりパルス幅が変化するとともに、積分回路４１の出
力の立上り時には広いパルス幅？有し、積分回路４１の
出力電圧の上月につれて、整流回路２の出力が全波整流
波形の山の頂点近傍にあるときは狭いパルス幅を有シ。As described above, the pulse train generated by the first oscillation circuit (f in FIGS. 4 and 5) has a pulse width that changes depending on the level of the output voltage of the integrating circuit 41, and a wide width at the rise of the output of the integrating circuit 41. pulse width? As the output voltage of the integrating circuit 41 increases, the pulse width becomes narrower when the output of the rectifying circuit 2 is near the peak of the full-wave rectified waveform.
谷の近傍′に、あるとぎは広いパルス幅を有するように
ｊｒる。In the vicinity of the trough, some pulses are generated with a wide pulse width.
本実施例において保持信号発生手段は増幅器Ｑｓｔに正
帰還なかけた鋸歯状波発振回路と比較器Ｑ５２とにより
構成された第２の発振回路４５で、ぼろ。第２の発振回
路４５はこの鋸歯状波発振回路の出力と積分唱回路４１
の出力とを比較器Ｑ５２で比較し−Ｃ積分回路４１の出
力電圧が大ぎい時は狭い幅のパルス列を発生し、出力電
圧が小さい時は広い１のパルス列な発生する。（第４図
および第５図のｇ）第２の発振回路４５においてＣ５１
はコンデンサ、Ｒ５１〜Ｒｓｓは抵抗器である。なお。In this embodiment, the holding signal generating means is a second oscillation circuit 45 composed of a sawtooth wave oscillation circuit with positive feedback applied to an amplifier Qst and a comparator Q52. The second oscillation circuit 45 combines the output of this sawtooth wave oscillation circuit with the integral chanting circuit 41.
When the output voltage of the -C integration circuit 41 is large, a narrow pulse train is generated, and when the output voltage is small, a wide pulse train of 1 is generated. (g in Figures 4 and 5) C51 in the second oscillation circuit 45
is a capacitor, and R51 to Rss are resistors. In addition.
第２の発掘回路４５の出力のパルス列はコイルの保持電
流な流すのに用いられるので、第１の発振回路４０の出
力パルス列に比べＯＮデューティが小さくなるよう第２
の発振回路４５の各素子は定数を設定される。本実施例
ではパルス列ｆより周期が長くなる例を示したが、逆に
周波数を２０Ｋｌ（ｚ程変まで上げてイ）よ（・。信号
遅延回路４３は抵抗ａ Ｒ３１とコンデンサＣ３１とよ
り成るｖ、１０時定数回路、ツェナダイオードＺＤ ３
１１ツエナダイオード°ＺＤ３１の保護抵抗器Ｒ３３，
比較器Ｑ３１ 、Ｃ３２゜比較器Ｑ３１の出力のプルア
ップ抵抗器Ｒ３４，比較器Ｑ３２の出力のプルアップ抵
抗器Ｒ３６，抵抗器Ｒ３５とコンデンサＣ３２とより成
る箕２の時定数回路とにより構成される。第１の時定数
回路の抵抗器Ｒ３１は一端が整流回路２のプラス側出力
にｍ［され、他端がコンデンサＣ３１の一端に接続され
る。コンデンサＣａ＋の他端はＱＮＤＫ接続される。コ
ンデンサＣ３］にはさらに、残留電荷放電用の抵抗５Ｒ
３２が並列に接続される。Since the pulse train of the output of the second excavation circuit 45 is used to flow the holding current of the coil, the second
Each element of the oscillation circuit 45 is set to a constant. In this embodiment, an example is shown in which the period is longer than the pulse train f, but conversely, the frequency should be increased by 20 Kl (up to a change of about z). , 10 time constant circuit, Zener diode ZD 3
11 Zener diode ° ZD31 protective resistor R33,
Comparators Q31 and C32 are composed of a pull-up resistor R34 for the output of the comparator Q31, a pull-up resistor R36 for the output of the comparator Q32, and a time constant circuit of Minoh 2 consisting of a resistor R35 and a capacitor C32. . One end of the resistor R31 of the first time constant circuit is connected to the positive output of the rectifier circuit 2, and the other end is connected to one end of the capacitor C31. The other end of capacitor Ca+ is connected to QNDK. Capacitor C3] further includes a resistor 5R for discharging residual charge.
32 are connected in parallel.
抵抗器Ｒ３１とコンデンサＣ３１との接続点は、電圧検
出回路４２のバッファＱ２３のオープンコレクタ出力に
接続される。とともに、比較器Ｑａ＋のプラス側入力に
接続される。ツェナダイオードＺＤ３１は了ノードがＧ
ＮＤに接続され、カソードが抵抗器Ｒ３３を介してＶｃ
ｃに接続される。比較器Ｑ３１のマイナス側入力はツェ
ナダイオードＺＤ３１のカソードに接続され、定電圧に
保持される。比較器Ｑ３１はオープンコレクタ出力を有
し。The connection point between resistor R31 and capacitor C31 is connected to the open collector output of buffer Q23 of voltage detection circuit 42. It is also connected to the plus side input of the comparator Qa+. The end node of Zener diode ZD31 is G
ND, and the cathode is connected to Vc through resistor R33.
connected to c. The negative input of comparator Q31 is connected to the cathode of Zener diode ZD31, and is maintained at a constant voltage. Comparator Q31 has an open collector output.
その出力はプルアップ抵抗Ｒ３４を介してＶｃｃに接続
されるとともに抵抗器ＲａｓおよびコンデンサＣ３２を
介してＧＮＤに接続される。比較器Ｑ３２のマイナス何
人カツエナダイオードＺＤａ１０カトドに接続され、プ
ラス側入力は抵抗器Ｒ３５とコンデンサＣ３２との接続
点に接続される。比較器Ｑ３２はオープンコレクタ出力
を有し、その出力はプルアップ抵抗器Ｒ３６を介してＶ
ｃｃに接続されるとともに、出力切換回路４７へ接続さ
れる。Its output is connected to Vcc via pull-up resistor R34 and to GND via resistor Ras and capacitor C32. The minus side of the comparator Q32 is connected to the diode ZDa10, and the plus side input is connected to the connection point between the resistor R35 and the capacitor C32. Comparator Q32 has an open collector output whose output is connected to V through pull-up resistor R36.
cc and is also connected to the output switching circuit 47.
これにより、整流回路２の出力が電磁石６の吸引動作に
充分な電圧であるときは、バッファＱ２３のオープンコ
レクタ出力が非導通となり、整流回路２の出力はコンデ
ンサＣ３１に充電されてコンデンサＣ３１の電圧が上昇
し、ツェナダイオードＺＤ３１０基油電圧を越えると、
比較器Ｑ３１のオープンコレクタ出力が非導通となる。As a result, when the output of the rectifier circuit 2 is at a voltage sufficient for the attraction operation of the electromagnet 6, the open collector output of the buffer Q23 becomes non-conductive, the output of the rectifier circuit 2 is charged to the capacitor C31, and the voltage of the capacitor C31 is rises and exceeds the Zener diode ZD310 base oil voltage,
The open collector output of comparator Q31 becomes non-conductive.
そのためコンデンサＣ３２は抵抗器Ｒ３５を介して充電
されて電圧が上昇し、ツェナダイオードＺＤ３１の基準
電圧を越えると比較器Ｑ３２のオープンコレクタ出力が
非導通となり、出力切換回路４７へ出力を供給する。上
述のように、信号遅延回路４３はバッファＱ２３のオー
プンコレクタ出力が非導通となってから第１の時定数回
路および第２の時定数回路による遅延時間の和ｔ２の後
に第４図および第５図のＣに示す出力を発生する。この
遅延時間はコイルの投入時間ｔｏに余裕として若干のタ
イムディレィｔ１を加えた時間に設定される。出力切換
回路はインバータＱ７３．ＡＮＤゲートＱ７１゜Ｃ７２
，およびダイオードＤ７１およびＤ７２により形成され
たＯＲ回路とより成る。Therefore, the capacitor C32 is charged via the resistor R35 and its voltage increases, and when it exceeds the reference voltage of the Zener diode ZD31, the open collector output of the comparator Q32 becomes non-conductive and supplies the output to the output switching circuit 47. As described above, the signal delay circuit 43 operates as shown in FIGS. 4 and 5 after the open collector output of the buffer Q23 becomes non-conductive and after the sum t2 of the delay times by the first and second time constant circuits. The output shown at C in the figure is generated. This delay time is set to a time obtained by adding a slight time delay t1 to the coil turn-on time to. The output switching circuit is an inverter Q73. AND gate Q71°C72
, and an OR circuit formed by diodes D71 and D72.
ＡＮＤゲートＱ７１は２人力ＡＮＤゲートであり、その
入力の１つは第１の発振回路４０の出力が接続され、他
の入力にはインバータＱ７３を介して信号遅延回路４３
の出力が接続されろ。これにより、ＡＮＤゲートＱ７１
は信号遅延回路４３の出力がＬレベルの時で、第１の発
振回路の出力がＨレベルの時に出力を発生する。AND gate Q71 is a two-man power AND gate, one of its inputs is connected to the output of the first oscillation circuit 40, and the other input is connected to the signal delay circuit 43 via an inverter Q73.
Connect the output of As a result, AND gate Q71
An output is generated when the output of the signal delay circuit 43 is at L level, and when the output of the first oscillation circuit is at H level.
ＡＮＤゲートＱ７２は２人力ＡＮｒ）ゲートであり、そ
の入力の１つは第２の発振回路４５の出力が接続され、
他の入力には信号遅延回路４３の出力が接続される。こ
れによりＡＮＤゲートＱ７２は信号遅延回路４３の出力
がＨレベルの時で、第２の発振回路の出力がＨレベルの
時に出力を発生する、
ＡＮＤゲートＱ７１およびＱ７２の出力はそれぞれダイ
オードＤ７１ 、Ｄ７２ Ｋより構成されたＯＲ回路を
介してトランジスタ５０ベースに接続される。切換回路
４７は上述の如く構成されているので、信号遅延回路４
３の出力がＬレベルの時は第１の発振回路４０の出力を
トランジスタ５０ベースに供給し、信号遅延回路４３の
出力がＨレベルの時は第２の発振回路の出力をトランジ
スタ５のペースだ供給する。The AND gate Q72 is a two-man powered ANr) gate, one of its inputs is connected to the output of the second oscillation circuit 45,
The output of the signal delay circuit 43 is connected to the other input. As a result, AND gate Q72 generates an output when the output of signal delay circuit 43 is at H level and when the output of the second oscillation circuit is at H level. The outputs of AND gates Q71 and Q72 are connected to diodes D71 and D72 K, respectively. The transistor 50 is connected to the base of the transistor 50 through an OR circuit configured as follows. Since the switching circuit 47 is configured as described above, the signal delay circuit 4
When the output of signal delay circuit 43 is at L level, the output of first oscillation circuit 40 is supplied to the base of transistor 50, and when the output of signal delay circuit 43 is at H level, the output of the second oscillation circuit is supplied at the pace of transistor 5. supply
第４図および第５図の番はコイル６によす吸引される可
動コア（図示せず）のストロークを示す。可動コアは固
定コア（図示せず）に対し所定のギャップＧをもって配
設され、コイル６の励磁により固定コアに吸引されて投
入時間ｔ。The numbers in FIGS. 4 and 5 indicate the strokes of the movable core (not shown) attracted by the coil 6. The movable core is disposed with a predetermined gap G relative to a fixed core (not shown), and is attracted to the fixed core by the excitation of the coil 6 for a closing time t.
の後にギャップがゼロトｔｒ ル。After that, the gap becomes zero tr.
第６図に電圧検出回路４２の出力、切換回路・１７の出
力、可動コアのストロークとコイル６の電流波形との関
係を示す。第６図のり、ｃ、ｉはそれぞれ電圧検出回路
４２の出力、切換回路４７の出力、可動コアのストロー
クを示し、各々第４図、第５図と同じ符号を付している
。第６図へにはそれぞれ本実施例の１’ＯＯＶ 、 ２
００Ｖ［Ｉ Ｋおけるコイル６の電流波形を示す。FIG. 6 shows the relationship between the output of the voltage detection circuit 42, the output of the switching circuit 17, the stroke of the movable core, and the current waveform of the coil 6. 6, c and i respectively indicate the output of the voltage detection circuit 42, the output of the switching circuit 47, and the stroke of the movable core, and are given the same reference numerals as in FIGS. 4 and 5, respectively. Figure 6 shows 1'OOV and 2'OOV of this example, respectively.
The current waveform of the coil 6 at 00V[IK is shown.
本実施例によれば、コイルの投入時にＯＮデューティが
漸減するパルス列を供給するため。According to this embodiment, a pulse train whose ON duty gradually decreases when the coil is turned on is supplied.
コイル電流を第６図）、にの如く、立上りが急で、投入
の後期には略一定とすることができ。As shown in Fig. 6), the coil current has a steep rise and can be kept almost constant in the later stages of turning on.
電磁石の吸引を短時間で行えるとともに、投入後期の余
剰電流による衝撃を抑制することができる。また、コイ
ルのインピーダンス、パルス幅を適切に設定することに
より第６図Ｅに示すように投入初期に大電流を流し、以
後電流を漸減するようにしてもよいつ
次に１本実施例において１００Ｖ定格のコイルが用いら
れた場合、コイル励磁回路がｔｏｏｖｚ源に接続された
ときと２００ｖ電源に接続されたときの主要部の波形の
相異はそれぞれ第４図および第５図のｆ、ｇ、ｈに示す
ように、投入時、保持時共、 ２００Ｖ電源に接続され
た場合の方がＪＯＯＶ亀源て接続されたものと比ベパル
ス幅が小さくなる。本実施例によれば入力電圧が大きく
異なってもコイルに供給される電力をほぼ一定とするこ
とができ、しかも、入力電圧の周波数に関係なくパルス
幅制御を行うことができる。It is possible to attract the electromagnet in a short time, and also to suppress shocks caused by excess current in the latter stages of power-on. In addition, by appropriately setting the impedance and pulse width of the coil, a large current may be passed at the initial stage of turning on, and the current may be gradually decreased thereafter, as shown in FIG. 6E. When a rated coil is used, the differences in the main waveforms when the coil excitation circuit is connected to the toovz source and when it is connected to the 200V power source are shown in f, g, and in FIGS. 4 and 5, respectively. As shown in h, the pulse width when connected to a 200V power supply is smaller than when connected to a JOOV source both during turning on and during holding. According to this embodiment, the power supplied to the coil can be kept almost constant even if the input voltage varies greatly, and moreover, pulse width control can be performed regardless of the frequency of the input voltage.
本発明の第２実施例を第７図、第８図により鯖、明する
。A second embodiment of the present invention will be explained with reference to FIGS. 7 and 8.
第７図は本実施例の主要部の構成を示すブロック図、第
８図は本実施例における各部の波形図である。本実施例
において、電磁石駆動回路１４は、積分回路４１．電圧
検出回路４２．遅延回路４３゜第１の発振回路５２と第
２の発振回路４５と切換回路４７とにより構成される。FIG. 7 is a block diagram showing the configuration of the main parts of this embodiment, and FIG. 8 is a waveform diagram of each part in this embodiment. In this embodiment, the electromagnet drive circuit 14 includes an integrating circuit 41. Voltage detection circuit 42. Delay circuit 43° is composed of a first oscillation circuit 52, a second oscillation circuit 45, and a switching circuit 47.
本実施例において投入信号発生手段である第１の発振回
路５２は積分回路４１の出力に基いた周波数で発振する
電圧−周波数変換回路（以下Ｖ／Ｆ変換回路）４９と、
Ｖ／Ｆ変換回路４９の出力に接続されたインバータ回路
５０とより成る。本実施例においては、入力電源が投入
され、整流回路２の出力電圧がコイル６を吸引するのに
充分な電圧であるときに電圧検出回路４２が動作して第
８図のｂに示す出力を発生し、積分回路４１および遅延
回路４３が動作を開始する。積分回路４１が動作して第
８図のｄに示す出力を発生すると、Ｖ／Ｆ変換回路４９
は積分回路４１の出力にほぼ比例した周波数で一定のパ
ルス幅を有するパルス列を発生する。このパルス列は第
８図の人に示すように投入初期はパルス間隔が広く、投
入後期になるほどパルス間隔が狭（なるので、このまま
では投入初期に充分な駆動力を得ることができない。そ
のため、インバータ５０によりこの波形を反転して第８
図のｋに示すような投入初期に広いパルス幅を有し。In this embodiment, the first oscillation circuit 52, which is the input signal generating means, includes a voltage-frequency conversion circuit (hereinafter referred to as a V/F conversion circuit) 49 that oscillates at a frequency based on the output of the integrating circuit 41;
It consists of an inverter circuit 50 connected to the output of the V/F conversion circuit 49. In this embodiment, when the input power is turned on and the output voltage of the rectifier circuit 2 is sufficient to attract the coil 6, the voltage detection circuit 42 operates and outputs the output shown in b in FIG. The integration circuit 41 and the delay circuit 43 start operating. When the integrating circuit 41 operates and generates the output shown in d in FIG.
generates a pulse train having a frequency approximately proportional to the output of the integrating circuit 41 and a constant pulse width. As shown in Figure 8, in this pulse train, the pulse interval is wide at the beginning of power-on, and the pulse interval becomes narrower in the later stage of power-on. 50, this waveform is inverted and the eighth
It has a wide pulse width at the beginning of input as shown in k in the figure.
投入後期に狭いパルス幅となるパルス列を第１の発振回
路５２の出力として発生する。保持信号発生手段である
第２の発振回路４５は第１実施例と同様に一定の周波数
を有し積分回路４１の出力に基いてパルス幅が変化する
パルス列（第８図ｑ）を発生する。切換回路４７は第１
実施例と、同様に遅延回路４３の動作開始から所定時間
後に発生される出力（第８図Ｃ）によりスイッチング素
子５に供給する信号を第１の発振回路５２の出力から第
２の発振回路４５の出力に切換える。こｈＫよりスイッ
チング素子５には第８図１に示すパルス列が供給される
。A pulse train having a narrow pulse width in the latter half of the input is generated as the output of the first oscillation circuit 52. The second oscillation circuit 45, which is a holding signal generating means, generates a pulse train (FIG. 8q) having a constant frequency and whose pulse width changes based on the output of the integrating circuit 41, as in the first embodiment. The switching circuit 47 is the first
Similarly to the embodiment, the signal supplied to the switching element 5 by the output (FIG. 8C) generated after a predetermined time from the start of the operation of the delay circuit 43 is transferred from the output of the first oscillation circuit 52 to the second oscillation circuit 45. Switch to output. The pulse train shown in FIG. 8 is supplied to the switching element 5 from hK.
本実施例においても、コイル電流を第８図のｆに示すよ
５に投入後期に略一定とすることができるため、投入後
期の余剰富１流による衝撃を抑制することができる。In this embodiment as well, since the coil current can be made substantially constant in the later stages of turning on as shown in f in FIG. 8, it is possible to suppress the impact caused by the surplus current in the later stages of turning on.
本発明の第３実施例を第９図〜第１１図により説明する
。本実施例はスイッチング素子として双方向サイリスタ
１６を用いたものである。A third embodiment of the present invention will be described with reference to FIGS. 9 to 11. This embodiment uses a bidirectional thyristor 16 as a switching element.
本実施例は第９図に示すように、コイル６を入力電源１
に接続されたダイオードブリッジＤ２の直流出力側に接
続し、ダイオードブリッジＤ２の交流入力側を双方向サ
イリスタ１６を介して入力電源１に接続して、双方向サ
イリスタ１６で交流入力を制御してコイル６へ供給する
電流の制御を行う。本実施例における電磁石駆動回路２
０は第１０図に示すように、電源回路３．電圧検出回路
４２．積分回路４１．鋸歯状波発生回路４４と比較回路
４６とより成る第１の発振回路４０．遅延回路４３．切
換回路５７．電圧弁別回路５８．ゲート制御回路５９
、６０とより成る。電源回路３．電圧検出回路４２．遅
延回路４３．第１の発振回路４０は第１実施例と同一の
構成を有する。本実施例においては投入信号発生手段は
第１の発振回路４０であり、保持信号発生手段は遅延回
路４３である。In this embodiment, as shown in FIG. 9, the coil 6 is connected to the input power source 1.
The AC input side of the diode bridge D2 is connected to the input power source 1 via the bidirectional thyristor 16, and the AC input is controlled by the bidirectional thyristor 16 to control the AC input to the coil. Controls the current supplied to 6. Electromagnet drive circuit 2 in this embodiment
0 is the power supply circuit 3.0 as shown in FIG. Voltage detection circuit 42. Integrating circuit 41. A first oscillation circuit 40 consisting of a sawtooth wave generation circuit 44 and a comparison circuit 46. Delay circuit 43. Switching circuit 57. Voltage discrimination circuit 58. Gate control circuit 59
, 60. Power supply circuit 3. Voltage detection circuit 42. Delay circuit 43. The first oscillation circuit 40 has the same configuration as the first embodiment. In this embodiment, the input signal generating means is the first oscillation circuit 40, and the holding signal generating means is the delay circuit 43.
切換回路５７は２人力ＡＮＤゲートＱ７１とＡＮＤゲー
） Ｑ７１の出力端子に抵抗器Ｒ７１を介して接続され
たフォトカプラＰｃｔの発光素子ＬＤ７１と、ＡＮＤゲ
ー） Ｑ７１の入力の１つに接続されたインバータＱ７
３とより成る。２人力ＡＮＤゲー）Ｑ７１は、入力端子
の１つが第１の発振回路４０の出力端子に接続され、他
の入力端子がインバータＱ７３を介して遅延回路４３の
出力端子に接続されろ。これにより、遅延回路４３の出
力がＬレベルの間は第１の発振回路４０の出力に対応し
たパルス列が投入信号として発光素子Ｌ Ｄ７１ Ｋ供
給され、フォトカプラＰｃｔを介してゲート制御回路５
９に供給される。遅延回路４３の出力がＨレベルになる
と、ＡＮＤゲートＱ７１は出力がＬレベルとなり、この
状態が保持信号としてフォトカプラＰＣＩを介してゲー
ト制御回路５９へ伝達される。すなわち０本実施例では
遅延回路４３が保持信号発生手段としても機能している
。ゲート制御回路５９はダイオードブリッジＤ９１ 、
ツェナダイオードＺＤ９１ 、フォトカプラＰｃｔの受
光素子であるフォトトランジスタＰＴ９１．ユニジャン
クショントランジスタＵＴ９１ 、サイリスタＴＡｓｔ
。The switching circuit 57 consists of a two-man power AND gate Q71, a light emitting element LD71 of a photocoupler Pct connected to the output terminal of the AND gate Q71 via a resistor R71, and an inverter connected to one of the inputs of the AND gate Q71. Q7
It consists of 3. One of the input terminals of the two-man power AND game Q71 is connected to the output terminal of the first oscillation circuit 40, and the other input terminal is connected to the output terminal of the delay circuit 43 via the inverter Q73. As a result, while the output of the delay circuit 43 is at L level, a pulse train corresponding to the output of the first oscillation circuit 40 is supplied as an input signal to the light emitting element L D71K, and is passed through the photocoupler Pct to the gate control circuit 5.
9. When the output of delay circuit 43 becomes H level, the output of AND gate Q71 becomes L level, and this state is transmitted as a holding signal to gate control circuit 59 via photocoupler PCI. That is, in this embodiment, the delay circuit 43 also functions as a holding signal generating means. The gate control circuit 59 is a diode bridge D91,
Zener diode ZD91, phototransistor PT91. which is the light receiving element of photocoupler Pct. Unijunction transistor UT91, thyristor TAst
.
ダイオードＤ９２ 、 Ｄ９３ 、抵抗器Ｒ９１〜Ｒ９
７，コンデンサＣ９１とより成る。ダイオードブリッジ
Ｄｓｔは抵抗器Ｒ９１を介して入力電源１に接続されて
直流出力を発生し、ダイオードブリッジＤ９１の直流出
力側に抵抗器Ｒ９２を介して接続されたツェナダイオー
ドＺ Ｄ９１は、そのカソード、了ノード間に並列に接
続された以降の回路に定電圧を供給する。Diodes D92, D93, resistors R91 to R9
7. Consists of capacitor C91. The diode bridge Dst is connected to the input power supply 1 via a resistor R91 to generate a DC output, and the Zener diode ZD91 connected to the DC output side of the diode bridge D91 via a resistor R92 has its cathode, A constant voltage is supplied to the subsequent circuits connected in parallel between the nodes.
フォトカプラＰＣＩの受光素子ＰＴ９１には切換回路５
７からの信号が電気的忙絶縁されて伝達され、この信号
に基いてユニジャンフシボントランジスタＵＴ９１がサ
イリスタＴＡ ９１のゲートに信号を出し、このサイリ
スタＴＡ９１の導通・非導通に基くパルスが抵抗器Ｒ９
６を介してスイッチング素子であるサイリスタ１６のゲ
ートに供給される。The switching circuit 5 is installed in the photo-receiving element PT91 of the photocoupler PCI.
The signal from 7 is electrically isolated and transmitted, and based on this signal, the Unijan Fushibon transistor UT91 outputs a signal to the gate of the thyristor TA91, and the pulse based on the conduction/non-conduction of the thyristor TA91 is transmitted to the resistor. R9
6 to the gate of a thyristor 16, which is a switching element.
いま、切換回路５７は遅延回路４３の出力がＬレベルで
ある間は第１の発振回路４０により発生されたパルス列
をフォトカプラＰｃｔを介してゲート制御回路へ供給し
、所定時間後に遅延回路４３の出力がＨレベルになると
フォトカプラＰｃｔを介して保持信号が伝達されるため
、サイリスタ１６は遅延回路４３の出力がＬレベルであ
る期間だけ第１の発振回路４０のパルス列に基いて、断
続的に導通し、遅延回路４３の出力がＨレベルになると
非導通となる。電圧弁別回路５８は基準電圧を発生する
ツェナダイオードＺＤｓ１．比較器Ｑ８】。Now, while the output of the delay circuit 43 is at L level, the switching circuit 57 supplies the pulse train generated by the first oscillation circuit 40 to the gate control circuit via the photocoupler Pct, and after a predetermined period of time, the switching circuit 57 supplies the pulse train generated by the first oscillation circuit 40 to the gate control circuit through the photocoupler Pct. When the output reaches the H level, a holding signal is transmitted via the photocoupler Pct, so the thyristor 16 intermittently operates based on the pulse train of the first oscillation circuit 40 only during the period when the output of the delay circuit 43 is at the L level. It becomes conductive, and becomes non-conductive when the output of the delay circuit 43 becomes H level. The voltage discrimination circuit 58 includes Zener diodes ZDs1. Comparator Q8].
フォトカプラＰＣ２の発光素子ＬＤｓ１．および抵抗器
Ｒｓ１〜Ｒ８４，コンデンサＣｓｔとより成る。比較器
Ｑ８１は整流回路２の出力電圧をツェナダイオードＺＤ
８１による基′ａ、電圧と比較し、出力電圧が基準値よ
り低いときに発光素子ＬＤ８１を発光させる。Light emitting element LDs1 of photocoupler PC2. , resistors Rs1 to R84, and capacitor Cst. Comparator Q81 connects the output voltage of rectifier circuit 2 to Zener diode ZD.
When the output voltage is lower than the reference value, the light emitting element LD81 emits light.
これにより１本実施例の電磁石駆動回路が例えばｔｎｏ
ｖ 、 ２００Ｖとい’５２に圧仕様で用いられる場合
、 １００Ｖのときには発光素子ＬＤｓ＋が発光し、２
ＯＮのときには発光を停止する。As a result, the electromagnet drive circuit of this embodiment can be changed to, for example, tno
v, 200V, when used in '52 pressure specification, the light emitting element LDs+ emits light at 100V, and 2
When it is ON, it stops emitting light.
ゲート制御回路６０はフォトカブラＰＣ２の受光素子で
ある双方向フォトサイリスタＰ Ｔａｌと抵抗器Ｒａｔ
とより成る。フォトサイリスタＰ Ｔ６１ ト抵抗器Ｒ
６１とは直列に接続され、フォトサイリスタＰＴ６２の
抵抗器Ｒ６３と接続されていない方の主電極はサイリス
タ１８のゲートに接続され、抵抗器Ｒ６１は双方向サイ
リスタ１８の主電極Ｔ２に接続される。これによりフォ
トカプラＰＣ２０発光素子Ｌ Ｄｓ＋が発光したときは
フォトサイリスタＰＴｍが導通し、双方向サイリスタ１
８も導通する。発光素子ＬＤｓ１が発光しないときはフ
ォトサイリスタＰ Ｔｓｌは非導通となり、双方向サイ
リスタ１８も非導通となる。The gate control circuit 60 includes a bidirectional photothyristor P Tal, which is a light receiving element of the photocoupler PC2, and a resistor Rat.
It consists of Photothyristor P T61 Resistor R
The main electrode of the photothyristor PT62 that is not connected to the resistor R63 is connected to the gate of the thyristor 18, and the resistor R61 is connected to the main electrode T2 of the bidirectional thyristor 18. As a result, when the photocoupler PC20 light emitting element L Ds+ emits light, the photothyristor PTm becomes conductive, and the bidirectional thyristor 1
8 is also conductive. When the light emitting element LDs1 does not emit light, the photothyristor P Tsl is non-conductive, and the bidirectional thyristor 18 is also non-conductive.
本実施例においては、コイル６はダイオードブリッジＤ
２の直流出力側に接続され、ダイオードブリッジＤ２４
ｔ、双方向サイリスタ１６を介して入力電源１に接続さ
れ、さらに双方向サイリスタ１６には、これと並列に抵
抗器Ｒ１とコンデンサＣ１の直列回路、および抵抗器Ｒ
２とコンデンサＣ２と双方向サイリスタ１８の直列回路
が接続されている。In this embodiment, the coil 6 is a diode bridge D
The diode bridge D24 is connected to the DC output side of D24.
t, is connected to the input power supply 1 via the bidirectional thyristor 16, and the bidirectional thyristor 16 is connected in parallel with a series circuit of a resistor R1 and a capacitor C1, and a resistor R
2, a capacitor C2, and a series circuit of a bidirectional thyristor 18 are connected.
これ釦より、投入初期には第１の発振回路４０により発
生されたパルス列に基いてコイル６には積分回路４１の
出力電圧の上昇に伴ってパルス幅が漸減する電圧パルス
列が印加され、遅延回路４３の出力がＨレベルとなって
切換回路５７が動作する（保持状態になる）と双方向サ
イリスタ１６が非導通となるたぬ、抵抗、コンデンサの
直列接続によるインピーダンスを介して入力電源ｌから
の電圧が印加される。From this button, a voltage pulse train whose pulse width gradually decreases as the output voltage of the integrating circuit 41 increases is applied to the coil 6 based on the pulse train generated by the first oscillation circuit 40 at the initial stage of turning on, and the delay circuit When the output of 43 becomes H level and the switching circuit 57 operates (enters the holding state), the bidirectional thyristor 16 becomes non-conducting. A voltage is applied.
また、入力電源１の重圧が２電圧仕様のうち低い方（例
えば１００ｖ）の場合には、保持状態においてダイオー
ドブリッジＤ２の交流入力側に抵抗器Ｒ１，コンデンサ
Ｃ１の直列回路と、抵抗器Ｒ２゜コンデンサＣ２の直列
回路とが並列に接続された回路が挿入され、コイル６に
流れる電流を制限する。入力電源１の電圧が２電圧仕様
のうちの高い方（例えば２００Ｖ）の場合には、双方向
サイリスタ１８が非導通となるため保持状態においてダ
イオードブリッジＤ２の交流入力側には抵抗器Ｒ＋ 、
コンデンサＣ】の直列回路が挿入され、コイル６に流れ
る電流を制限する。本実施例においては抵抗器Ｒ１、Ｒ
２は６０〜１００Ω位に設定され、コンデンサＣＩ、Ｃ
２は０．５μＦ〜数μＦに設定される。In addition, when the heavy pressure of the input power supply 1 is the lower of the two voltage specifications (for example, 100 V), a series circuit of a resistor R1 and a capacitor C1, and a resistor R2° are connected to the AC input side of the diode bridge D2 in the holding state. A circuit connected in parallel with the series circuit of capacitor C2 is inserted to limit the current flowing through coil 6. When the voltage of the input power supply 1 is the higher of the two voltage specifications (for example, 200V), the bidirectional thyristor 18 becomes non-conductive, so a resistor R+ is connected to the AC input side of the diode bridge D2 in the holding state.
A series circuit of capacitor C] is inserted to limit the current flowing through the coil 6. In this embodiment, resistors R1, R
2 is set to about 60 to 100Ω, and capacitors CI and C
2 is set at 0.5 μF to several μF.
本実施例の主要部の波形を第１１図忙示す。第１１図に
おいて、αは整流回路２の出力、ｂは電圧検出回路４２
の出力、Ｃは遅延回路４３の出力である。電源が投入さ
れ、電圧検出回路４２の出力が立上がると、所定の遅延
時間ｔ２の後に遅延回路４３の出力が立上がる。遅延回
路４３の出力が立上がるまでの間は、切換回路５７を介
して第１の発振回路４０の信号がゲート制御回路５９に
供給され。FIG. 11 shows the waveforms of the main parts of this example. In FIG. 11, α is the output of the rectifier circuit 2, and b is the voltage detection circuit 42.
The output of C is the output of the delay circuit 43. When the power is turned on and the output of the voltage detection circuit 42 rises, the output of the delay circuit 43 rises after a predetermined delay time t2. Until the output of the delay circuit 43 rises, the signal from the first oscillation circuit 40 is supplied to the gate control circuit 59 via the switching circuit 57.
この信号に同期してユニジャンクシヨントランジスタＵ
Ｔｅ３がサイリスタＴん９１のゲートに第１１図ｄに
示すトリガパルスを供給する。これによりサイリスタＴ
Ａ９１は第１１図ｅに示すタイミングで導通・非導通を
繰返し、双方向す・イリスタ１６もこれと同じタイミン
グで導通・非導通を縁返す。In synchronization with this signal, the unijunction transistor U
Te3 supplies the trigger pulse shown in FIG. 11d to the gate of thyristor T91. As a result, thyristor T
A91 repeats conducting and non-conducting at the timing shown in FIG. 11e, and the bidirectional resistor 16 also turns conducting and non-conducting at the same timing.
そのため双方向サイリスタにより制御されたダイオード
ブリッジＤ２の直流出力は第１１図ｆＫ示すように投入
初期は制御角が小さく、その後制式
仰角が闇増するよりなＸ新波形となり、コイル・６に流
れる電流は第１１図１に示すように投入初期はヤ上りが
急で投入後期はほぼ一定の電流値となる。遅延時間ｔ２
の後に遅延回路４３の出力Ｃが立上がると、切換回路５
７は出力がＯＦＦとなり、これによりゲート制御回ｖ６
５９のユニジャンクショントランジスタＵＴ９１は第１
１図ｄに示すように発振が停止し、サイリスタＴＡ９１
は第１１図ｅに示すよ５に非導通となり、双方向サイリ
スタ１６も非導通となる。そのため、ダイオードブリッ
ジＤ２の交流入力側は抵抗、コンデンサの直列回路を介
して入力電源ｌに接続され、ダイオードブリッジＤ２の
出力は第１１図ｆに示すようになる。Therefore, as shown in Fig. 11fK, the DC output of the diode bridge D2 controlled by the bidirectional thyristor has a small control angle at the initial stage of turning on, and then becomes a new waveform in which the control elevation angle gradually increases, and the current flowing through the coil 6. As shown in FIG. 11, the current rises sharply in the early stages of power-on, and remains approximately constant in the latter stages of power-on. Delay time t2
When the output C of the delay circuit 43 rises after , the switching circuit 5
7, the output is OFF, and this causes the gate control circuit v6
59 unijunction transistor UT91 is the first
As shown in Figure 1d, the oscillation stops and the thyristor TA91
becomes non-conductive at 5 as shown in FIG. 11e, and the bidirectional thyristor 16 also becomes non-conductive. Therefore, the AC input side of the diode bridge D2 is connected to the input power supply l via a series circuit of a resistor and a capacitor, and the output of the diode bridge D2 becomes as shown in FIG. 11f.
これは、保持状態においてＬ−Ｃ直列回路となり、コン
デンサのインピーダンスがコイルのインピーダンスに比
べ非常に大きいので、電圧の立上りが遅れるためである
。この状態においてはコイル６に流れる電流は第１１図
ｆに示す保持電流となる。This is because in the holding state, it becomes an LC series circuit, and the impedance of the capacitor is much larger than the impedance of the coil, so the rise of the voltage is delayed. In this state, the current flowing through the coil 6 becomes the holding current shown in FIG. 11f.
本実施例によれば、スイッチング素子のゲート電流を入
力電源１から直接供給できるので。According to this embodiment, the gate current of the switching element can be directly supplied from the input power supply 1.
電源回路３を小形化することができる。また。The power supply circuit 3 can be downsized. Also.
スイッチング素子のゲート制御回路が切換回路等と電気
的に絶縁されているので、ラインからのノイズ等による
誤動作の発生を防止できる。Since the gate control circuit of the switching element is electrically insulated from the switching circuit and the like, malfunctions due to noise from the line can be prevented.
本発明によれば、およそ倍半分異なるような幅広い電圧
に対して同一定格電圧の一種類のコイルで対応できる電
磁石のコイル励磁回路を得ることができる。According to the present invention, it is possible to obtain an electromagnetic coil excitation circuit that can handle a wide range of voltages that differ by about a factor of two and a half with one type of coil having the same rated voltage.
第１図は本発明の第１実施例における電磁接。
触器のコイル励磁回路の構成を示すブロック図。
第２図は本発明の第１実施例における電磁石駆動回路の
構成を示すブロック図、第３図は本発明の第１実施例に
おける電磁接触器のコイル励１磁回路の具体的な回路例
を示す回路図、第４図。
第５図は本発明の第１実施例において、それぞれ入力電
圧の１例として１００Ｖ 、 ２００Ｖが印加されたと
きの主要部の波形を示す波形図、第６図は本発明の第１
実施例において入力電圧に対応したコイル電流と可動コ
アのストロークの関係を示す波形図、第７図は本発明の
第２実施例における電磁接触器のコイル励磁回路の構成
を示すブロック図、第８図は本発明の第２実施例におけ
る主要部の波形図、第９図は本発明の第３実における電
磁石のコイル励磁回路の構成を示すブロック図、第１０
図は本発明の第３実施例におけるコイル励磁回路の具体
的な回路例を示す回路図、第１１図は本発明の第３実施
例における主要部の波形図である。
２・・・整流回路。
４ 、１４ 、２０・・・電磁石駆動回路。
５．１６・・・スイッチング素子。
６・・・コイル。
４０ 、５２・・・投入信号発生手段。
４１・・・積分回路、４３・・・遅延回路。
４３ 、４５・・保持信号発生手段。
４７ 、５７・・・切換回路。
代理人弁理士 小 川 勝 男。
第 １ 図
第 ２ 圀
第 ７ 図
阜 ８ 図FIG. 1 shows electromagnetic connection in a first embodiment of the present invention. FIG. 2 is a block diagram showing the configuration of a coil excitation circuit of the contactor. FIG. 2 is a block diagram showing the configuration of the electromagnet drive circuit in the first embodiment of the present invention, and FIG. 3 shows a specific circuit example of the coil excitation circuit of the magnetic contactor in the first embodiment of the present invention. A circuit diagram shown in FIG. FIG. 5 is a waveform diagram showing the waveforms of the main parts when 100V and 200V are applied as an example of input voltage, respectively, in the first embodiment of the present invention, and FIG.
FIG. 7 is a waveform diagram showing the relationship between the coil current corresponding to the input voltage and the stroke of the movable core in the embodiment. FIG. 7 is a block diagram showing the configuration of the coil excitation circuit of the electromagnetic contactor in the second embodiment of the present invention. The figure is a waveform diagram of the main parts in the second embodiment of the present invention, FIG. 9 is a block diagram showing the configuration of the electromagnet coil excitation circuit in the third embodiment of the present invention, and FIG.
The figure is a circuit diagram showing a specific circuit example of the coil excitation circuit in the third embodiment of the present invention, and FIG. 11 is a waveform diagram of the main parts in the third embodiment of the present invention. 2... Rectifier circuit. 4, 14, 20... Electromagnet drive circuit. 5.16...Switching element. 6...Coil. 40, 52... Closing signal generating means. 41... Integration circuit, 43... Delay circuit. 43, 45... Holding signal generating means. 47, 57...Switching circuit. Representative patent attorney Katsuo Ogawa. Figure 1 Figure 2 Figure 7 Figure 8
Claims (1)
を印加してコイルを励磁する電磁石駆動回路と、該電磁
石駆動回路の出力に基いてコイル電流を制御するスイッ
チング素子とを備えて成る電磁接触器のコイル励磁回路
において、前記電磁石駆動回路は前記整流回路の出力を
積分する積分回路と、前記コイルに投入電流を供給する
ための信号を発生する投入信号発生手段と、前記コイル
に保持電流を供給するための信号を発生する保持信号発
生手段と、前記整流回路に定格電圧が印加されてから所
定時間後に出力を発生する遅延回路と、該遅延回路の出
力に基いて前記コイルに印加する電圧を前記投入信号発
生手段の出力から前記保持信号発生手段の出力へ切換え
る切換回路とを備えて成ることを特徴とする電磁接触器
のコイル励磁回路。 ２、前記投入信号発生手段は、前記積分回路の出力に基
いてＯＮデューティが漸減するパルス列を発生する第１
の発振回路であり、前記保持信号発生手段は一定周期で
発振し前記積分回路の出力電圧レベルに応じてパルス幅
が変化するパルス列を発生する第２の発振回路であるこ
とを特徴とする特許請求の範囲第１項記載の電磁接触器
のコイル励磁回路。 ３、前記投入信号発生手段は前記積分回路の出力に基い
てＯＮデューティが漸減するパルス列を発生する第１の
発振回路であり、前記保持信号発生手段は前記遅延回路
であることを特徴とする特許請求の範囲第１項記載の電
磁接触器のコイル励磁回路。[Claims] 1. A rectifier circuit, an electromagnet drive circuit that is connected to the rectifier circuit and applies an intermittent voltage to excite the coil, and controls the coil current based on the output of the electromagnet drive circuit. In a coil excitation circuit for an electromagnetic contactor comprising a switching element, the electromagnet drive circuit includes an integrating circuit that integrates the output of the rectifier circuit, and a closing signal generator that generates a signal for supplying closing current to the coil. holding signal generating means for generating a signal for supplying a holding current to the coil; a delay circuit for generating an output after a predetermined time after a rated voltage is applied to the rectifier circuit; and an output of the delay circuit. a switching circuit for switching the voltage applied to the coil from the output of the closing signal generating means to the output of the holding signal generating means based on the above. 2. The input signal generating means generates a pulse train whose ON duty gradually decreases based on the output of the integrating circuit.
A patent claim characterized in that the holding signal generation means is a second oscillation circuit that generates a pulse train that oscillates at a constant period and whose pulse width changes depending on the output voltage level of the integrating circuit. A coil excitation circuit for an electromagnetic contactor according to item 1. 3. A patent characterized in that the input signal generating means is a first oscillation circuit that generates a pulse train whose ON duty gradually decreases based on the output of the integrating circuit, and the holding signal generating means is the delay circuit. A coil excitation circuit for an electromagnetic contactor according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285504A JPH0762976B2 (en) | 1985-12-20 | 1985-12-20 | Electromagnetic contactor coil excitation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285504A JPH0762976B2 (en) | 1985-12-20 | 1985-12-20 | Electromagnetic contactor coil excitation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145619A true JPS62145619A (en) | 1987-06-29 |
| JPH0762976B2 JPH0762976B2 (en) | 1995-07-05 |
Family
ID=17692383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60285504A Expired - Fee Related JPH0762976B2 (en) | 1985-12-20 | 1985-12-20 | Electromagnetic contactor coil excitation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0762976B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4878147A (en) * | 1987-08-05 | 1989-10-31 | Kabushiki Kaisha Toshiba | Electromagnetic coil drive device |
| JPH0751597A (en) * | 1993-08-20 | 1995-02-28 | Hitachi Koki Co Ltd | Centrifigal separator |
| DE19526038A1 (en) * | 1994-07-15 | 1996-01-25 | Mitsubishi Electric Corp | Electromagnetic switch-fuse and control method |
| JP2020149965A (en) * | 2019-03-11 | 2020-09-17 | エルエス、エレクトリック、カンパニー、リミテッドＬｓ Ｅｌｅｃｔｒｉｃ Ｃｏ．， Ｌｔｄ． | Electromagnetic contactor coil drive device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164124A (en) * | 1982-03-24 | 1983-09-29 | 株式会社東芝 | Coil driving device for electromagnetic contactor |
| JPS6049614A (en) * | 1983-08-29 | 1985-03-18 | Hitachi Constr Mach Co Ltd | Driving device for electromagnetic device |
-
1985
- 1985-12-20 JP JP60285504A patent/JPH0762976B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164124A (en) * | 1982-03-24 | 1983-09-29 | 株式会社東芝 | Coil driving device for electromagnetic contactor |
| JPS6049614A (en) * | 1983-08-29 | 1985-03-18 | Hitachi Constr Mach Co Ltd | Driving device for electromagnetic device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4878147A (en) * | 1987-08-05 | 1989-10-31 | Kabushiki Kaisha Toshiba | Electromagnetic coil drive device |
| JPH0751597A (en) * | 1993-08-20 | 1995-02-28 | Hitachi Koki Co Ltd | Centrifigal separator |
| DE19526038A1 (en) * | 1994-07-15 | 1996-01-25 | Mitsubishi Electric Corp | Electromagnetic switch-fuse and control method |
| US5737172A (en) * | 1994-07-15 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Electromagnetic contactor and a method of controlling the same |
| DE19526038B4 (en) * | 1994-07-15 | 2005-02-03 | Mitsubishi Denki K.K. | Electromagnetic circuit arrangement and control method |
| JP2020149965A (en) * | 2019-03-11 | 2020-09-17 | エルエス、エレクトリック、カンパニー、リミテッドＬｓ Ｅｌｅｃｔｒｉｃ Ｃｏ．， Ｌｔｄ． | Electromagnetic contactor coil drive device |
| US11056302B2 (en) | 2019-03-11 | 2021-07-06 | Lsis Co., Ltd. | Coil control device of electronic magnetic contactor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0762976B2 (en) | 1995-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781040A (en) | Transformer isolated driver for power transistor using frequency switching as the control signal | |
| US6269012B1 (en) | Energy efficient power supply with light-load detection | |
| CN100420136C (en) | Switching-mode power supply | |
| US20050254268A1 (en) | Control circuit for switched mode power supply unit | |
| US4459539A (en) | Charge transfer constant volt-second regulator | |
| US8143815B2 (en) | DC/DC converter | |
| US8115466B2 (en) | Converter and driving method thereof | |
| JPH10184973A (en) | Solenoid valve driving device | |
| MXPA01000391A (en) | Zero voltage switching power supply with burst mode. | |
| US5065072A (en) | Power supply circuit for an arc lamp, in particular for a motor vehicle headlight | |
| US20030116601A1 (en) | Impact enhancing device of an electric nailer | |
| JPH11332229A (en) | Switching power supply | |
| US6680603B1 (en) | High-efficiency method and pulse generator for generating short voltage pulses | |
| JPS62145619A (en) | Electromagnetic contactor exciting circuit | |
| JP2005514896A (en) | Driver circuit for resonant converter control | |
| JPS5994322A (en) | Circuit device for electromagnetic switching operation | |
| JP4172569B2 (en) | Switching power supply | |
| JP2001069750A (en) | Chopper-type switching power supply | |
| JPS6127146Y2 (en) | ||
| JPS58164124A (en) | Coil driving device for electromagnetic contactor | |
| JP2000224863A (en) | Inverter apparatus | |
| SU1282224A1 (en) | Control device for d.c.electromagnet | |
| JPH0713433Y2 (en) | DC power supply circuit for high-frequency oscillator | |
| JP3139518B2 (en) | DC-DC converter | |
| JP2001327165A (en) | Intermittent driving method and device for self-excited oscillating power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |