JPS62133A - Analog-digital converter - Google Patents

Abstract

PURPOSE:To relieve remarkably the burden of an external circuit by designing the titled converter that a channel changeover is conducted automatically at each prescribed cycle and a converted data is stored at every channel. CONSTITUTION:The output of an AD conversion section 2 is connected to the input of each storage section of a conversion data storage section 3. A control section 7 outputs a preset value to frequency dividers 60, 61...6n of a timer section 6 via lines a'0, a'1...a'n. A clock signal is fed to the frequency dividers 60, 61...6n via a line (b) from the control section 7. The output of the frequency dividers is outputted to corresponding sample and hold circuits 50, 51...5n and a timing control section 7A built in the control section 7 as timing signals C0, C1...Cn. The timing control section 7A responds to the timing signals C0, C1...Cn, is controlled by the control section 7, outputs a channel designation signal to a channel changeover section 1 and the conversion data storage section 3 and outputs a conversion start signal to the AD conversion section 2.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＡＤ変換器に関するものであり、更に詳述す
るならば、複数入力を持つＡＤ変換器のの改良に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an AD converter, and more specifically, to an improvement in an AD converter having multiple inputs.

従来の技術 従来、アナログ入力チャネルを複数持つＡＤ変換器は、
外部からそのアナログ入力チャネルの選択をその都度設
定できる構成となっていた。Conventional technology Conventionally, an AD converter with multiple analog input channels is
The configuration was such that the analog input channel selection could be set externally each time.

第３図は、マイクロコンピュータインタフェースをもつ
、そのようなＡＤ変換器の一例のブロック図である。チ
ャネル切換部１は、複数の入力チャネルＡｏ＝Ａ−を有
し、その内の１チヤネルを選択してそのアナログ信号を
ＡＤ変換器２に出力する。そのＡＤ変換器２の出力は、
出力バッファ４に接続されている。そして、その出力バ
ッファ４の出力には、データ入出力線りが接続されてい
る。FIG. 3 is a block diagram of an example of such an AD converter with a microcomputer interface. The channel switching section 1 has a plurality of input channels Ao=A-, selects one channel among them, and outputs the analog signal to the AD converter 2. The output of the AD converter 2 is
Connected to output buffer 4. A data input/output line is connected to the output of the output buffer 4.

更に、チャネル切換部１を制御するためのチャネル切換
制御部９が設けられ、そのチャネル切換制御部９は、デ
ータ入力入出力線りを介して、外部の例えばマイクロコ
ンビコータに接続され、そのマイクロコンピュータに制
御されるようになされている。Further, a channel switching control section 9 for controlling the channel switching section 1 is provided, and the channel switching control section 9 is connected to an external device such as a micro combicoater via a data input/output line, and It is controlled by a computer.

従って、第３図のＡＤ変換器においては、データ入出力
線りを通してチャネル選択データがチャネル切換制御部
９にセットされると、チャネル切換部１がアナログ入力
チャネルＡ　ｏ　＝　Ａ−を切換え、ＡＤ変換部２に出
力する。従って、アナログ入力チャネルの選択がマイク
ロコンピュータによって任意に行える。しかし、入力チ
ャネルを切換る場合は、その都度チャネル選択データを
マイクロコンピュータなどの外部回路から入力する必要
がある。また一定間隔でＡＤ変換を行う場合は、外部回
路によって時間の管理を行う必要がある。Therefore, in the AD converter of FIG. 3, when channel selection data is set in the channel switching control section 9 through the data input/output line, the channel switching section 1 switches the analog input channel A o = A-, Output to converter 2. Therefore, analog input channels can be selected arbitrarily by the microcomputer. However, when switching input channels, it is necessary to input channel selection data from an external circuit such as a microcomputer each time. Furthermore, when AD conversion is performed at regular intervals, it is necessary to manage time using an external circuit.

そのため、チャネル切換、時間管理等による外部回路す
なわちマイクロコンピュータの負担が大きいという問題
があった。Therefore, there was a problem in that channel switching, time management, etc. placed a heavy burden on the external circuit, that is, the microcomputer.

発明が解決しようとする問題点 このように、従来のＡＤ変換器は、アナログ入力チャネ
ルの選択が任意に行える反面、チャネル切換、時間管理
等による外部回路の負担が大きかった。Problems to be Solved by the Invention As described above, although conventional AD converters can arbitrarily select analog input channels, they place a heavy burden on external circuits due to channel switching, time management, etc.

そこで、本発明の目的は、このような欠点を除き、マイ
クロコンピュータなどの外部回路の負担を軽減したＡＤ
変換器を提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to eliminate such drawbacks and to provide an AD that reduces the burden on external circuits such as a microcomputer.
The purpose is to provide a converter.

問題点を解決するための手段 すなわち、本発明によるならば、複数の入力チャネルを
有し該入力チャネルを介して送られてきた複数のアナロ
グ信号を選択して出力するチャネル切換手段と、該チャ
ネル切換手段の出力を受けてＡＤ変換するＡＤ変換手段
とを具備するＡＤ変換器において、前記アナログ入力チ
ャネルの選択及び変換サイクルを記憶する記憶手段と、
該記憶手段に記憶された内容に従って前記チャネル切換
手段を制御して選択した入力チャネルのアナログ信号を
選択して前記ＡＤ変換手段に出力させる制御手段とが具
備される。Means for solving the problem, that is, according to the present invention, channel switching means that has a plurality of input channels and selects and outputs a plurality of analog signals sent through the input channels; An AD converter comprising: an AD converter that receives an output from the switching means and performs AD conversion;
A control means is provided which controls the channel switching means in accordance with the contents stored in the storage means to select an analog signal of the selected input channel and output it to the AD conversion means.

罫浬 上記した本発明によるＡ’Ｄ変換器では、チャネル選択
データ及び各チャネルごとの変換サイクルデータが、第
１の記憶手段に記憶される。その記憶されたデータに基
づいて制御部は、チャネル切換手段を制御して、選択し
たチャネルのアナログ信号を、設定された変換サイクル
でＡＤ変換手段に出力させる。その結果、ＡＤ変換手段
は、入力アナログ信号をデジタル信号に変換して出力し
、そのデジタル信号を受ける第２の記憶手段は、各チャ
ネルごとにデジタル信号を記憶し且つ出力する。In the A'D converter according to the present invention described above, channel selection data and conversion cycle data for each channel are stored in the first storage means. Based on the stored data, the control section controls the channel switching means to output the analog signal of the selected channel to the AD conversion means in a set conversion cycle. As a result, the AD conversion means converts the input analog signal into a digital signal and outputs it, and the second storage means that receives the digital signal stores and outputs the digital signal for each channel.

かくして、ＡＤ変換器は、外部回路から第１の記憶手段
に必要なデータを記憶させておくだけで、アナログ入力
チャネルの選択を任意に行うことができる。一方、ＡＤ
変換動作は、外部回路による制御の必要なく、制御部に
よって実施される。従って、外部回路は、チャネル切換
、時間管理等の指示をその都度出力する必要なく、外部
回路に負担は著しく軽減される。Thus, the AD converter can arbitrarily select an analog input channel simply by storing necessary data from the external circuit in the first storage means. On the other hand, A.D.
The conversion operation is performed by the controller without the need for control by external circuitry. Therefore, the external circuit does not need to output instructions for channel switching, time management, etc. each time, and the burden on the external circuit is significantly reduced.

実施例 次に、本発明の実施例を添付図面を参照して詳細に説明
する。Embodiments Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第１図は、本発明を実施したＡＤ変換器のブロック図で
ある。図示のＡＤ変換器は、従来のＡＤ変換器と同様に
、チャネル切換部１とその出力を受けるＡＤ変換部２と
を具備している。そのΔＤ変換部２の出力は、変換デー
タ記憶部３の各格納部の入力に接続されている。そして
、その変換データ記憶部３の出力は、出力バッファ４に
接続され、その出力は、データ入出力線りに接続されて
いる。一方、チャネル切換部ｌの複数の入力は、サンプ
ルホールド回路５゜、５１　・・・５ｎを介して複数の
入力チャネルＡ。、Δ１　・・・Ａ、に接続されている
。FIG. 1 is a block diagram of an AD converter embodying the present invention. The illustrated AD converter includes, like a conventional AD converter, a channel switching section 1 and an AD converting section 2 that receives the output thereof. The output of the ΔD conversion section 2 is connected to the input of each storage section of the converted data storage section 3. The output of the converted data storage section 3 is connected to an output buffer 4, and the output is connected to a data input/output line. On the other hand, the plurality of inputs of the channel switching unit 1 are connected to the plurality of input channels A via sample and hold circuits 5°, 51 . . . 5n. , Δ1...A.

更に、データ入出力線りには、記憶部８の各レジスタ８
Ｇ、８１　・・・８ｏの入力が接続されており、それら
レジスタ８゜、８．・・・８ｈの出力は、ラインａＯ、
ａ＋　　・・・ａｎを介して制御部７に並列に接続され
ている。そして、その制御部７は、ラインａ°。、ａ′
醒・・ａ′。を介してタイマ部６の各分周器６゜、６．
・・・６．、にプリセット値を出力する。それら分周器
６゜、６Ｉ　・・・６ｎには、制御部７よりクロック信
号がラインｂを介して供給される。分周器の出力は、タ
イミング信号Ｃｏ　、ｃ、　　・・・ｃ、として、対応
するサンプルホールド回路５゜、５１　・・・５ｏと制
御部７に内蔵のタイミング制御部７Ａとに出力される。Furthermore, each register 8 of the storage unit 8 is connected to the data input/output line.
G, 81...8o inputs are connected, and these registers 8°, 8. ...8h output is line aO,
a+ . . . are connected in parallel to the control unit 7 via an. The control unit 7 then controls the line a°. ,a′
Awakening...a'. Each frequency divider 6°, 6. of the timer section 6
...6. , output the preset value to . A clock signal is supplied from the control unit 7 to the frequency dividers 6°, 6I, . . . , 6n via line b. The outputs of the frequency dividers are outputted as timing signals Co, c, . . . , to the corresponding sample and hold circuits 5°, 51, .

そのタイミング制御部７Ａは、タイミング信号Ｃｏ　Ｓ
Ｃ＋　　・・・Ｃｎに応答し且つ制御部に制御されて、
チャネル切換部１と変換データ記憶部３とにチャネル指
定信号を出力すると共に、ＡＤ変換器２にも変換開始信
号を出力する。The timing control section 7A outputs a timing signal CoS
C+...responsive to Cn and controlled by the control unit,
A channel designation signal is output to the channel switching section 1 and the conversion data storage section 3, and a conversion start signal is also output to the AD converter 2.

かかるＡＤ変換器は、次のように動作する。Such an AD converter operates as follows.

チャネル選択データ及び各チャネルごとの変換サイクル
データが、データ入出力線りを介してマイクロコンピュ
ータのような外部回路から、記憶部８に供給され、記憶
部８のレジスタ８ｏ、８Ｉ・・・８ｏにチャネルごとに
記憶され、そして、ラインａ。ＳａＩ　・・・ａ、、を
介して制御部７に出力される。この記憶されたデータの
内の変換サイクルデータは、制御部７の制御の下に、変
換サイクルの時間を管理するタイマ部６の各分周器６゜
、６Ｉ　・・・６ｎに供給されて、カウントのプリセッ
ト値が設定される。Channel selection data and conversion cycle data for each channel are supplied to the storage unit 8 from an external circuit such as a microcomputer via a data input/output line, and are stored in registers 8o, 8I, . . . , 8o of the storage unit 8. Stored for each channel, and line a. SaI . . . is output to the control unit 7 via a, . The conversion cycle data among the stored data is supplied to each frequency divider 6°, 6I...6n of the timer section 6 which manages the time of the conversion cycle under the control of the control section 7. A preset value for the count is set.

かくして、ＡＤ変換器の動作時、制御部７からのクロッ
ク信号すをカウントする各分周器６゜、６１　・・・６
ｏは、設定されたカウント値まで達したとき、その出力
がアクティブとなり、それぞれタイミング信号Ｃ８、Ｃ
１・・・Ｃｎとして、対応するサンプルホールド回路５
゜、５１　・・・５ｏと制御部７に内蔵のタイミング制
御部７Ａとに出力される。Thus, during the operation of the AD converter, each frequency divider 6°, 61, . . . 6 counts the clock signal from the control unit 7.
When o reaches the set count value, its output becomes active and the timing signals C8 and C are activated, respectively.
1...Cn, the corresponding sample hold circuit 5
°, 51 . . . 5o and a timing control section 7A built into the control section 7.

そのタイミング信号を受けた各サンプルホールド回路５
．，５．　　・・・５１は、アナログ入力チャネルＡ。Each sample hold circuit 5 that receives the timing signal
．． ,5. ...51 is analog input channel A.

ＳＡ＋　　・・・Ａ、上のアナログ信号をサンプルした
のちただちにホールド状態になる。SA+...A, the analog signal above is sampled and immediately enters the hold state.

同時に、制御部７に内蔵のタイミング制御部７Ａは、そ
のタイミング信号Ｃ６，Ｃ＋　　・・・Ｃ０により当該
チャネルのアナログ信号がサンプルされたことを検出し
て、チャネル指定信号をチャネル切換部１と変換データ
記憶部３とに出力し、更に、ＡＤ変換器２に変換開始信
号を出力する。その結果、チャネル切換部１は、指定さ
れたチャネルの入力をＡＤ変換器２に出力し、一方、変
換データ記憶部３は、そのＡＤ変換部の出力を指定され
たチャネルのための格納部に記憶する状態になる。At the same time, the timing control section 7A built into the control section 7 detects that the analog signal of the channel is sampled by the timing signals C6, C+...C0, and converts the channel designation signal to the channel switching section 1. A conversion start signal is output to the AD converter 2. As a result, the channel switching unit 1 outputs the input of the designated channel to the AD converter 2, and the conversion data storage unit 3 outputs the output of the AD converter to the storage unit for the designated channel. Become in a state of remembering.

かくして、そのアナログ出力を受けるＡＤ変換器２は、
変換開始信号に応答して変換を開始し、その変換が終了
すると変換デジタル信号が出力され、変換データ記憶部
３の指定された格納部に記憶される。Thus, the AD converter 2 receiving the analog output is
Conversion is started in response to the conversion start signal, and when the conversion is completed, a converted digital signal is output and stored in a designated storage section of the converted data storage section 3.

その変換データ記憶部３に記憶されたデータは、データ
出力バッファ４を通してデータ人出力線りへ出力される
。The data stored in the converted data storage section 3 is outputted to the data output line through the data output buffer 4.

次に、アナログ入力チャネルＡｏ１Ａｌ　・・・Ａ、、
の内の入力チャネルＡｏ及びＡ１をそれぞれサイクルす
なほち周期１及びｍで変換する場合について、第２図の
タイミングチャートを参照して説明する。まず、外部の
マイクロコンピュータから、入力チャネルＡ。を周期β
でＡＤ変換すること及び入力チャネルＡ１を周期ｍでＡ
Ｄ変換することを指定するチャネル選択データ及び変換
サイクル設定データが、データ人出力線りを介して記憶
部８に供給され、記憶部８のレジスタ８゜及び８１に記
憶される。そして、変換周期ｌ及びｍは、制御部７の制
御の下に、変換サイクルの時間を管理するタイマ部６の
各分周器６ｏ及び６．に供給されて、分周器６゜及び６
．は、第２図に示すように、それぞれ周期ｌ及びｍでタ
イミング信号を発生するように設定される。Next, analog input channel Ao1Al...A,,
The case where the input channels Ao and A1 are converted in cycles, that is, periods 1 and m, respectively, will be explained with reference to the timing chart of FIG. 2. First, input channel A is input from an external microcomputer. the period β
AD converting input channel A1 with period m
Channel selection data specifying D conversion and conversion cycle setting data are supplied to the storage unit 8 via the data output line and stored in registers 8 and 81 of the storage unit 8. The conversion cycles l and m are determined by the frequency dividers 6o and 6.m of the timer unit 6 that manage the conversion cycle time under the control of the control unit 7. and frequency dividers 6° and 6
．． are set to generate timing signals with periods l and m, respectively, as shown in FIG.

タイミング信号Ｃ８を受けたサンプルホールド回路５ｏ
は、タイミング信号Ｃ８がアクティブすなわちハイレベ
ルにある間、アナログ入力チャネルＡｏのアナログ信号
をサンプルし、タイミング信号ＣＧがローレベルにある
間ホールド状態になる。一方、タイミング信号Ｇｏの立
下がりで応して、タイミング制御部７Ａは、ラインｄを
介してチャネル切変回路１にチャネルＡ。を選択させ且
つ変換データ記憶部３の指定されたチャネルのための格
納部を書込み可能状態におき、ラインｅを介して変換開
始信号をＡＤ変換器２に出力する。Sample hold circuit 5o receiving timing signal C8
samples the analog signal of the analog input channel Ao while the timing signal C8 is active or at a high level, and is in a hold state while the timing signal CG is at a low level. On the other hand, in response to the fall of the timing signal Go, the timing control section 7A switches the channel A to the channel switching circuit 1 via the line d. is selected, the storage section for the designated channel of the conversion data storage section 3 is placed in a writable state, and a conversion start signal is output to the AD converter 2 via line e.

その結果、ＡＤ変換部の変換動作期間の終了後、変換さ
れたデジタル信号が変換データ記憶部４に出力され、チ
ャネルＡｏの格納部に記憶される。As a result, after the conversion operation period of the AD conversion unit ends, the converted digital signal is output to the converted data storage unit 4 and stored in the storage unit of channel Ao.

更に、タイミング信号Ｃ１を受けたサンプルホールド回
路５Ｉは、タイミング信号Ｃ２がノ１イレベルにある間
、アナログ入力チャネルＡ＋　のアナログ信号をサンプ
ルし、タイミング信号Ｃ１がローレベルにある間ホール
ド状態になる。そのタイミング信号Ｃ＋の立下がりで応
して、タイミング制御部７Ａは、ラインｄを介してチャ
ネル指定信号を出力する。その結果、チャネル期変回路
１はチャネルＡ。からチャネルＡ１に切り替わり、変換
データ記憶部３もチャネルＡ＋　に対応する格納部を書
込み可能状態にあく。一方、ラインｅを介して変換開始
信号がＡＤ変換器２に出力され、変換動作期間の終了後
、変換されたデジタル信号が変換データ記憶部３に出力
され、チャネルＡ１の格納部に記憶される。Further, the sample and hold circuit 5I that has received the timing signal C1 samples the analog signal of the analog input channel A+ while the timing signal C2 is at the low level, and enters the hold state while the timing signal C1 is at the low level. In response to the fall of the timing signal C+, the timing control section 7A outputs a channel designation signal via line d. As a result, the channel phase changing circuit 1 is channel A. Then, the conversion data storage section 3 also puts the storage section corresponding to channel A+ into a writable state. On the other hand, a conversion start signal is output to the AD converter 2 via line e, and after the conversion operation period ends, the converted digital signal is output to the conversion data storage section 3 and stored in the storage section of channel A1. .

以上の動作が交互に繰り返されて、入力チャネルＡｎ及
びＡ１のアナログ信号が、それぞれ周期ｌ及びｍで変換
されて、出力バッファ４から出力される。The above operations are repeated alternately, and the analog signals of input channels An and A1 are converted at periods l and m, respectively, and outputted from the output buffer 4.

発明の詳細 な説明したように、本発明によれば、チャネル選択デー
タ及びその変換サイクルを１度セットするだけで、チャ
ネルの切換えが自動的に、かつ一定サイクルで行なわれ
る。また、変換データが各チャネルごとに記憶されてい
るため、必要な時に変換データを読み出すことが自由に
できる。其故、外部回路の負担を著しく軽減でき、従っ
て、本発明によるＡＤ変換器をマイクロコンピュータと
接続する場合はマイクロコンピュータの負担が軽減され
、ひいては、システムのパフォーマンスの向上につなが
る。As described in detail, according to the present invention, channel selection data and its conversion cycle are set only once, and channel switching is performed automatically and in constant cycles. Furthermore, since the conversion data is stored for each channel, the conversion data can be freely read out when necessary. Therefore, the burden on the external circuit can be significantly reduced, and therefore, when the AD converter according to the present invention is connected to a microcomputer, the burden on the microcomputer is reduced, which in turn leads to improved system performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明を実施したＡＤ変換器のブロック図、 第２図は、第１図のＡＤ変換器の１つの動作例を示すタ
イミングチャート図、 第３図は、従来のＡＤ変換器の一例のブロック図である
。 （主な参照番号） Ａ、、Ａ、・・・Ａｎ・・アナログ入力チャネルＤ・・
データ人出力線　　ｌ・・チャネル切換部２・・ＡＤ変
換部　　３・・変換データ記憶部４・・データ出力用バ
ッファ ５、．５．・・・５．、・・サンプル・ホールド回路６
・・タイマ部　　　７・・制御部 ７Ａ・・タイミング制御部FIG. 1 is a block diagram of an AD converter embodying the present invention. FIG. 2 is a timing chart showing one example of the operation of the AD converter of FIG. 1. FIG. 3 is a conventional AD converter. It is a block diagram of an example. (Main reference numbers) A,,A,...An...Analog input channel D...
Data output line l...Channel switching unit 2...AD conversion unit 3...Conversion data storage unit 4...Data output buffer 5, . 5. ...5. ,...sample/hold circuit 6
...Timer section 7...Control section 7A...Timing control section

Claims (1)

【特許請求の範囲】[Claims] 複数の入力チャネルを有し該入力チャネルを介して送ら
れてきた複数のアナログ信号を選択して出力するチャネ
ル切換手段と、該チャネル切換手段の出力を受けてＡＤ
変換するＡＤ変換手段とを具備するＡＤ変換器において
、前記アナログ入力チャネルの選択及び変換サイクルを
記憶する記憶手段と、該記憶手段に記憶された内容に従
って前記チャネル切換手段を制御して選択した入力チャ
ネルのアナログ信号を選択して前記ＡＤ変換手段に出力
させる制御手段とを有することを特徴とするＡＤ変換器
。channel switching means that has a plurality of input channels and selects and outputs a plurality of analog signals sent through the input channels;
An AD converter comprising an AD converter for converting the analog input channel, and a storage means for storing the selection of the analog input channel and the conversion cycle, and a selected input by controlling the channel switching means according to the contents stored in the storage means. An AD converter comprising: control means for selecting an analog signal of a channel and causing the AD conversion means to output the selected analog signal.