JPS62124753A - Manufacture of dielectric isolation substrate - Google Patents
Manufacture of dielectric isolation substrateInfo
- Publication number
- JPS62124753A JPS62124753A JP26444785A JP26444785A JPS62124753A JP S62124753 A JPS62124753 A JP S62124753A JP 26444785 A JP26444785 A JP 26444785A JP 26444785 A JP26444785 A JP 26444785A JP S62124753 A JPS62124753 A JP S62124753A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- support layer
- insulating layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、絶縁層分離（ＤｉｅｌｅｃｔｒｉｃＩｓｏ
ｌａｔｉｏｎ：ＤＩ）基板の製法に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to dielectric layer separation
(DI) relating to a method of manufacturing a substrate.
半導体集積回路用基板として、近時、絶縁要分＃基板が
用いられるようになってきた。このような絶縁層骨Ｎ基
板の最も一般的な構造は、第３図に示すように、絶縁膜
４で囲まれた複数の単結晶島状領域（以下、「分離島」
と記す）ｌａ・・・を多結晶層等からなる支持体層８上
に支持してなるものである。前記分離島１ａ・・・は、
素子形成領域として使用されるもので、１枚の基板上に
、必要な素子の数だけの分離島が形成されるようになっ
ている。そして、各分離島１ａ・・・の間は、絶縁層に
よって電気的に完全に分離されるようになっているため
、従来のＰ−Ｎ接合による各素子の分離に比べて、はる
かに高い高耐圧、低寄生容量、高ソフトエラー耐性等を
実現する。また、寄生素子やラッチアップが発生する恐
れもなくなる。Recently, insulating substrates have come to be used as substrates for semiconductor integrated circuits. The most common structure of such an insulating layer bone N substrate is, as shown in FIG.
)la... is supported on a support layer 8 made of a polycrystalline layer or the like. The isolated island 1a... is
These are used as element forming regions, and as many isolation islands as the required number of elements are formed on one substrate. Since each isolation island 1a... is completely electrically isolated by an insulating layer, the isolation is much higher than that of the conventional isolation of each element using a P-N junction. Achieves high voltage resistance, low parasitic capacitance, and high soft error resistance. Further, there is no fear that parasitic elements or latch-up will occur.
以上のような絶縁層分離基板は、一般に次のような工程
で形成される。The insulating layer-separated substrate as described above is generally formed by the following steps.
まず、単結晶シリコン等からなるウェハを用意し、その
表面の所望の位置に、つくられるべき素子を囲むように
溝を形成する。First, a wafer made of single crystal silicon or the like is prepared, and grooves are formed at desired positions on the surface of the wafer so as to surround the elements to be formed.
つぎに、このウェハの前記溝が形成された側の表面全体
をシリコン酸化膜等の絶縁膜で覆い、さらに、その上に
、ポリシリコン等を堆積して支持体層を形成する。Next, the entire surface of this wafer on the side where the grooves are formed is covered with an insulating film such as a silicon oxide film, and further, polysilicon or the like is deposited thereon to form a support layer.
そして、前記ウェハを裏面から研磨、除去していき、前
記溝をこの裏面に露出させてウェハを前記分離島に分割
し、絶縁層分離基板を得る。Then, the wafer is polished and removed from the back surface, the grooves are exposed on the back surface, and the wafer is divided into the separation islands to obtain an insulating layer separated substrate.
以上のような絶縁層分離基板において、最も問題となる
のは、ウェハと支持体層との材質のちがい、特に、それ
ぞれの材質における熱膨張係数の差に起因する以下の２
点である。In the above-mentioned insulating layer-separated substrate, the biggest problem is the difference in the materials of the wafer and the support layer, especially the following two problems caused by the difference in the thermal expansion coefficient of each material.
It is a point.
■ 前記製造工程中、支持体層形成時に、この支持体層
側を凹とし、ウェハ側を凸とするソリが発生する。(2) During the manufacturing process, when the support layer is formed, warpage occurs in which the support layer side is concave and the wafer side is convex.
このソリは、前述したように、ウェハと支持体層との熱
膨張係数の差に起因するものであって、高温で形成され
た前記支持体層が、室温近くまで冷却されたときに、ウ
ェハよりも大きく収縮するために発生するものである。As mentioned above, this warpage is caused by the difference in thermal expansion coefficient between the wafer and the support layer, and when the support layer formed at a high temperature is cooled to near room temperature, the wafer This occurs due to a larger contraction than the
そして、このソリが発生すると、次工程であるウェハの
研磨時に、その全面を均一に研磨することができず、各
分離島を均一に形成することができない。If this warpage occurs, the entire surface of the wafer cannot be uniformly polished during the next step of polishing the wafer, and the isolated islands cannot be uniformly formed.
■ 絶縁層分離基板形成後、エピタキシャル結晶成長、
熱拡散、アルミ配線形成およびパッシベーション膜形成
等の工程によって分離島上に素子形成を行うと、それに
伴う加熱（熱履歴）等によって先の■のソリがさらに拡
大されたり、あるいは、先の■とは逆方向のソリが発生
する。■ After forming the insulating layer separation substrate, epitaxial crystal growth,
When elements are formed on isolation islands through processes such as thermal diffusion, aluminum wiring formation, and passivation film formation, the warpage described in (2) above may be further expanded due to the accompanying heating (thermal history), etc. will cause warping in the opposite direction.
このようなソリがあると、フォトリソグラフィ一工程で
のマスクアラインメントが困難になるばかりでな（、各
種の半導体製造装置における自動搬送系等でのトラブル
の原因となる恐れがある。Such warpage not only makes it difficult to perform mask alignment in one photolithography process, but also may cause trouble in automatic transport systems in various semiconductor manufacturing equipment.
以上のように、従来の絶縁層分離基板は、その製造時や
、素子の形成時等に、大きなソリが発生する恐れがある
ため、問題となっている。As described above, conventional insulating layer-separated substrates pose a problem because large warpage may occur during their manufacture, element formation, and the like.
この発明は、以上の問題に鑑みてなされたものであって
、ソリが発生する恐れの少ない絶縁層分離基板の製法を
提供することを目的としている。The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing an insulating layer-separated substrate with less possibility of warping.
以上の目的を達成するため、この発明は、半導体単結晶
ウェハの表面に分離のための溝を形成して、その表面全
体を絶縁膜で覆ったあと、その上に支持体層を形成する
とともに、前記単結晶側を前記溝の底部が露出するまで
研磨して、前記支持体層上に前記絶縁膜で電気的に絶縁
分離された半導体単結晶島状領域を形成する絶縁層分離
基板の製法であって、前記支持体層が、その厚み方向ほ
ぼ中央に酸化膜がはさまれた２層の多結晶層からなるこ
とを特徴とする絶縁層分離基板の製法を要旨としている
。In order to achieve the above object, the present invention forms isolation grooves on the surface of a semiconductor single crystal wafer, covers the entire surface with an insulating film, and then forms a support layer thereon. , a method for manufacturing an insulating layer separated substrate, comprising: polishing the single crystal side until the bottom of the groove is exposed to form a semiconductor single crystal island region electrically isolated by the insulating film on the support layer; The gist of the present invention is a method for manufacturing an insulating layer-separated substrate, characterized in that the support layer is composed of two polycrystalline layers with an oxide film sandwiched approximately at the center in the thickness direction.
以下に、この発明を、その一実施例をあられす図を参照
しながら、くわしく説明する。なお、この実施例では、
分離島として単結晶シリコンを、多結晶層としてポリシ
リコンを、絶縁膜および酸化膜としてＳｉＯ２を、それ
ぞれ、使用しているが、それ以外の化合物半導体材料を
用いることも、もちろん可能である。Hereinafter, one embodiment of the present invention will be explained in detail with reference to the accompanying drawings. In addition, in this example,
Although single crystal silicon is used as the isolation island, polysilicon is used as the polycrystalline layer, and SiO2 is used as the insulating film and the oxide film, it is of course possible to use other compound semiconductor materials.
まず、この発明にかかる絶縁層分離基板の製法の一実施
例について、その途中の各工程をあられした第１図（ａ
ｌ〜（ｒｌにもとづいて説明する。First, regarding one embodiment of the method for manufacturing an insulating layer-separated substrate according to the present invention, FIG.
The explanation will be based on l~(rl.
分離島・となるべき単結晶シリコンのウェハｌを用意す
る〔第１図（ａ）〕。A single-crystal silicon wafer l that is to become a separation island is prepared [FIG. 1(a)].
つぎに、このウェハ１表面の所望の位置に、つくられる
べき素子を囲むように溝２・・・を形成する。このよう
な溝２・・・の形成方法は、特に限定されないが、たと
えば、＜１００＞面の単結晶シリコンのウェハ１にＫＯ
Ｈ等を主成分とするアルカリエツチング液を用いて溝２
をエソチングする方法があげられる。この方法は、この
アルカリエツチング液の＜１１１＞簡単結晶シリコンに
対するエツチング速度が、＜１００＞簡単結晶シリコン
に対するエツチング速度にくらべて極めて遅いこと（異
方性）を利用したもので、く１００〉簡単結晶シリコン
のウェハ１の一部を、このアルカリエツチング液でエツ
チングしていくと、この＜１００＞面と５４°の角をな
す＜１１１＞面からなるｖ形の溝２が自動的に形成され
るのである。なお、このとき、エツチングのマスクとし
て、次工程で形成される絶縁膜と同じ材料（ＳｉＯ２）
を使用しておけば、それを絶縁膜の一部として利用する
ことができるため、次工程へ送る前に、このマスク３を
除去する必要がなくなり、より好ましい。以上の操作に
よって、たとえば、深さ７０μｍ程度の溝を形成するこ
とができる〔第１図（ｂ）〕。Next, grooves 2 are formed at desired positions on the surface of the wafer 1 so as to surround the elements to be formed. The method of forming such grooves 2 is not particularly limited, but for example, KO
Groove 2 is etched using an alkaline etching solution containing H etc. as the main component.
There is a method of esoching. This method takes advantage of the fact that the etching rate of this alkaline etching solution for <111> simple crystalline silicon is extremely slow (anisotropic) compared to the etching rate for <100> simple crystalline silicon. When a part of the crystalline silicon wafer 1 is etched with this alkaline etching solution, a v-shaped groove 2 consisting of a <111> plane making an angle of 54° with this <100> plane is automatically formed. It is. At this time, the same material (SiO2) as the insulating film to be formed in the next step is used as an etching mask.
It is more preferable to use the mask 3 because it can be used as a part of the insulating film and there is no need to remove the mask 3 before sending it to the next process. Through the above operations, it is possible to form a groove with a depth of, for example, about 70 μm [FIG. 1(b)].
溝２が形成された側のウェハ１の表面に、その全面にわ
たって絶縁膜であるシリコン酸化膜４を形成する。この
シリコン酸化膜４の形成方法も特に限定されないが、た
とえば、前記ウェハ１の表面をパイロジェニック酸化法
等によって熱酸化して、このようなシリコン酸化膜を形
成することが好ましい。なぜなら、このようなパイロジ
ェニック酸化法は、操作や工程、製造装置等が簡単で、
しかも、形成されるシリコン酸化膜４の物性がすぐれて
いるからである〔第１図（Ｃ）〕。A silicon oxide film 4, which is an insulating film, is formed over the entire surface of the wafer 1 on the side where the groove 2 is formed. Although the method for forming the silicon oxide film 4 is not particularly limited, it is preferable, for example, to form such a silicon oxide film by thermally oxidizing the surface of the wafer 1 by pyrogenic oxidation or the like. This is because the pyrogenic oxidation method requires simple operations, processes, manufacturing equipment, etc.
Moreover, the physical properties of the silicon oxide film 4 formed are excellent [FIG. 1(C)].
シリコン酸化膜４上に、エピタキシャル成長等の方法に
よって、多結晶層である第１のポリシリコン層５を形成
する。第１のポリシリコン層５の成長条件は、これに限
定されるものではないが、たとえば、通常、エピタキシ
ャル成長に使用される反応炉を用いた場合には、１．３
〜１．４ｐ／ｍｉｎ程度の成長速度で成長させてやれば
よい。成長に使用できるガスも、通常のエピタキシャル
成長に用いられるものを、そのまま使用することができ
る〔第１図（ｄ）〕。A first polysilicon layer 5, which is a polycrystalline layer, is formed on the silicon oxide film 4 by a method such as epitaxial growth. The growth conditions for the first polysilicon layer 5 are not limited to these, but for example, when a reaction furnace normally used for epitaxial growth is used, 1.3
It is sufficient to grow at a growth rate of about 1.4 p/min. As for the gases that can be used for growth, those used for normal epitaxial growth can be used as they are [FIG. 1(d)].
第１のポリシリコン層５表面に酸化膜であるシリコン酸
化膜６を形成する。シリコン酸化膜６の形成方法として
は、たとえば、前記シリコン酸化膜４と同様な理由によ
ってパイロジェニック酸化法等を使用することが好まし
い〔第１図（ｅ）〕。A silicon oxide film 6, which is an oxide film, is formed on the surface of the first polysilicon layer 5. As a method for forming the silicon oxide film 6, it is preferable to use, for example, a pyrogenic oxidation method for the same reason as the silicon oxide film 4 [FIG. 1(e)].
シリコン酸化膜６上に、先の第１のポリシリコン層５と
同様に、エピタキシャル成長等の方法によって、多結晶
層である第２のポリシリコン層７を形成する。そして、
シリコン酸化膜６をはさんだ第２のポリシリコン層７お
よび第１のポリシリコン層５の２層を支持体層Ａとする
。第２のポリシリコン層７の厚みは特に限定されるもの
ではないが、この発明では、この第２のポリシリコン層
７と前記第１のポリシリコンＮ５とが、ほぼ等しい厚み
を有している必要がある。すなわち、このことによって
、シリコン酸化膜６を支持体層Ａ中、その厚み方向ほぼ
中央部に位置させることができるのである。第１および
第２のポリシリコン層５．７の厚みの比も特に限定され
るものではないが、１０ニア〜７：１０の範囲内である
ことが好ましい〔第１図（ｆ）〕。A second polysilicon layer 7, which is a polycrystalline layer, is formed on the silicon oxide film 6 by a method such as epitaxial growth, similar to the first polysilicon layer 5 described above. and,
Two layers, the second polysilicon layer 7 and the first polysilicon layer 5 with the silicon oxide film 6 sandwiched therebetween, are referred to as a support layer A. Although the thickness of the second polysilicon layer 7 is not particularly limited, in the present invention, the second polysilicon layer 7 and the first polysilicon layer N5 have approximately the same thickness. There is a need. That is, this allows the silicon oxide film 6 to be located approximately in the center of the support layer A in its thickness direction. The ratio of the thicknesses of the first and second polysilicon layers 5.7 is also not particularly limited, but is preferably in the range of 10 to 7:10 [FIG. 1(f)].
このあと、ウェハ１を反対側から研磨、除去していき、
溝２によってウェハ１が複数の分離島１ａ・・・に分離
されるまで研磨すると、絶縁層分離基板が得られるので
ある。すなわち、この絶縁層分離基板は、第２図にみる
ように、絶縁膜であるシリコン酸化膜４で囲まれた複数
の分離島１ａ・・・が、シリコン酸化膜（酸化膜）６を
はさんだ第１のポリシリコン層（多結晶層）５および第
２のポリシリコン層（多結晶層）７の２層からなる支持
体層Ａ上に設けられ、かつ、前記シリコン酸化膜６がこ
の支持体層Ａ中、厚み方向ほぼ中央部に設けられてなる
ものである。このように、支持体層Ａをシリコン酸化膜
６をはさんだ第１および第２のポリシリコン層５，７の
２層とするのは、熱膨張係数が単結晶シリコンのウェハ
ｌよりも大きいポリシリコン層と、ウェハ１よりもそれ
が小さいシリコン酸化膜との組み合わせによって、支持
体層Ａ全体の熱膨張係数を調整するためである。そして
、このことによって、支持体層Ａとウェハｌあるいはそ
れから作られる分離島１ａ・・・の両者の熱膨張係数を
バランスさせることができる。理由は良く分からないが
、酸化膜６をパイロジエニック酸化法によって形成する
と、この効果がより高くなる。また、この発明では、シ
リコン酸化膜層６を支持体層Ａ中、ほぼ中央（好ましく
は、その上下のポリシリコン層の厚みで１０＝７〜７：
１０の範囲内）にパイロジェニック酸化法等によって位
置させるようにしているため、支持体層Ａ内で、その熱
膨張係数がかたよることがなくなる。このため、支持体
層Ａの形成時や、素子の形成等の加熱を含む各工程にお
いても、前述したような両者の熱膨張係数の違いによっ
てソリが発生する恐れは、いちじるしく減少する。また
、この発明では、支持体層Ａが、前述したように、シリ
コン酸化膜６をはさんだ第１のポリシリコン層５および
第２のポリシリコン層７という、わずか２層によって構
成されるようになっているため、製造が簡単で、その工
程がいちじるしく増大することもない。たとえば、以上
のような各層を形成する場合には、まず、反応炉中でエ
ピタキシャル成長を行って第１のポリシリコン層５を形
成し、つぎに、熱酸化炉中に移しかえてパイロジェニッ
ク酸化法等によってシリコン酸化膜６を形成し、再びも
との反応炉にもどして第２のポリシリコン層７を形成す
る、といったような簡単な操作で２層の支持体層Ａを形
成することができるのである。また、各層の形成には、
以上のように、通常、その工程に用いられる装置を用い
ることができるため、特別な装置を必要とすることもな
いのである。After this, wafer 1 is polished and removed from the opposite side,
When the wafer 1 is polished until it is separated into a plurality of isolation islands 1a by the grooves 2, an insulating layer separated substrate is obtained. That is, as shown in FIG. 2, this insulating layer separation substrate has a plurality of isolation islands 1a surrounded by a silicon oxide film 4, which is an insulating film, sandwiching a silicon oxide film (oxide film) 6. The silicon oxide film 6 is provided on a support layer A consisting of two layers, a first polysilicon layer (polycrystalline layer) 5 and a second polysilicon layer (polycrystalline layer) 7, and the silicon oxide film 6 is provided on this support layer A. It is provided approximately in the center of layer A in the thickness direction. In this way, the reason why the support layer A is made of two layers, the first and second polysilicon layers 5 and 7 sandwiching the silicon oxide film 6, is because the support layer A is made of polysilicon having a coefficient of thermal expansion larger than that of the single crystal silicon wafer l. This is because the thermal expansion coefficient of the entire support layer A is adjusted by the combination of the silicon layer and the silicon oxide film, which is smaller than the wafer 1. This makes it possible to balance the thermal expansion coefficients of both the support layer A and the wafer 1 or the isolation islands 1a made therefrom. Although the reason is not well understood, this effect is enhanced if the oxide film 6 is formed by pyrogenic oxidation. In addition, in the present invention, the silicon oxide film layer 6 is placed approximately at the center of the support layer A (preferably, the thickness of the polysilicon layers above and below it is 10=7 to 7:
10) by a pyrogenic oxidation method, etc., so that the coefficient of thermal expansion within the support layer A does not vary. Therefore, during the formation of the support layer A and in each process including heating such as element formation, the possibility of warpage occurring due to the difference in thermal expansion coefficient between the two as described above is significantly reduced. Further, in the present invention, the support layer A is composed of only two layers, the first polysilicon layer 5 and the second polysilicon layer 7 with the silicon oxide film 6 sandwiched therebetween, as described above. Because of this, manufacturing is simple and the process does not increase significantly. For example, when forming each layer as described above, first, epitaxial growth is performed in a reaction furnace to form the first polysilicon layer 5, and then the first polysilicon layer 5 is transferred to a thermal oxidation furnace and pyrogenic oxidation method is performed. The two-layer support layer A can be formed by a simple operation such as forming a silicon oxide film 6 by, for example, returning to the original reactor to form a second polysilicon layer 7. It is. In addition, for the formation of each layer,
As mentioned above, since the equipment normally used in the process can be used, there is no need for any special equipment.
なお、これまでは、この発明の絶縁層分離基板について
、図にあられした実施例にもとづいてのみ説明してきた
が、この発明の構成は図の実施例に限られるものではな
い。たとえば、以上の実施例では、溝２をアルカリエツ
チング液を用いた、いわゆる、異方性エツチングによっ
て形成していたが、これは物理的研磨やその他の方法に
よって形成することもできる。また、逆にウェハ１を除
去する方法は物理研磨には限らず、エツチング等の化学
的研磨によることもできる。各層の形成方法も以上の実
施例に限られず、それぞれ別の方法によって形成するこ
とができる。たとえば、絶縁膜４や酸化膜６であるシリ
コン酸化膜を熱酸化以外の方法で形成することもできる
のである。しかしながら、これらの酸化膜は、前述した
ような理由から、パイロジェニック酸化法等の熱酸化に
よって形成することが好ましい。このことは、他の部分
についても同様であって、実施例に示した以外の方法に
よって形成することもできるが、実施例の方法によれば
、従来の装置をそのまま使用できる等の利点があり、よ
り好ましいのである。また、以上の実施例では、分月を
島となる単結晶のウェハとして単結晶シリコンを、多結
晶層としてポリシリコンを、そして、絶縁膜や酸化膜と
してＳｉＯ□を、それぞれ使用しているが、前述したよ
うに、その他の化合物半導体材料を用いることもできる
。Although the insulating layer-separated substrate of the present invention has been described so far based only on the embodiments shown in the figures, the structure of the present invention is not limited to the embodiments shown in the figures. For example, in the above embodiment, the grooves 2 were formed by so-called anisotropic etching using an alkaline etching solution, but they may also be formed by physical polishing or other methods. Further, the method for removing the wafer 1 is not limited to physical polishing, but may also be chemical polishing such as etching. The method for forming each layer is not limited to the above embodiments, and may be formed by different methods. For example, the silicon oxide film, which is the insulating film 4 and the oxide film 6, can be formed by a method other than thermal oxidation. However, these oxide films are preferably formed by thermal oxidation such as pyrogenic oxidation method for the reasons mentioned above. The same applies to other parts, and they can be formed by methods other than those shown in the examples, but the method of the examples has the advantage that conventional equipment can be used as is. , is more preferable. In addition, in the above embodiments, single crystal silicon is used as the single crystal wafer serving as the island, polysilicon is used as the polycrystalline layer, and SiO□ is used as the insulating film and oxide film. , as mentioned above, other compound semiconductor materials can also be used.
要するに、支持体層が酸化膜をはさんだ第１の多結晶層
および第２の多結晶層の２層となり、かつ、酸化膜が前
記支持体層の厚み方向ほぼ中央に位置するようになって
いれば、その他の構成は限定されないのである。In short, the support layer consists of two layers, a first polycrystalline layer and a second polycrystalline layer with an oxide film sandwiched therebetween, and the oxide film is located approximately at the center of the support layer in the thickness direction. If so, other configurations are not limited.
つぎに、この発明の実施例について、比較例とあわせて
説明する。Next, examples of the present invention will be described together with comparative examples.
（実施例）
分離島となる単結晶ウェハとして、シリコンウェハ〔直
径７６ｍ＋ｗ（３インチ）、厚み４００μｍ）を使用し
、その上に、第１図（ａｌ〜（ｆ）に示した工程によっ
て２層の支持体層Ａ（厚み合計１９０〜２３０ｇｒｎ）
を形成した。なお、このとき、各層の厚みは、第１のポ
リシリコン層＝１００μ１１シリコン酸化膜：１μｍ、
第２のポリシリコン層：８９〜１２９−１第１および第
２のポリシリコン層の厚みの比：１０：８．９〜７．７
５：１０であった。(Example) A silicon wafer [diameter 76 m + W (3 inches), thickness 400 μm] was used as a single crystal wafer to be the separation island, and two layers were formed on it by the steps shown in Fig. 1 (al to (f)). Support layer A (total thickness 190-230grn)
was formed. At this time, the thickness of each layer is as follows: first polysilicon layer = 100 μm; silicon oxide film: 1 μm;
Second polysilicon layer: 89-129-1 Thickness ratio of first and second polysilicon layers: 10:8.9-7.7
It was 5:10.
このものに対し、支持体層Ａ形成直後、研磨。Immediately after forming the support layer A, this material was polished.
除去による分離島形成直後、素子形成全プロセス終了直
後の各段階ごとに、そのソリ量を測定した。結果を第１
表に示す。The amount of warpage was measured at each stage immediately after the separation islands were formed by removal and immediately after the completion of the entire device formation process. Results first
Shown in the table.
（比較例１）
支持体層を従来のポリシリコンのみからなるもの（厚み
２３０μｍ）にした以外は、実施例と同様にして、各段
階におけるソリ量の測定を行った。(Comparative Example 1) The amount of warpage at each stage was measured in the same manner as in the example except that the support layer was made of conventional polysilicon (thickness: 230 μm).
結果を同じく第１表に示す。The results are also shown in Table 1.
（比較例２）
支持体層として、厚み２３０−のポリシリコン層を形成
し、そのあと、その上に厚み１−のシリコン酸化膜を形
成したものを使用した以外は、実施例と同様にして、各
段階におけるソリ量の測定を行った。結果を同じく第１
表に示す。(Comparative Example 2) A polysilicon layer with a thickness of 230 mm was formed as a support layer, and a silicon oxide film with a thickness of 1 mm was then formed on it. The amount of warpage at each stage was measured. Same result as 1st
Shown in the table.
（比較例３）
支持体層を２層構造とし、かつ、シリコン酸化膜を支持
体層の中心からはずして形成（上下のポリシリコン層の
厚みの比で１０：５．２〜１０ ： ２゜６）した以外
は、実施例１と同様にして、各段階におけるソリ量の測
定を行った。結果を同じく第１表に示す。(Comparative Example 3) The support layer has a two-layer structure, and the silicon oxide film is formed off the center of the support layer (the ratio of the thickness of the upper and lower polysilicon layers is 10:5.2 to 10:2°). 6) The amount of warpage at each stage was measured in the same manner as in Example 1 except for the above. The results are also shown in Table 1.
この発明の絶縁層分離基板は、以上のように構成されて
おり、支持体層を多結晶層の間に酸化膜をはさんだ２層
とし、かつ、この酸化膜を前記支持体層中その厚み方向
ほぼ中央に位置するようにしているため、ソリの発生す
る恐れが少なくなっている。The insulating layer-separated substrate of the present invention is constructed as described above, and the support layer is made of two layers with an oxide film sandwiched between the polycrystalline layers, and the oxide film is formed in the thickness of the support layer. Since it is positioned almost in the center in the direction, there is less risk of warping.
第１図（ａ）〜（ｆ）はこの発明にかかる絶縁層分離基
板の製法の一実施例の工程をあられす説明図、第２図は
この発明によって形成された絶縁要分Ｍ基板の構造の一
例をあられす説明図、第３図は従来例をあられす説明図
である。
ｌａ、ｌｂ、ｌｃ・・・単結晶島状領域 ４・・・絶縁
膜 ５，７・・・多結晶層 ６・・・酸化膜 Ａ・・・
支持体層
代理人 弁理士 松 木 武 彦
第２図FIGS. 1(a) to (f) are explanatory diagrams showing the steps of an embodiment of the method for manufacturing an insulating layer-separated substrate according to the present invention, and FIG. 2 is a structure of an insulating component M substrate formed according to the present invention. FIG. 3 is an explanatory diagram showing an example of the conventional method. la, lb, lc... Single crystal island region 4... Insulating film 5, 7... Polycrystalline layer 6... Oxide film A...
Supporter layer agent Patent attorney Takehiko Matsuki Figure 2
Claims (4)
成して、その表面全体を絶縁膜で覆ったあと、その上に
支持体層を形成するとともに、前記単結晶側を前記溝の
底部が露出するまで研磨して、前記支持体層上に前記絶
縁膜で電気的に絶縁分離された半導体単結晶島状領域を
形成する絶縁層分離基板の製法であって、前記支持体層
が、その厚み方向ほぼ中央に酸化膜がはさまれた２層の
多結晶層からなることを特徴とする絶縁層分離基板の製
法。(1) After forming a groove for separation on the surface of a semiconductor single crystal wafer and covering the entire surface with an insulating film, a support layer is formed on it, and the single crystal side is placed in the groove. A method for producing an insulating layer-separated substrate, which comprises polishing until the bottom is exposed to form a semiconductor single crystal island-like region electrically insulated and isolated by the insulating film on the support layer, wherein the support layer is , a method for manufacturing an insulating layer-separated substrate comprising two polycrystalline layers with an oxide film sandwiched approximately in the center in the thickness direction.
る特許請求の範囲第１項記載の絶縁層分離基板の製法。(2) A method for manufacturing an insulating layer-separated substrate according to claim 1, wherein the oxide film is formed by a pyrogenic oxidation method.
７：１０の範囲内である特許請求の範囲第１項または第
２項記載の絶縁層分離基板の製法。(3) The ratio of the thickness of the polycrystalline layer above and below the oxide film is 10:7 ~
The method for manufacturing an insulating layer-separated substrate according to claim 1 or 2, wherein the ratio is within the range of 7:10.
、絶縁層および酸化膜がＳｉＯ＿２である特許請求の範
囲第１項から第３項までのいずれかに記載の絶縁層分離
基板の製法。(4) The method for manufacturing an insulating layer separated substrate according to any one of claims 1 to 3, wherein the single crystal island region and the polycrystalline layer are silicon, and the insulating layer and oxide film are SiO_2. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26444785A JPS62124753A (en) | 1985-11-25 | 1985-11-25 | Manufacture of dielectric isolation substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26444785A JPS62124753A (en) | 1985-11-25 | 1985-11-25 | Manufacture of dielectric isolation substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62124753A true JPS62124753A (en) | 1987-06-06 |
Family
ID=17403319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26444785A Pending JPS62124753A (en) | 1985-11-25 | 1985-11-25 | Manufacture of dielectric isolation substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62124753A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5081061A (en) * | 1990-02-23 | 1992-01-14 | Harris Corporation | Manufacturing ultra-thin dielectrically isolated wafers |
| JPH06124999A (en) * | 1992-10-12 | 1994-05-06 | Matsushita Electric Works Ltd | Manufacture of insulating layer isolation substrate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5092689A (en) * | 1973-12-14 | 1975-07-24 |
-
1985
- 1985-11-25 JP JP26444785A patent/JPS62124753A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5092689A (en) * | 1973-12-14 | 1975-07-24 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5081061A (en) * | 1990-02-23 | 1992-01-14 | Harris Corporation | Manufacturing ultra-thin dielectrically isolated wafers |
| JPH06124999A (en) * | 1992-10-12 | 1994-05-06 | Matsushita Electric Works Ltd | Manufacture of insulating layer isolation substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033412B2 (en) | Method for manufacturing semiconductor device | |
| JPH01315159A (en) | Dielectric-isolation semiconductor substrate and its manufacture | |
| JPS6155252B2 (en) | ||
| JPS62124753A (en) | Manufacture of dielectric isolation substrate | |
| US4729816A (en) | Isolation formation process with active area protection | |
| JPS59232437A (en) | Manufacture of semiconductor device | |
| JPH03265153A (en) | Dielectric isolation substrate, manufacture thereof and semiconductor integrated circuit device using same substrate | |
| JPH01302740A (en) | Dielectric isolation semiconductor substrate | |
| JPH0488657A (en) | Semiconductor device and manufacture thereof | |
| JPS60193324A (en) | Manufacture of semiconductor substrate | |
| JPH04199632A (en) | Soi wafer and manufacture thereof | |
| JP2754295B2 (en) | Semiconductor substrate | |
| JPS5918654A (en) | Manufacture of dielectric isolation substrate | |
| JPS62124754A (en) | Manufacture of dielectric isolation substrate | |
| JPH08222625A (en) | Manufacture of dielectric isolation board | |
| JPS59104139A (en) | Semiconductor integrated circuit device | |
| JPS6056291B2 (en) | Manufacturing method of dielectric insulation isolation substrate | |
| JPH05190658A (en) | Manufacture of dielectric-isolation type wafer | |
| JPS6226181B2 (en) | ||
| JPS6152983B2 (en) | ||
| JPS6244417B2 (en) | ||
| JPS63182836A (en) | Manufacture of dielectric isolation substrate | |
| JPS6155251B2 (en) | ||
| JPS583272A (en) | Manufacture of semiconductor device | |
| JPS61276361A (en) | Manufacture of composite semiconductor substrate |