JPS62124741A - Manufacture of semiconductor device - Google Patents

Abstract

PURPOSE:To enable etching simply with excellent workability by reacting N2 formed by the dissociation of NF3 and an organic group resist. CONSTITUTION:A process in which a film 13 to be etched is shaped onto a semiconductor substrate 11, a process in which an organic group resist 14 is formed onto the film 13 to be etched, a process in which an opening 15 is shaped to the resist 14 and a process in which the film 13 to be etched is etched through the opening 15 by using NF3 are provided. N2 formed by the dissocia tion of NF3 reacts with the organic group resist 14 and erodes the resist 14, the opening 15 shaped to the resist 14 is enlarged with the lapse of time, and the progress of etching and the extension of the opening 15 are conducted synergistically, thus obliquely etching the film 13 to be etched. Since NF3 is a non-carbon group gas, carbon does not deposit on the resist 14, thus effectively utilizing N2 for eroding the resist 14.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、被エツチング膜を斜めにエツチングする様に
した半導体装置の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device in which a film to be etched is etched diagonally.

〔発明の概要〕[Summary of the invention]

本発明は、上記の様な半導体装置の製造方法において、
ＮＦ３の解離によって生成されるＮ２と有機系のレジス
トとを反応させることによって、簡便にしかも加工性よ
くエツチングを行うことができる様にしたものである。The present invention provides a method for manufacturing a semiconductor device as described above.
By reacting N2 produced by dissociation of NF3 with an organic resist, etching can be performed simply and with good processability.

〔従来の技術〕[Conventional technology]

反応性イオンエツチングは、異方性と材料に対する選択
性とを併せ持つために、集積化された半導体装置の微細
加工に広く用いられている。Reactive ion etching is widely used for microfabrication of integrated semiconductor devices because it has both anisotropy and material selectivity.

しかし、半導体基板と配線層とを接触させるための接触
孔や多層配線層間を接続するための層間孔を反応性イオ
ンエンチングによって形成し、加工孔上に配線層を形成
すると、異方性加工なるが故に、ステップカバレージが
悪くなったり、最悪の場合には配線層の段切れを起こし
たりする。However, if a contact hole for contacting a semiconductor substrate and a wiring layer or an interlayer hole for connecting a multilayer wiring layer is formed by reactive ion etching, and a wiring layer is formed on the processed hole, anisotropic processing As a result, step coverage deteriorates or, in the worst case, breaks in the wiring layer occur.

このため、加工マスクであるレジストを高温ベータして
開口端をなだらかにし、更にエツチングガスであるＣ）
ＩＦ：ｌに０２等を添加してレジストと被工フチング膜
であるＳｉｎｇとの選択比を小さくすることによって、
ＳｉＯ□を斜めにエツチングする方法や、ＰＳＧ等の様
な低融点の材料を用い、エツチング後の熱処理で低融点
材料をリフローさせることによって、被エツチング部を
なだらかにする方法等が採用されている。For this purpose, the resist, which is a processing mask, is subjected to high-temperature beta treatment to make the opening edges smooth, and then the etching gas (C) is applied.
By adding 02 or the like to IF:l to reduce the selectivity between the resist and Sing, which is the edge film to be processed,
Methods that have been adopted include etching SiO□ diagonally, and using a low melting point material such as PSG and reflowing the low melting point material during post-etching heat treatment to smooth the area to be etched. .

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし上記の何れの方法においても、熱処理が必要であ
るために工程が複雑であり、しかも熱処理によって傾斜
角度を制御することが容易でないために加工法がよくな
い等の問題点がある。However, in any of the above methods, there are problems such as the process is complicated because heat treatment is required, and the processing method is not good because it is not easy to control the inclination angle by heat treatment.

〔問題点を解決するための手段〕[Means for solving problems]

本発明による半導体装置の製造方法は、半導体基板ｌｌ
上に被エツチング膜１３を形成する工程と、前記被エツ
チング膜１３上に有機系のレジスト１４を形成する工程
と、前記レジス１−１４に開口１５を形成する工程と、
ＮＦ、を用いて前記開口１５を介して前記被エツチング
膜１３をエツチングする工程とを夫々具備している。The method for manufacturing a semiconductor device according to the present invention includes a semiconductor substrate ll
a step of forming a film to be etched 13 thereon, a step of forming an organic resist 14 on the film to be etched 13, a step of forming an opening 15 in the resist 1-14;
and etching the film to be etched 13 through the opening 15 using NF.

〔作　用〕[For production]

本発明による半導体装置の製造方法では、ＮＦ３の解離
によって生成されるＮ２が有機系のレジスト１４と反応
してこのレジスト１４を侵食し、レジス）１４に形成さ
れている開口１５が時間の経過と共に大きくなり、しか
もエツチングの進行と開口１５の拡大とが相乗的に行わ
れるので、被エツチング膜１３が斜めにエツチングされ
る。In the method for manufacturing a semiconductor device according to the present invention, N2 generated by the dissociation of NF3 reacts with the organic resist 14 and erodes the resist 14, and the opening 15 formed in the resist 14 is damaged over time. Moreover, since the progress of etching and the enlargement of the opening 15 are performed synergistically, the film to be etched 13 is etched diagonally.

また、ＮＦ、が非炭素系のガスであるのでレジスト１４
に炭素が堆積することがな（、Ｎ２がレジスト１４の侵
食に有効に利用される。In addition, since NF is a non-carbon gas, the resist 14
(N2 is effectively used to erode the resist 14.)

〔実施例〕〔Example〕

以下、本発明の一実施例を第１Ａ図〜第１Ｄ図を参照し
ながら説明する。Hereinafter, one embodiment of the present invention will be described with reference to FIGS. 1A to 1D.

本実施例では、まず、第１Ａ図に示す様に、Ｓｉ基板１
１上にＳｉＯ□膜１２膜形２し、更にその上に５ｉＸＮ
　、膜１３をプラズマＣＶＤ法等によって形成する。本
実施例では、これらのＳｉＯ□膜１２膜形２．　Ｎ　、
　１７！１３とが被エツチング膜である。In this embodiment, first, as shown in FIG. 1A, a Si substrate 1
SiO□ film 12 film type 2 is formed on 1, and 5i
, the film 13 is formed by a plasma CVD method or the like. In this example, these 12-film type 2. N,
17 and 13 are the films to be etched.

次に、第１Ｂ図に示す様に、５ｉＸＮ　、膜１３上に有
機系のレジスト１４を形成し、フォトリソグラフィ法等
によってレジスト１４に開口１５を形成する。Next, as shown in FIG. 1B, an organic resist 14 is formed on the 5iXN film 13, and an opening 15 is formed in the resist 14 by photolithography or the like.

次に、エツチングガスとしてＮＦ、を用いる反応性イオ
ンエツチングによって、ＳｉＯ□膜１２膜形２するまで
、レジスト１４の開口１５を介して５ｉＸＮ　。Next, 5iXN is etched through the opening 15 of the resist 14 until the SiO□ film 12 forms a film shape 2 by reactive ion etching using NF as an etching gas.

膜１３をエツチングする。The film 13 is etched.

ところがＮＦ３は、解離度が高く、 ＮＦ３：ゴＮＦ２＋Ｆ ＮＦ２＝＝ゴＮＦ＋Ｆ ２ＮＦ　：ゴＮ２＋２Ｆ の様に解離してＮ２を生成する。このことは、プラズマ
の発光スペクトル中にＮ、のスペクトルと同じスペクト
ルが観測されることがらでも推測される。However, NF3 has a high degree of dissociation and generates N2 by dissociating as follows: NF3:GoNF2+F NF2==GoNF+F 2NF:GoNF2+2F. This can be inferred from the fact that the same spectrum as that of N is observed in the emission spectrum of plasma.

このため、エツチングガス中にＮ２を添加した場合と同
様な効果が得られる。Therefore, the same effect as when N2 is added to the etching gas can be obtained.

一方、Ｎ２は有機系のレジスト１４と反応してこのレジ
スト１４を侵食するので、第１Ｃ図に示す様に、開口１
５は時間の経過と共にテーパ状に大きくなる。このため
に、Ｓｔ、　Ｎ　、膜１３も斜めにエツチングされ、こ
のＳｉ、　Ｎ　、膜１３にはテーパ状の孔１６が形成さ
れる。On the other hand, N2 reacts with the organic resist 14 and erodes the resist 14, so as shown in FIG.
5 becomes larger in a tapered manner with the passage of time. For this purpose, the St, N, film 13 is also obliquely etched, and a tapered hole 16 is formed in this Si, N, film 13.

この時、Ｓｉ、　Ｎ　、膜１３のエツチングの進行に伴
って、ＮＦ３の解離も進行してＮ２が生成される。At this time, as the etching of Si, N, and the film 13 progresses, the dissociation of NF3 also progresses and N2 is generated.

従って、エツチングによるテーパ状の孔１６の形成とＮ
２による開口１５の拡大とが、相乗的に行われる。また
、エツチングによってＳＩＸ　Ｎ　ｙ　ＩＩＩ　１３か
ら生成されたＮＺによっても、開口１５の拡大が促進さ
れる。Therefore, the formation of the tapered hole 16 by etching and the N
The enlargement of the aperture 15 by 2 is performed synergistically. The enlargement of the opening 15 is also promoted by the NZ generated from the SIX N y III 13 by etching.

なお、Ｓｉｎ、膜１２が露出するまでＳｔ、　Ｎ　、膜
１３がエツチングされたことは、レーザ干渉法や発光分
光法等によって検出することができる。また、Ｓｉ、　
Ｎ　、膜１３のエツチング速度から、エツチング時間を
予め定めておいてもよい。Note that the fact that the St, N, film 13 is etched until the Sin, film 12 is exposed can be detected by laser interferometry, emission spectroscopy, or the like. Also, Si,
The etching time may be determined in advance based on the etching rate of the film 13.

次に、エツチングガスとしてＣＨＦ３を用いる反応性イ
オンエツチングによって、Ｓｉｎｇ膜１２をエツチング
する。すると、第１Ｄ図に示す様に５ｉ０２膜１２に孔
１７が形成されるが、この孔１７はテーパ状をなしてい
ない。従って、Ｓｔ、　Ｎ　、膜１３の厚さと５ｉＯｚ
膜１２の厚さとの比によって、エツチングの傾斜角度を
制御することができる。Next, the Sing film 12 is etched by reactive ion etching using CHF3 as an etching gas. Then, as shown in FIG. 1D, holes 17 are formed in the 5i02 film 12, but these holes 17 do not have a tapered shape. Therefore, St, N, thickness of film 13 and 5iOz
The etching inclination angle can be controlled by the ratio to the thickness of the film 12.

この様にして形成された孔１６．１７上には、孔１６が
なだらかに傾斜しているので、配線層（図示せず）が被
覆性よく形成される。Since the holes 16 and 17 formed in this way have a gentle slope, a wiring layer (not shown) can be formed with good coverage.

この実施例では、Ｓｉ、　Ｎ　、膜１３の下にＳｉｎｇ
膜１２膜形２されており、エツチングガスとしてＣＨＦ
３を用いると、このＳｉｎｇ膜１２膜形２ｉ基板１１と
の間にエツチングの選択性があるので、層間孔の形成の
みならず接触孔の形成をも行うことができる。In this example, Si, N, and Sing are formed under the film 13.
There are 12 films and 2 films, and CHF is used as the etching gas.
3, since there is etching selectivity between the Sing film 12 and the film type 2i substrate 11, it is possible to form not only interlayer holes but also contact holes.

なお、上記の実施例では５ｔ（ｈ膜１２と５ｉＸＮｙ膜
１３とで被エツチング膜を構成したが、Ｓｉｎ、膜１２
のみで被エツチング膜を構成して、このＳｉＯ２膜１２
の途中までＮＦ３でエツチングを行い、その後にＣＨＦ
、に切り換えてエツチングを行ってもよい。In the above embodiment, the film to be etched was composed of the 5t(h film 12 and the 5iXNy film 13).
This SiO2 film 12 is made up of a film to be etched.
Etch with NF3 until halfway through, then CHF
, the etching may be performed by switching to .

〔発明の効果〕〔Effect of the invention〕

本発明による半導体装置の製造方法では、被エツチング
膜やレジストに対して熱処理を施す必要がない。従って
、簡便にしかも加工性よく、被エツチング膜が斜めにエ
ツチングされる。In the method of manufacturing a semiconductor device according to the present invention, there is no need to heat-treat the film to be etched or the resist. Therefore, the film to be etched can be etched diagonally easily and with good workability.

【図面の簡単な説明】[Brief explanation of drawings]

第１Ａ図〜第１Ｄ図は、本発明の一実施例の工程を順次
に示す側断面図である。 なお図面に用いた符号において、 １１−・・・−・・−・−・・・Ｓｉ基板１３・・−−
−−−−・・−・・−・−・・Ｓｉ、　Ｎ　、膜１４−
・−・・・−・・−・−−−−−レジスト１５・−−−
ｍ−−・−・・・−−−−−−・開口１６−−−−−・
−・−・−・・−・・一孔である。FIGS. 1A to 1D are side sectional views sequentially showing the steps of an embodiment of the present invention. In addition, in the symbols used in the drawings, 11-...--...--Si substrate 13...--
------・-・・-・-・Si, N, film 14-
・−・・・−・・−・−−−−Resist 15・−−
m---・-------・Opening 16------・
−・−・−・・−・・One hole.

Claims (1)

【特許請求の範囲】 半導体基板上に被エッチング膜を形成する工程と、 前記被エッチング膜上に有機系のレジストを形成する工
程と、 前記レジストに開口を形成する工程と、 ＮＦ＿３を用いて前記開口を介して前記被エッチング膜
をエッチングする工程とを夫々具備する半導体装置の製
造方法。[Claims] A step of forming a film to be etched on a semiconductor substrate; a step of forming an organic resist on the film to be etched; a step of forming an opening in the resist; and etching the film to be etched through the opening.