JPS62117322A - Forming method for circuit pattern and exposure device capable of being used for said method - Google Patents

Forming method for circuit pattern and exposure device capable of being used for said method

Info

Publication number
JPS62117322A
JPS62117322A JP60257292A JP25729285A JPS62117322A JP S62117322 A JPS62117322 A JP S62117322A JP 60257292 A JP60257292 A JP 60257292A JP 25729285 A JP25729285 A JP 25729285A JP S62117322 A JPS62117322 A JP S62117322A
Authority
JP
Japan
Prior art keywords
substrate
exposure
mask
circuit pattern
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60257292A
Other languages
Japanese (ja)
Inventor
Hitoshi Arai
均 新井
Shigenobu Sakai
酒井 重信
Shigeto Koda
幸田 成人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60257292A priority Critical patent/JPS62117322A/en
Publication of JPS62117322A publication Critical patent/JPS62117322A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE:To execute the formation of patterns in succession, and to form the desired patterns easily onto a substrate by shaping photo-resist layers corresponding to a plurality of effective regions and an exposure mask onto the substrate divided into the effective regions. CONSTITUTION:A substrate 1 to which circuit patterns are formed is partitioned into two substrate partition regions E1, E2, each region is used as effective regions, and a photo-resist layer R1 is applied and shaped extending over the regions E1, E2. The substrate 1 is placed onto a base plate 2 for an exposure device, and a mask M1 for exposure is held onto the placed substrate 1 by a holder 3. Each of mask partition regions D1, D2 for exposure corresponding to the regions E1, E2 and mark patterns P11, P12 for positioning are shaped to the mask M1. Patterns for the regions D1, D2 corresponding to respective region E1, E2 in the substrate 1 are formed in succession by using the mask M1, thus easily shaping the desired patterns.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、基板に回路パターンを形成する回路パターン
形成法、及びそれに用い得る露光装置に関り゛る。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a circuit pattern forming method for forming a circuit pattern on a substrate, and an exposure apparatus that can be used therefor.

従来の技術 基板」二に回路パターンを形成する回路パターン形成法
として、従来、次に述べる方法が提案されている。
2. Description of the Related Art Conventionally, the following method has been proposed as a circuit pattern forming method for forming a circuit pattern on a substrate.

すなわち、基板を予め用意する。That is, the substrate is prepared in advance.

しかして、その基板−にに、その有効領域の全域に戸っ
て延長しているフォhレジス1〜層を形成する。
A layer of photoresist 1 is then formed on the substrate, extending over the entire effective area.

次に、その−ノA1−レジメ1〜層に対し、1n(板の
有効領域に対応しIご面積(実際1は、〕J +”レジ
スl一層に比し1周り人さい面積)をイ」−シ1且つ、
回路パターンを形成しくいるν乳”光用マスクを用いた
露光を行う。
Next, for the -noA1-regime 1 to layer, calculate 1n (corresponding to the effective area of the board, I area (in fact, 1 is J + "area around 1 inch compared to one layer of register). ”-S1 and,
In order to form a circuit pattern, exposure is performed using a light mask.

次に、その露光2)れlごノ41ヘレジス1〜層に対す
る現像を行って、露光されたフォトレジスト層から、基
板上に形成され[且つ、露光用マスクの回路パターンに
λ1応している回路パターンを有する加工用マスクを得
る。、 次に、基板に対し、加工用マスクをマスクとして用いた
加工を施し、lJ板の有効領域に、露光用マスクの回路
バター・ンに対応している回路パターンを形成し、次に
、必す2に応じて、基板上から、hlT用マスクを除去
(jる3゜以−■が、従来提案され−くいろ回路パター
ン形成法である。。
Next, the exposure 2) development is performed on the resist layers 1 to 41, and the exposed photoresist layer is formed on the substrate [and corresponds to the circuit pattern of the exposure mask by λ1]. A processing mask having a circuit pattern is obtained. Next, the substrate is processed using the processing mask as a mask, and a circuit pattern corresponding to the circuit pattern of the exposure mask is formed in the effective area of the LJ board. According to Step 2, the HLT mask is removed from the substrate.

このような回路パターン形成法によれば、基板に、一枚
の露光用マスクを用いるだ(−]で、イの回路パターン
に対応している回路パターンを形成りることがでさる。
According to such a circuit pattern forming method, a circuit pattern corresponding to the circuit pattern A can be formed on the substrate by using one exposure mask (-).

痘し/υ1魁りしγζL色」1卓 しかしながら、]−述しlこ従来の回路パターン形成法
の場合、基板として大面積の基板を用い、−そして、そ
のような大面積の基板に、回路パターンを形成する場合
、基板の面積に対応した大面積の露光用マスタを用意J
る必要がある。
However, in the case of the conventional circuit pattern forming method, a large area substrate is used as the substrate, and on such a large area substrate, When forming a circuit pattern, prepare a large-area exposure master that corresponds to the area of the board.
It is necessary to

しかしながら、−でのような大面積をイJする露光用マ
スクを、微細な回路パターンを有するものどし−C用意
するに困難を伴イfう。
However, it is difficult to prepare an exposure mask that covers a large area such as a mask having a fine circuit pattern.

また、イのJ、うな大面積を右づ−る露光用7スクを用
いて、基板にに形成されたフ、7t1〜レジメ1〜層に
対し露光する場合、でれに困難を伴なう。
In addition, when exposing the layers formed on the substrate using the 7th exposure screen that has a large area on the right, it may be difficult to expose the layers formed on the substrate. .

従つく、−1述しl、7従来の回路パターン形成法の場
合、基板に、微細な回路パターンを形成4るのに回動を
伴なう、という欠点をイj シCいた。
As mentioned above, the conventional circuit pattern forming method has the drawback of requiring rotation to form a fine circuit pattern on the substrate.

11雌(舶訣」−くシに一色年り我 よ−)で、本発明μ1述した欠点のない、新規な回路パ
ターン形成法、及びそれに用い得る露光装首を提案せん
ど−する6 f7) 1”ある。
In this article, I would like to propose a new circuit pattern formation method that does not have the drawbacks mentioned in the present invention μ1, and an exposure device that can be used for it.6 f7 ) There is 1”.

−7一 本願第1番1“1の発明に61、る回路パターン形成法
は、次に述べる順次の1−稈をと−)で、1,1&に、
目的とづ′る回路パターンを形成Ijる、。
-71 The circuit pattern forming method according to the invention of No. 1 of the present application is as follows:
Forming a targeted circuit pattern.

すなわら、複数[1個の+、1板1ス分領域1−1. 
F2i・・・・・・・・「。から4するイJ効領域を有
する1、を板1に、その上記有効領域の全域にねlJつ
で延I(シている第1の〕−Aトレジスト層を形成する
■程をとる。
In other words, multiple [1 +, 1 board 1 space area 1-1.
F2i・・・・・・・・・ 1, which has an effective area of 4 from ., is extended to the entire area of the above effective area with lJ (the first one) -A Take step 2 to form a resist layer.

次に、上記第1のノA1−レジスト層に対し、上記基板
の十−記右効領域に対応しlこ面積を右し且つ上記複数
n個の基板区分領域[1、[2i・・・・・・・・「□
にイれぞれ対応している複数「)個の露光用マスク区分
領域1〕、[)2i・・・・・・・・D、にイれぞれ複
数n個の第1の位置合U用マークパターンP1 1、E
12i・・・・・・・・Pl。を少なくと1〕有する第
1の露光用マスクを用いた第1の六”光を行うT程をと
る。。
Next, with respect to the first resist layer, an area corresponding to the diagonal effect area of the substrate is set, and the area of the plurality of n substrate division areas [1, [2i...・・・・・・「□
A plurality of n first positioning U corresponding to a plurality of exposure mask division areas 1], [)2i...D, respectively. Mark pattern P1 1, E
12i...Pl. The first 6'' light is performed using a first exposure mask having at least 1].

次に、上記第1の露光の行われたI−+、1.!第1.
!ォー・レジスi・層に対りる現像を?j′)C11−
2第1の露光の行われ/、ニー、1−2第1のノAトレ
ジス=  8  = 1・層から、I記基板−1−に形成され1且つ、上記複
数F1個の1.を板l″!、分領域[、「  ・・・・
・・・・・Enにそれぞれ対応している複数n個の第1
の加−I用マスク区分領域111  、!−112i・
・・・・・・・H11,にぞれぞれト記複数n個の位置
合住用ンークバターンP1 1、E12i・・・・・・
・・P1nに対応している複数n個の第2の位置合せ用
マークパターンP211、E22i・・・・・・・・P
2nを少なくどし右する第1の加工用−7スク層を得る
に程をとる。
Next, I-+ where the first exposure was performed, 1. ! 1st.
! What about development for the Regis I layer? j') C11-
2 First exposure is performed/knee, 1-2 first resist = 8 = 1 layer is formed on I substrate-1-, and the plurality of F1 1. The board l″!, minutes area [, “...
・・・・・・A plurality of n first numbers each corresponding to En.
Addition I mask division area 111 ,! -112i・
・・・・・・H11, each with a plurality of n positional combination patterns P1 1, E12i...
...Plural n second alignment mark patterns P211, E22i corresponding to P1n...P
It is necessary to reduce the amount of 2n to obtain the first processed -7 mask layer.

次に、上記草根に対し、上記第1の加工用マスク層をマ
スクと1)で用いた第1の加■1−を施し、次で、上記
第1の加工用マスクをV記括椴十から除去し、十記M板
の上記有効領域に、イの上記複数[)個の基板区分領域
[、[2i・・・・・・・・F□においで、上記第2の
位置合せ用マークパターンr−)2 .1)22i・・
・・・・・・F21.にそれぞれ対応じている複数n個
の第3の位置合せ用マークパターンr)3  1、E3
2i・・・・・・・・P3nをぞれぞれ形成する]■−
稈をどる。
Next, the grass roots are subjected to the first processing using the first processing mask layer as a mask in step 1), and then the first processing mask is applied to the grass roots using the first processing mask. , and place the second alignment mark in the effective area of the Juki M board in the plurality of board division areas [, [2i......F□] of A. Pattern r-)2. 1) 22i...
...F21. a plurality of n third alignment mark patterns corresponding to r) 3 1, E3, respectively;
2i......P3n is formed respectively]■-
Follow the culm.

次に、[2第3の位置合V川マークパターンP3 、P
32i・・・・・・・・P3nを形成している上記基板
上に、その上記有効領域の全域に日って延長している第
2のフォトレジスト層を形成する工程をとる。
Next, [2 third position V river mark pattern P3, P
32i......A second photoresist layer is formed on the substrate on which P3n is formed, the second photoresist layer extending over the entire effective area.

次に、上記第2の741〜1928層の、−F記複数n
個の基板区分領域E  、E  ・・・・・・・・・「
Next, in the second 741 to 1928 layers, -F number n
PCB segment areas E, E...
.

にそれぞれ対応している複数n個のフォトレジスト層区
分領1れJl、J2i・・・・・・・・Jnに対し、上
記複数n個の基板区分領域Δ 、A2i・・・・・・・
・Anにそれぞれ対応している面積を右し■つ複数n個
のMlの回路パターン部Q1 、Q12i・・・・・・
・・Q1nからなる第1の回路パターンの複数n個の第
1の回路パターン部Q1 、Q12i・・・・・・・・
Ql、をぞれぞれ有する複数n個の第2の露光用マスク
M21、M22i・・・・・・・・M2nを、上記第3
の位置合l用マークパターンP31、P32i・・・・
・・・・PGI1にJ: 7)−(位置決めして用いた
、複数n回の第2の露光を11う工程をとる。
For the plurality of n photoresist layer sectioned regions 1Jl, J2i...Jn corresponding to the plurality of substrate sectioned regions Δ, A2i...
・Multiple n Ml circuit pattern portions Q1, Q12i...
A plurality of n first circuit pattern portions Q1, Q12i of a first circuit pattern consisting of Q1n...
A plurality of n second exposure masks M21, M22i, M2n each having a
Mark patterns for positioning P31, P32i...
...J to PGI1: 7) - (Step 11 of performing second exposure a plurality of n times using positioning).

次に、上記第2の露光の行われた上記第2のフォトレジ
スト層に対する現像を行って、上記第2の露光の行われ
た上記第2のフォトレジスト層から、上記基板上に形成
され且つ上記複数n個の基板区分領域F 、[2i・・
・・・・・・Eoにそれぞれ対応している複数n個の第
2の加工用マスク区分領域1−12  、L(22i・
・・・・・・・ト121にそれぞれ有している上記複数
n個の第1の回路パターン部Q1 、Q12i・・・・
・・・・Q1nにそれぞれ対応している複数n個の第2
の回路パターン部Q21、Q22i・・・・・・・・Q
2nからなる第2の回路パターンを有する第2の加工用
マスク層を形成する工程をとる。
Next, the second photoresist layer subjected to the second exposure is developed, so that the second photoresist layer subjected to the second exposure is formed on the substrate. The plurality of n substrate division areas F, [2i...
. . . A plurality of n second processing mask segmented regions 1-12, L(22i/
. . . The plurality of n first circuit pattern portions Q1, Q12i, respectively included in the gate 121.
・・・A plurality of n second numbers each corresponding to Q1n
Circuit pattern part Q21, Q22i...Q
A step is taken to form a second processing mask layer having a second circuit pattern of 2n.

次に、上記基板に対し、上記第2の加工用マスク層をマ
スクとして用いた第2の加工を施し、上記基板の」:記
右効領域に、上記第2の回路パターンに対応している第
3の回路パターンを形成する工程をとる。
Next, the substrate is subjected to a second processing using the second processing mask layer as a mask, so that a region of the substrate corresponding to the second circuit pattern is formed. A step of forming a third circuit pattern is taken.

以上が、本願第1番目の発明による回路パターン形成法
である。
The above is the circuit pattern forming method according to the first invention of the present application.

また、露光装置は、次に述べる手段を有する構成を有す
る。
Further, the exposure apparatus has a configuration including the following means.

すなわち、複数n個の基板区分領域[1、E2i・・・
・・・・・Eoからなる有効領域を有する基板を載置す
る載置台を有する。
That is, a plurality of n substrate section areas [1, E2i...
. . . It has a mounting table on which a substrate having an effective area consisting of Eo is mounted.

また、上記基板の有効領域に対応している面積を有する
第1の露光用マスクを保持する第1のホルダを有する。
The device also includes a first holder that holds a first exposure mask having an area corresponding to the effective area of the substrate.

さらに、上記複数n個の基板区分領域[1、E2i・・
・・・・・・Eoにぞれぞれ対応する面積を有する複数
n個の第2の露光用マスクM21、M22  ”’ ”
’ ”’ M2nをほぼ同一面内にHに並置配列して保持する第2
のホルダを有する。
Furthermore, the plurality of n substrate division areas [1, E2i...
. . . A plurality of n second exposure masks M21, M22 each having an area corresponding to Eo ``''''
``'''' A second structure in which M2n is arranged and held parallel to H in almost the same plane.
It has a holder.

また、上記第1の露光用マスクを通じて、または上記第
2の露光用マスクM2i  (+=1.2i・・・・・
・・・n)を通じて、上記基板側に向う露光用光を生成
する露光用光生成手段を有する。
Also, through the first exposure mask or the second exposure mask M2i (+=1.2i...
. . n) includes an exposure light generating means for generating exposure light directed toward the substrate side.

さらに、上記露光用光を、上記第2の露光用マスクM2
nに通させる遮光板を有する。
Further, the exposure light is transmitted to the second exposure mask M2.
It has a light shielding plate that allows light to pass through.

また、上記第1のホルダを、上記第1の露光用マスクが
上記基板の有効領域と対向している位置に移動ざU゛る
第1のホルダ移動手段を有する。
The apparatus further includes a first holder moving means for moving the first holder to a position where the first exposure mask faces the effective area of the substrate.

さらに、上記第2のホルダを、上記第2の露光用マスク
M2iが上記基板の上記基板区分領域Enと対向してい
る位置に移動させる第2のホルダ移動手段を有する。
Furthermore, it has a second holder moving means for moving the second holder to a position where the second exposure mask M2i faces the substrate division area En of the substrate.

なおさらに、上記遮光板を、上記露光用光が上記第2の
露光用マスクM2nのみを通る位置に移動させる遮光板
移動手段を有する。
Furthermore, the light shielding apparatus further includes a light shielding plate moving means for moving the light shielding plate to a position where the exposure light passes only through the second exposure mask M2n.

以上が、本願第2番目の発明による露光装置の構成であ
る。
The above is the configuration of the exposure apparatus according to the second invention of the present application.

作用・効果 本願第1番目の発明による回路パターン形成法によれば
、基板に、その有効領域の複数n個の区分領域A 1Δ
2i・・・・・・・・Anにそれぞれ対応している面積
を有する複数n個の第2の露光用マスクM21、M22
i・・・・・・・・M2nを用いて、それらの回路パタ
ーン部からなる回路パターンに対応している回路パター
ンを形成することができる。
Effects and Effects According to the circuit pattern forming method according to the first invention of the present application, a plurality of n divided areas A 1Δ of the effective area are formed on the substrate.
2i......A plurality of n second exposure masks M21, M22 each having an area corresponding to An.
i...M2n can be used to form a circuit pattern corresponding to the circuit pattern made up of these circuit pattern parts.

従って、第2の露光用マスクM21・〜M2n。Therefore, the second exposure masks M21 to M2n.

の回路パターン部から<<る回路パターンが、上述した
従来の回路パターン形成法に用いる露光用マスクの回路
パターンと同じであれば、基板に、上述した従来の回路
パターン形成法の場合と同じ回路パターンを形成りるこ
とができる3゜しかしながら、本願第1番口の発明によ
る回路パターン形成法の場合、基板に回路パターンを形
成するために用いCいる複数n個の露光用マスクM22
へ・M2nのイれぞれが、基板の右動ダ1域に比し小な
る面積を右し、イしで、イの面積は、露光用マスクM2
1〜M2nの数nを人と4ることにJ、って所望の小さ
な面積にすることができる。従−)で、複数「)個の露
光用マスクM21−M2nのそれぞれを、微細41回路
パターン部を右!するbのどじ(、容易に用息イするこ
とができる。
If the circuit pattern from the circuit pattern portion is the same as the circuit pattern of the exposure mask used in the conventional circuit pattern forming method described above, the same circuit as in the conventional circuit pattern forming method described above However, in the case of the circuit pattern forming method according to the first aspect of the present invention, a plurality of n exposure masks M22 are used to form a circuit pattern on a substrate.
Each of M2n and A has a smaller area than the right-hand movement area of the substrate.
If the number n of 1 to M2n is 4 people, J can be made into a desired small area. You can easily take a breather by turning each of the plurality of exposure masks M21-M2n to the right side of the fine 41 circuit pattern section.

また、このようイC小面梢を右7する複数n個の露光用
7スクM21へ−M2n.を順次用(亘jJ根上に形成
された第2の〕J l−レジスト層に対し露光−4る場
合、それを、大面積を右4る露光用マスクを用いて基板
上に形成されたフ41〜レジスl一層に対し露光1−る
従来の場合に比し、容易に行うことができる。
In addition, a plurality of n 7 exposure screens M21-M2n. When sequentially exposing (second) resist layer formed on the substrate, it is exposed to a large-area exposure mask formed on the substrate. This can be easily carried out compared to the conventional case where one layer of resist 1 is exposed to light.

従って、本願第1番目の発明(4二よる回路パターン形
成法に、1、れば、上述した従来の回路パターン形成法
の場合に比し、基板に、微細な回路パターンを容易に形
成jることがでさる。
Therefore, in the circuit pattern forming method according to the first invention of the present application (42), it is possible to easily form a fine circuit pattern on a substrate, compared to the above-mentioned conventional circuit pattern forming method. That's a big deal.

また、本願第2番目の発明にJ、る露光装置ににれば、
基&1−に形成され−(いるフォ1−レジス1〜層の全
域に対する露光用マスクを用いた露光を、1個の第1の
露光用マスクを用いた1回の露光によって行わUるごと
と、複数n個の第2の露光用マスクM2n−・M2nを
順次用いた複数0回の露光によって行わせることとを、
選択して行うことがCきる。
In addition, in the exposure apparatus according to the second invention of the present application,
Exposure of the entire region of the photoresist 1 to layer formed on the base &1- (with the exposure mask) is carried out in one exposure using one first exposure mask. , performing a plurality of zero exposures using a plurality of n second exposure masks M2n-/M2n sequentially,
You can choose and do it.

このため、基板上に形成され”Cいるフォトレジス(・
層の全域に対4る露光用マスクを用いた露光を1個の第
1の露光用マスクを用いた露光によって行わUることが
できるようにすることによって、本願第1番目の発明に
よる回路パターン形成法にお(Jる第10フ41〜レジ
ス1〜層に対する−に連した露光を容易に行わけ−るこ
とができ、また、基板上に形成されたフォト1ノジス1
〜層の全域に対する露光用マスクを用いた露光を、複数
n個の第2の露)に用マスクM21〜M2nを順次用い
た複数[)回の露光によってtJ ’5ことがでさるJ
:うにづ−ることによって、本願第1番目の発明による
回路パターン形成法にi13 LJる第2の7オトレジ
スト層に対りるL述した露光を容易に行わUることがで
さる1、 従って、本願第2番口の発明による露光装置によれば、
本願第1番[1の発明り、m 、1.る回路パターン形
成法にお61)る第1及び第2のノA1−1ノジスト層
に対するl述し人l露光りfT :b +4る場合に用
いてされめて好適Pdする1n 1巖! 次に、図面を伴イiつ−C1本願第1M1″lの発明に
よる回路バク−ン形成法の実施例、及びイれに用い得る
本願第2M11の発明による露光装置の実施例を、本願
第2番口の発明による露光装置の実施例を用いた本に1
第1番目の発明による回路パターン形成払の実施例で・
述べ、J、う、。
For this reason, a “C” photoresist (・
The circuit pattern according to the first invention of the present application can be obtained by making it possible to perform exposure using four exposure masks over the entire area of the layer by exposure using one first exposure mask. It is possible to easily carry out the exposures associated with the formation method (10th layer 41 - resist 1 - layer), and the photo 1 nozzle 1 formed on the substrate.
~ Exposure using the exposure mask for the entire region of the layer can be performed for a plurality of n second exposures by a plurality of [) times of exposure using the exposure masks M21 to M2n sequentially to tJ '5.
: By applying the same method, the exposure described above can be easily carried out on the second seven photoresist layers in the circuit pattern forming method according to the first invention of the present application. According to the exposure apparatus according to the invention of the second part of the present application,
This application No. 1 [Invention of 1, m, 1. In the circuit pattern forming method according to 61), the first and second A1-1 photoresist layers are exposed to light fT:b +4, and are preferably used for Pd. Next, an embodiment of the circuit backbone forming method according to the invention of No. 1M1''l of the present application and an example of an exposure apparatus according to the invention of No. 2M11 of the present application that can be used in accordance with the invention of No. 2M1 of the present application will be described with reference to drawings. 1 in the book using the embodiment of the exposure apparatus according to the invention of No. 2
In the embodiment of the circuit pattern forming method according to the first invention.
Said, J...

複数n個、例えば2個の基板区分領域F1及び「2から
なるイj効領域を有する基板1を予め用意する(第1図
Δ及びB)、。
A substrate 1 having a plurality of n, for example two, effective regions F1 and 2 is prepared in advance (Δ and B in FIG. 1).

しかしで、−での基板1−Lに、イの有効領域の全域に
わたって延長しているフAトレジス1〜層R1を、例え
ば塗布によって形成4る(第2図Δ及びB)。
However, on the substrate 1-L at -, a layer of photoresist 1 to R1 extending over the entire effective area of A is formed, for example by coating (FIGS. 2 Δ and B).

次に、す板1を、本願第2番目の発明による露光装置の
載置台21」こ載置し、次−(゛、この載置台21に載
置された基板1のi、= 1i位置に、基板1の有効領
域に対応しL:面積を石し1−Pつ基板10基板区分領
tfi[及び、にそれぞれ対応している2個の露光用マ
スク区分領域D1及びD2にイれぞれ2個の位置合せ用
マークパターン1〕1  及びP12を右4るととbに
、[]必要に応じて回路パターンを右しCいる(以]−
1その回路パターンを有し、Tいないものとして述べる
)露光用マスクM1を、本願第2番目の発明にJ、るホ
ルダ3を用いて、基板1に対して位置決めして持来し、
そして、基板11−のフォトレジスト層R1に対し、露
光用マスクM1を用いた、本願第2番目の発明ににるラ
ンプ、反銅鏡などを含んで構成されている露光用光〈1
−成丁I″Q(図示せず)からの]コリメートされた露
光用光としての紫外線りによる等倍露光を行う(第3図
Δ及びB)。
Next, the substrate 1 is placed on the mounting table 21 of the exposure apparatus according to the second invention of the present application, and then -(゛, i, = 1i position of the substrate 1 placed on this mounting table 21). , corresponds to the effective area of the substrate 1, and has an area of 1-P. Place the two alignment mark patterns 1] 1 and P12 on the right 4 and b, [] If necessary, place the circuit pattern on the right C (below) -
1) Positioning and bringing the exposure mask M1 with respect to the substrate 1 using the holder 3 according to the second invention of the present application,
The photoresist layer R1 of the substrate 11- is then exposed to the exposure light <1, which is composed of a lamp, an anti-copper mirror, etc. according to the second invention of the present application, using the exposure mask M1.
- Exposure is carried out at the same magnification using ultraviolet rays as collimated exposure light (from I″Q (not shown)) (FIG. 3 Δ and B).

次に、上述したJ:うに露光の行われたフォトレジスト
層R1に対する現像を行って、そのフォトレジスト層R
1がら、基板1上に形成され月つ基板1の2個の基板区
分領域F1及びE2にそれぞれ対応している2個の加工
用マスク区分領域1]11及び1112にイれぞれ2個
の位置合せ用マークパターンP1  、PI3・・・・
・・・・・P1nに対応している2個の位買合ゼ用マー
クパターンP21及びP22を有する加工用マスク層に
1を得る(第4図Δ及びB)。
Next, the photoresist layer R1 exposed to J: sea urchin described above is developed, and the photoresist layer R1 is developed.
1, two processing masks are formed on the substrate 1 and correspond to the two substrate section regions F1 and E2 of the substrate 1, respectively. Alignment mark patterns P1, PI3...
. . . 1 is obtained in the processing mask layer having two mark patterns P21 and P22 for position matching corresponding to P1n (FIG. 4 Δ and B).

次に、基板1に対し、加工用マスクl1MK1をマスク
どして用いた種々の加工を施し、次で、加工用マスク層
に1を基板1上から除去し、基板1のも動領域に、その
2個の基板区分領域E1及びE2において、位置合ゼ用
マークパターンP21及びP22にそれぞれ対応してい
る2個の位置合せ用マークパターンP31及びP32を
それぞれ形成づ−る(第5図A及びB)。
Next, the substrate 1 is subjected to various processing using the processing mask l1MK1 as a mask, and then the processing mask layer 1 is removed from the substrate 1, and the moving area of the substrate 1 is Two alignment mark patterns P31 and P32 corresponding to alignment mark patterns P21 and P22, respectively, are formed in the two substrate division areas E1 and E2 (FIGS. 5A and 5A). B).

次に、上述したようにして位置合せ用マークパターンP
31及びP32を形成している基板1上に、その有効領
域の全域に亘って延長しているフォ1〜レジス1〜ER
2を、例えば塗布によって形成する(第6図A及びB)
Next, as described above, the alignment mark pattern P
31 and P32 are formed on the substrate 1, which extends over the entire effective area thereof.
2, for example by coating (Fig. 6A and B).
.

次に、フォ1〜レジスト層R2を形成している基板1を
、再度、本願第2番目の発明にJ:る露光装置の載置台
2−Fに載置し、次で、その基板1の上方位置に、基板
1の2個の基板区分領域A1及び△2にそれぞれ対応し
ている面積を有し且つ2個の回路パターン部Q11及び
Q12からなる回路パターンC1の2個の回路パターン
部Q11及びQ12をそれぞれ有する2個の−1)ブー 露光用マスクM21及びM22の一方である露光用マス
クM21を、本願第2番目の発明によるホルダ4を用い
C,2;を板1の1.(板区分領域△1に対して位置合
り用マークパターンP31によって位置決めして持来し
、次に、)A]〜レジスト層R2の、基板1の2個のt
it板区分領域E1及びE2にそれぞれ対応している2
個のノAトレジスト層区分領[J  及びJ2の一方で
あす るフォトレジスト層区分領域J1に対し、露光用マスク
M21を用いた、−に述した本願第2番目の発明による
露光用光生成手段からのコリメートされた紫外線りによ
る等倍露光を行う(第7図A及びB)。
Next, the substrate 1 on which the resist layers R2 to F1 are formed is again placed on the mounting table 2-F of the exposure apparatus according to the second invention of the present application. At the upper position, two circuit pattern portions Q11 of the circuit pattern C1 have areas corresponding to the two board division areas A1 and Δ2 of the substrate 1, respectively, and are composed of two circuit pattern portions Q11 and Q12. The exposure mask M21, which is one of the two -1) boo exposure masks M21 and M22 having C and Q12, respectively, is placed on the plate 1 using the holder 4 according to the second invention of the present application. (Positioning and bringing to the board division area Δ1 using the alignment mark pattern P31, and then)
2 corresponding to IT board division areas E1 and E2, respectively.
The exposure light generating means according to the second invention of the present application using the exposure mask M21 for the photoresist layer section J1 which is one of the photoresist layer sections [J and J2] Exposure is carried out using collimated ultraviolet light from the substrate (FIGS. 7A and B).

この場合、露光用マスクM2 及びM22は、本願第2
番目の発明にJこるホルダ4に、互にはぼ同一面内に並
置配列して保持されている。また、フォトレジスト層区
分領域J1に対する露光時に、露光用マスクM21及び
M22の配列面の上方位置に、本願第2番目の発明にJ
、る遮光板5を、紫外FALが露光用マスクM21のみ
を通るJ:うに、ホルダ4に乃至基板1対して位置決め
して配し、よって、フ、t I−レジス]〜層区分領域
J1に対する露光時に、紫外線りが7オトレジスト層区
分領域J2に対しても、それに対して位置決めされてい
ない露光用マスクM22を通じて露光されることがない
ようにしている。
In this case, the exposure masks M2 and M22 are
In the holder 4 according to the second aspect of the invention, they are held in juxtaposition in substantially the same plane. In addition, when exposing the photoresist layer division region J1, a J film according to the second invention of the present application is placed above the arrangement plane of the exposure masks M21 and M22.
, the light shielding plate 5 is positioned and arranged with respect to the holder 4 to the substrate 1 so that the ultraviolet FAL passes only through the exposure mask M21. During exposure, ultraviolet rays are prevented from being exposed to the seven photoresist layer section J2 through the exposure mask M22 which is not positioned relative thereto.

次に、上述したように露光されているフォ1〜レジスト
層R2を有している基板1の上方位置に、上述した2個
の露光用マスクM21及びM22の他方である露光用マ
スクM22を、上述した本願第2番目の発明にJ:るホ
ルダ4を用いて、基板1の基板区分領域Δ2に対して位
置合「用マークパターンP31によって位置決めして持
来し、次に、フォトレジスト層R2の上述した2個のフ
A1〜レジスI−Ft区分領域J1及びJ2の他方であ
るフッ11〜レジメ1一層区分領域J2に対し、露光用
マスクM22を用いた、上述した=1リメー1〜された
紫外線りによる等倍露光を行う(第8図A及びB)。こ
の場合、フォ1へレジス1一層[メ分ダ1域J2t、−
二対りる露光時に、露光用マスクM2n及びM22の配
列面の」−h位置に、上述した本願第2番「1の発明(
、二上ろ遮光板5を、紫外線1が露光用マスクM2nの
みを通るように、ホルダ4乃〒基板1に対し−C位i7
1゛決めしζ−配し、9J、−)で、フーA1〜レジス
1〜層区分領域J2に対りる露光+1.’l k7、紫
外線l−がフs1−レジスト層13分領域JiL二対し
て1)イれに対しC位置決V)され−4いない露光用マ
スクM21を通じC露光されることがPi7い、1、−
)にしくいる1n次に、上述しツノこJ、う(2ニノA
1・1ノジスI−r?区分領1或J 及びJ2に露光の
行われたライ1−1フジス1へ層[く24右(Jろ1.
を板1を、)jホしI、一本願第2番目の発明にJ、る
露光14置の載IN台21から取出し、イしく、1;り
li シ/;−1−)lに露)■の(’i i’) 4
またノi−t−レジス1一層1<2にス・1りる現像4
行)(、その)i l−1ノジスト層1り2行日)、j
et枚1十に形成され丁且つ、基板102個の11を仮
1ス分領1!& l’: 1及び[2にぞれぞれ対応し
くいる2個の加二1川く・スフ区分領域1(21及びl
I22tこイPt ’fれ石している1−述した回路パ
ターンC1の2個の回路バター7部Q1 及びQ12に
で−れfれ対応()Cいる2個の回路バ今−ン部Q 2
1及びQ22からイー声る回ト′8パノノーンC24゛
ζ−1Ljる加十用ンスク層に2を形成する(第9図八
及びF3 ) 。
Next, an exposure mask M22, which is the other of the two exposure masks M21 and M22 mentioned above, is placed above the substrate 1 having the photo resist layer R2 exposed as described above. Using the holder 4 according to the second invention of the present application described above, the substrate 1 is positioned and brought to the substrate section area Δ2 according to the alignment mark pattern P31, and then the photoresist layer R2 is placed. The exposure mask M22 is used to apply the above-mentioned = 1 rem 1 to 1 layer division area J2, which is the other of the two sectional areas J1 and J2 of the above-mentioned two wafers A1 to registration I-Ft. Exposure is carried out at the same magnification using ultraviolet rays (FIG. 8A and B).
At the time of two pairs of exposure, the above-mentioned invention No. 2 of the present invention (1)
, the upper light shielding plate 5 is placed between the holder 4 and the -C position i7 with respect to the substrate 1 so that the ultraviolet rays 1 pass only through the exposure mask M2n.
1゛determining ζ-distribution, 9J,-), the exposure for Fu A1 to resist 1 to layer division area J2 is +1. It is Pi7 that the ultraviolet rays L- are exposed to the resist layer 13 area JiL2 through the exposure mask M21 which is not positioned at the resist layer 13. ,−
), then the above-mentioned Tsunoko J, U(2Nino A)
1.1 Nojis I-r? Layers 1-1 and Fujis 1 where exposure has been carried out in section areas 1 or J and J2 (Jro 1.
Take out the plate 1 from the mounting table 21 of 14 exposure positions according to the second invention of the present application, and expose it to 1; ) ■ ('i i') 4
Also, the development 4 in which the resist 1 is layered 1<2.
row) (, its) i l-1 nosist layer 1 2 row day), j
It is formed into 10 sheets, and 11 of 102 substrates are temporarily divided into 1 space 1! &l': Two K21 river/suf division areas 1 (21 and l) corresponding to 1 and [2, respectively.
I22t Pt 'frestone 1 - The two circuit butter 7 parts of the circuit pattern C1 described above are connected to Q1 and Q12. 2
From 1 and Q22, 2 is formed on the auxiliary mask layer (FIG. 9 and F3).

次に、基板1(、二対し、加工用マスク層に2をマスク
と1)−(用いl:= JJn IをQliI−+、1
.を板1の有効領域に、[述した回路パターンC2lJ
:対応している回路パターンC3を形成し、次C1必要
に応じ(、+IflT用マスク謂マス2をIMli十か
ら除ム(jる(第10Nへ及びB ) 、。
Next, the substrate 1 (, 2 pairs, 2 as a mask and 1 as a processing mask layer) - (using l:= JJn I, QliI - +, 1
.. into the effective area of board 1, [described circuit pattern C2lJ
: Form the corresponding circuit pattern C3, and then remove the mask for C1 (+IflT mask, so-called square 2, from IMli (to the 10th N and B), if necessary).

以1のようにしく、基板11J、[ヨ1的とする回路パ
ターンC3を形成する。
As described above, a circuit pattern C3 is formed on the substrate 11J.

<、−113、−1述におい7−は、本願第1番目の発
明(こよろ回路パターン形成法の且つ、の実施例、及び
本願第2番目の発明に31、る露光装置の1′つの実l
k1例を示したに11−まり、本発明の精神を脱する。
<, -113, -1-1 description 7- is an embodiment of the first invention of the present application (the method of forming a circuit pattern) and 1' of the exposure apparatus according to the second invention of the present application. Real l
Having shown only one example, this departs from the spirit of the invention.

=と4−、、(、に種々の変型、変型をrzLiツるで
あ/−7)う。
= and 4-, , (, there are various modifications and variations on rzLi/-7).

【図面の簡単な説明】[Brief explanation of drawings]

第1図A及び1〕、第2図八及び[3、)′13図A及
びB、第4図八及びB、第5図八及び[3、第6図八及
び13、第7図A及び[1、第8図八及びB1100Δ
及び[1、第10Nへ及び13は、本願第2番[°1の
発明に、J、イ)露光装置の実施例を用いた、本発明t
rl J、る回路パターン形成法の実施例を示夏j、順
次の1稈にit5 f−Jる路線的要部の甲面図及びそ
の横]11面図Cilする、11・・・・・・・・・・
・・・・・・・・・・・隼:t4&2i・・・・・・・
・・・・・・・・・・・・・11!! :Pi Pi3
.4・・・・・・・・・・・・・・・ホルダ5・・・・
・・・・・・・・・・・・・・・・・遮光板CL C2
,03 ・・・・・・・・・・・・・・・・・・回路パターンD
1、II)2i・・・・・・・・露光用マスク区分領域
[1、「2i・・・・・・・・導J板区分領域し   
・・・ ・・・ ・・・ ・・・ ・・・ ・・・ 紫
 4rl  線Eに 1 、  R2i・・ ・・・ 
・・・ −) 号 1〜1ノ ジ ス 1・層PI  
、Pl  、P2n、P2  、P31.1  2  
 l   2 P32i・・・・・・・・・・・・・・位ii’1合1
J用・イ′−イlパター−24= ン KI K2i・・・・・・・・加工用マスク層)−II
  、Hl  、H21,H22i・・・・・・・・・
・・・・・・・・加I用マスク層区分領域(:)1  
、Ql  、Q21 、Q22i・・・・・・・・・・
・・・・・・・回路パターン部、J  、 、1.、・
・・・・・・・・−ノs−t−1ノジスi一層区分領1
或 出願人  [1木電(1−電話株式会ン1第3図A 第3図B 亀 第4図B 第5図A 第5@B 第6図A 第6回B 28画A 第8図B 第9図A 第9図B 第1C武A 第10図B M下ぐ]1
Figure 1 A and 1], Figure 2 8 and [3,)'13 Figure A and B, Figure 4 8 and B, Figure 5 8 and [3, Figure 6 8 and 13, Figure 7 A and [1, Figure 8 8 and B1100Δ
and [1, No. 10N and 13 refer to No. 2 of the present application [°1], J, A) The present invention t using the embodiment of the exposure apparatus
rl J, I will show you an example of the circuit pattern forming method.・・・・・・
・・・・・・・・・・・・Hayabusa: t4&2i・・・・・・
・・・・・・・・・・・・11! ! :Pi Pi3
.. 4・・・・・・・・・・・・・・・Holder 5・・・・・・
・・・・・・・・・・・・・・・・・・ Light shielding plate CL C2
,03 ・・・・・・・・・・・・・・・Circuit pattern D
1, II) 2i...Exposure mask segmented area [1, "2i...J guide plate segmented area
・・・ ・・・ ・・・ ・・・ ・・・ ・・・ Purple 4rl 1 to line E, R2i...
... -) No. 1 to 1 No. 1 layer PI
, Pl , P2n, P2 , P31.1 2
l 2 P32i・・・・・・・・・・・・Position ii'1 go 1
J/I′-Il pattern 24 = NKI K2i... Processing mask layer)-II
, Hl, H21, H22i...
・・・・・・Mask layer division area for addition I (:) 1
, Ql , Q21 , Q22i...
......Circuit pattern part, J, , 1. ,・
......-nos-t-1 nojisu i layer division area 1
Applicant [1 Mokuden (1-Telephone Co., Ltd. 1 Figure 3 A Figure 3 B Turtle Figure 4 B Figure 5 A 5@B Figure 6 A 6th B 28th picture A Figure 8 B Figure 9A Figure 9B 1C Take A Figure 10B M down] 1

Claims (1)

【特許請求の範囲】 1、複数n個の基板区分領域E_1、E_2・・・・・
・・・・E_nからなる有効領域を有する基板上に、そ
の上記有効領域の全域にわたつて延長している第1のフ
ォトレジスト層を形成する工程と、上記第1のフォトレ
ジスト層に対し、上記 基板の上記有効領域に対応した面積を有し且つ上記複数
n個の基板区分領域E_1、E_2・・・・・・・・・
E_nにそれぞれ対応している複数n個の露光用マスク
区分領域D_1、D_2・・・・・・・・・D_nにそ
れぞれ複数n個の第1の位置合せ用マークパターンP1
_1、P1_2・・・・・・・・・P1_nを少なくと
も有する第1の露光用マスクを用いた第1の露光を行う
工程と、 上記第1の露光の行われた上記第1のフォ トレジスト層に対する現像を行って、上記第1の露光の
行われた上記第1のフォトレジスト層から、上記基板上
に形成され且つ、上記複数n個の基板区分領域E_1、
E_2・・・・・・・・・E_nにそれぞれ対応してい
る複数n個の第1の加工用マスク区分領域H1_1、H
1_2・・・・・・・・・H1_nにそれぞれ上記複数
n個の位置合せ用マークパターンP1_1、P1_2・
・・・・・・・・P1_nに対応している複数n個の第
2の位置合せ用マークパターンP2_1、P2_2・・
・・・・・・・P2_nを少なくとも有する第1の加工
用マスク層を得る工程と、 上記基板に対し、上記第1の加工用マスク 層をマスクとして用いた第1の加工を施し、次で、上記
第1の加工用マスクを上記基板上から除去し、上記基板
の上記有効領域に、その上記複数n個の基板区分領域E
_1、E_2・・・・・・・・・E_nにおいて、上記
第2の位置合せ用マークパターンP2_1、P2_2・
・・・・・・・・P2_nにそれぞれ対応している複数
n個の第3の位置合せ用マークパターンP3_1、P3
_2・・・・・・・・・P3_nをそれぞれ形成する工
程と、 上記第3の位置合せ用マークパターンP3 _1、P3_2・・・・・・・・・P3_nを形成して
いる上記基板上に、その上記有効領域の全域に亘って延
長している第2のフォトレジスト層を形成する工程と、 上記第2のフォトレジスト層の、上記複数 n個の基板区分領域E_1、E_2・・・・・・・・・
E_nにそれぞれ対応している複数n個のフォトレジス
ト層区分領域J_1、J_2・・・・・・・・・J_n
に対し、上記複数n個の基板区分領域A_1、A_2・
・・・・・・・・A_nにそれぞれ対応している面積を
有し且つ複数n個の第1の回路パターン部Q1_1、Q
1_2・・・・・・・・・Q1_nからなる第1の回路
パターンの複数n個の第1の回路パターン部Q1_1、
Q1_2・・・・・・・・・Q1_nをそれぞれ有する
複数n個の第2の露光用マスクM2_1、M2_2・・
・・・・・・・M2_nを、上記第3の位置合せ用マー
クパターンP3_1、P3_2・・・・・・・・・P3
_nによって位置決めして用いた、複数n回の第2の露
光を行う工程と、 上記第2の露光の行われた上記第2のフォ トレジスト層に対する現像を行って、上記第2の露光の
行われた上記第2のフォトレジスト層から、上記基板上
に形成され且つ上記複数n個の基板区分領域E_1、E
_2・・・・・・・・・E_nにそれぞれ対応している
複数n個の第2の加工用マスク区分領域H2_1、H2
_2・・・・・・・・・H2_nにそれぞれ有している
上記複数n個の第1の回路パターン部Q1_1、Q1_
2・・・・・・・・・Q1_nにそれぞれ対応している
複数n個の第2の回路パターン部Q2_1、Q2_2・
・・・・・・・・Q2_nからなる第2の回路パターン
を有する第2の加工用マスク層を形成する工程と、 上記基板に対し、上記第2の加工用マスク 層をマスクとして用いた第2の加工を施し、上記基板の
上記有効領域に、上記第2の回路パターンに対応してい
る第3の回路パターンを形成する工程とを有することを
特徴とする回路パターン形成法。 2、複数n個の基板区分領域E_1、E_2・・・・・
・・・・E_nからなる有効領域を有する基板を載置す
る載置台と、 上記基板の有効領域に対応している面積を 有する第1の露光用マスクを保持する第1のホルダと、 上記複数n個の基板区分領域E_1、E_2・・・・・
・・・・E_nにそれぞれ対応する面積を有する複数n
個の第2の露光用マスクM2_1、M2_2・・・・・
・・・・M2_nをほぼ同一画面内に互に並置配列して
保持する第2のホルダと、 上記第1の露光用マスクを通じて、または 上記第2の露光用マスクM2_i(i=1、2・・・・
・・・・・n)を通じて、上記基板側に向う露光用光を
生成する露光用光生成手段と、 上記露光用光を、上記第2の露光用マスク M2_iに通させる遮光板と、 上記第1のホルダを、上記第1の露光用マ スクが上記基板の有効領域と対向している位置に移動さ
せる第1のホルダ移動手段と、 上記第2のホルダを、上記第2の露光用マ スクM2_iが上記基板の上記基板区分領域E_iと対
向している位置に移動させる第2のホルダ移動手段と、 上記遮光板を、上記露光用光が上記第2の 露光用マスクM2_iのみを通る位置に移動させる遮光
板移動手段とを有することを特徴とする露光装置。
[Claims] 1. A plurality of n substrate division areas E_1, E_2...
. . . Forming a first photoresist layer extending over the entire effective area on a substrate having an effective area consisting of E_n; and for the first photoresist layer, The plurality of n substrate division areas E_1, E_2, which have an area corresponding to the effective area of the substrate, and
A plurality of n first alignment mark patterns P1 for each of a plurality of n exposure mask division areas D_1, D_2, D_n, respectively corresponding to E_n.
A step of performing a first exposure using a first exposure mask having at least P1_n, and the first photoresist layer subjected to the first exposure. is formed on the substrate from the first photoresist layer subjected to the first exposure, and the plurality of n substrate segmented areas E_1,
E_2...... A plurality of n first processing mask division areas H1_1, H each corresponding to E_n
1_2......H1_n is provided with the plurality of n alignment mark patterns P1_1, P1_2, respectively.
....N plurality of second alignment mark patterns P2_1, P2_2 corresponding to P1_n...
. . . Obtaining a first processing mask layer having at least P2_n; performing a first processing on the substrate using the first processing mask layer as a mask; and then performing a first processing using the first processing mask layer as a mask. , the first processing mask is removed from the substrate, and the plurality of n substrate division areas E are applied to the effective area of the substrate.
_1, E_2......E_n, the second alignment mark patterns P2_1, P2_2.
......N plurality of third alignment mark patterns P3_1, P3 each corresponding to P2_n
_2...P3_n is formed on the substrate on which the third alignment mark patterns P3_1, P3_2...P3_n are formed. , forming a second photoresist layer extending over the entire effective area;・・・・・・
A plurality of n photoresist layer division regions J_1, J_2, respectively corresponding to E_n...J_n
In contrast, the plurality of n board division areas A_1, A_2・
・・・・・・A plurality of n first circuit pattern portions Q1_1, Q each having an area corresponding to A_n.
A plurality of n first circuit pattern portions Q1_1 of the first circuit pattern consisting of 1_2...Q1_n,
A plurality of n second exposure masks M2_1, M2_2, each having Q1_2...Q1_n.
......M2_n, the third alignment mark pattern P3_1, P3_2...P3
a step of performing second exposure a plurality of n times using positioning according to _n; and developing the second photoresist layer on which the second exposure has been performed, and performing the second exposure step. from the second photoresist layer formed on the substrate and forming the plurality of n substrate section regions E_1, E.
_2...... A plurality of n second processing mask division areas H2_1, H2 each corresponding to E_n
_2......The plurality of n first circuit pattern parts Q1_1, Q1_ respectively included in H2_n
2... A plurality of n second circuit pattern parts Q2_1, Q2_2, each corresponding to Q1_n.
.....A step of forming a second processing mask layer having a second circuit pattern consisting of Q2_n, and a step of forming a second processing mask layer on the substrate using the second processing mask layer as a mask. 2. A method for forming a circuit pattern, comprising the step of performing the processing of step 2 to form a third circuit pattern corresponding to the second circuit pattern in the effective area of the substrate. 2. Plurality n of board division areas E_1, E_2...
... A mounting table on which a substrate having an effective area consisting of E_n is placed, a first holder holding a first exposure mask having an area corresponding to the effective area of the substrate, and the plurality of above-mentioned ones. n board division areas E_1, E_2...
・・・・Multiple n each having an area corresponding to E_n
second exposure masks M2_1, M2_2...
....A second holder that holds M2_n in a juxtaposed arrangement with each other in substantially the same screen, and through the first exposure mask or the second exposure mask M2_i (i=1, 2. ...
... n), an exposure light generating means for generating exposure light directed toward the substrate side; a light shielding plate that allows the exposure light to pass through the second exposure mask M2_i; a first holder moving means for moving the first holder to a position where the first exposure mask faces the effective area of the substrate; a second holder moving means for moving the light-shielding plate to a position facing the substrate division area E_i of the substrate; and moving the light shielding plate to a position where the exposure light passes only through the second exposure mask M2_i. 1. An exposure apparatus comprising: means for moving a light shielding plate.
JP60257292A 1985-11-16 1985-11-16 Forming method for circuit pattern and exposure device capable of being used for said method Pending JPS62117322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60257292A JPS62117322A (en) 1985-11-16 1985-11-16 Forming method for circuit pattern and exposure device capable of being used for said method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60257292A JPS62117322A (en) 1985-11-16 1985-11-16 Forming method for circuit pattern and exposure device capable of being used for said method

Publications (1)

Publication Number Publication Date
JPS62117322A true JPS62117322A (en) 1987-05-28

Family

ID=17304343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60257292A Pending JPS62117322A (en) 1985-11-16 1985-11-16 Forming method for circuit pattern and exposure device capable of being used for said method

Country Status (1)

Country Link
JP (1) JPS62117322A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013904A1 (en) * 2002-08-05 2004-02-12 Sony Corporation Complementary division mask having alignment mark, method for forming alignment mark of the complementary division mask, semiconductor device manufactured by using the complementary division mask, and its manufacturing method
US9024457B2 (en) 2011-08-02 2015-05-05 Canon Kabushiki Kaisha Semiconductor device and method for manufacturing the same
KR20160083070A (en) 2013-12-05 2016-07-11 닛본 세이고 가부시끼가이샤 Resin cage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013904A1 (en) * 2002-08-05 2004-02-12 Sony Corporation Complementary division mask having alignment mark, method for forming alignment mark of the complementary division mask, semiconductor device manufactured by using the complementary division mask, and its manufacturing method
US9024457B2 (en) 2011-08-02 2015-05-05 Canon Kabushiki Kaisha Semiconductor device and method for manufacturing the same
KR20160083070A (en) 2013-12-05 2016-07-11 닛본 세이고 가부시끼가이샤 Resin cage

Similar Documents

Publication Publication Date Title
TW512427B (en) Lithographic apparatus, device manufacturing method, and device manufactured thereby
KR100613461B1 (en) Double exposure method using double exposure technique and photomask for the exposure method
CN100389480C (en) Exposure device and exposure method
JPH03504168A (en) How to make a reticle mask
JP2003178966A (en) Method for improved lithographic patterning utilizing multiple coherency optimized exposures and high transmissivity attenuated psm
US6664010B2 (en) OPC method for generating corrected patterns for a phase-shifting mask and its trimming mask and associated device and integrated circuit configuration
TW308651B (en) Fabrication of self-aligned attenuated rim phase shift mask
KR20060091246A (en) Photomask, method of generating mask pattern, and method of manufacturing semiconductor device
US4294913A (en) Information carriers, method of forming and copying said carriers
JPS62117322A (en) Forming method for circuit pattern and exposure device capable of being used for said method
JPH04206813A (en) Exposure method
JPS60124822A (en) Pattern forming method using reduced projection- exposure device
KR100303937B1 (en) System and method of manufacturing semicustom reticles using reticle primitives
JP3296296B2 (en) Exposure method and exposure apparatus
KR100936716B1 (en) Method for repairing defect of half tone mask and repaired half tone mask
JP3458549B2 (en) Pattern forming method and semiconductor device manufacturing method and apparatus using the method
TW587202B (en) Method of repairing attenuate phase shift mask
JP3123542B2 (en) Exposure apparatus and device manufacturing method
JPH0467613A (en) Microscopic contact hole forming method
JPH04304453A (en) Reticle and exposing method
JP3309920B2 (en) Exposure method and projection exposure apparatus
JPS5967631A (en) Method for wafer alignment
CN111427232A (en) Screen display precision improving method
JP2001100624A (en) Multiplane-bonded original plate for duplicating hologram and its manufacturing method
CN116009349A (en) Double-sided photomask with novel structure and manufacturing method thereof