JPS62117027A - Matrix driver - Google Patents

Abstract

PURPOSE:To prevent the destruction of a light emitting diode by designating a position where no light emitting diode exists in an abnormal mode. CONSTITUTION:When a pulse oscillator or a CPU 10 has the abnormality, the row control signals Sl1-Slp and column control signals Sr1-Srg are supplied to both decoders 20 and 30 via capacities Cl2 and Cr2. Therefore, the outputs of the row and column signals Sl2 and Sr2 are prevented by both capacitors Cl2 and Cr2. in an abnormal mode. That is, the Dmn position of a diode matrix is always scanned in the abnormal mode but no diode is provided at the Dmn position. Thus, it is possible to prevent completely the destruction of the light emitting diode.

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、マトリクス駆動装置に関し、特に、複数の発
光ダイオードで形成されるダイオードマトリクス中の各
ダイオードの発光状態を駆動制御するようにしたマトリ
クス駆動装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to a matrix drive device, and particularly to a matrix drive device that drives and controls the light emitting state of each diode in a diode matrix formed of a plurality of light emitting diodes. It is related to the device.

（発明の技術的背景とその１内題点） 例えば、光学式座標人力装置には発光素子アレーが含ま
れている。このアレーには複数の発光ダイオードがマト
リクス状に配置されており、各ダイオードは行信号及び
列信号が走査にてタイミング的に一致したときに発光さ
れるようになっている。(Technical Background of the Invention and Issues Within Part 1) For example, an optical coordinate human-powered device includes a light emitting element array. A plurality of light emitting diodes are arranged in a matrix in this array, and each diode emits light when a row signal and a column signal match in timing during scanning.

ところで、行信号及び列信号は矩形状のパルス信号であ
るが、仮に当該パルス信号の発生部で異常が生じて“高
゛ルベルを続行すると、それに応じた行−列にある発光
ダイオードのみが連続的に発光する。そのため、このタ
イオードの寿命が短くなったり、あるいは連続通電によ
り破損してしまうごともあるといった問題点があった。By the way, the row signal and column signal are rectangular pulse signals, but if an abnormality occurs in the pulse signal generation part and the high level continues, only the light emitting diodes in the corresponding row and column will continue. Therefore, there are problems in that the life of this diode is shortened or it may be damaged due to continuous energization.

（発明の目的） 本発明の目的は、発光ダイオードを指定する信号状態に
異常が生じても特定の発光ダイオードの通電状態が続行
しないようにする発光ダイオードのマトリクス駆動装置
を提供することにある。(Object of the Invention) An object of the present invention is to provide a light emitting diode matrix drive device that prevents a particular light emitting diode from continuing to be energized even if an abnormality occurs in the signal state specifying the light emitting diode.

（発明の概要） 本発明は、異常時には発光ダイオードの存在しない位置
を指定するように構成して、発光ダイオードの破壊を防
止したことを特徴とする。(Summary of the Invention) The present invention is characterized in that the light emitting diode is prevented from being destroyed by being configured to designate a position where no light emitting diode exists in the event of an abnormality.

（発明の実施例） 以下、本発明の実施例を図面を参照して詳細に説明する
。(Embodiments of the Invention) Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図は本発明の一実施例を示す。The figure shows an embodiment of the invention.

ここで、ダイオードマトリクスはｍ行、ｎ列より構成さ
れ、（ｍＸｎ−１）個の発光ダイオードが用いられてい
る。即ち、発光ダイオードは、Ｄ＋＋　〜Ｄ＋　　ｎ、
Ｄ２　＋　〜Ｄｚ　ｎ、Ｄｌ　１〜Ｄ３　　ｎ。Here, the diode matrix is composed of m rows and n columns, and (mXn-1) light emitting diodes are used. That is, the light emitting diodes are D++ to D+ n,
D2 + ~Dz n, Dl 1 ~ D3 n.

−−−−Ｄｍ＋　〜Ｄｍ　（ｎ−＋　）として配され。----Dm+ ~ Dm (n-+).

Ｄｍｎ位置には発光ダイオードが配されていない。No light emitting diode is arranged at the Dmn position.

これらの発光ダイオードＤを駆動制御するための信号は
、ＣＰＵｌ０を介して供給されるようになっている０行
信号出力端子Ｏｎ　＋〜Ｏ１ｐからは複数の行制御信号
Ｓ見、〜Ｓ文ｐが、又列信号出力端子Ｏｒ＋〜Ｏｒｇか
らは複数の列制御信号Ｓｒ＋　〜Ｓｒｇがそれぞれ出力
される。Signals for driving and controlling these light emitting diodes D are supplied via the CPUl0, and a plurality of row control signals S and ~S signals are output from the 0th row signal output terminal On+~O1p. , and a plurality of column control signals Sr+ to Srg are output from the column signal output terminals Or+ to Org, respectively.

複数の行制御信号Ｓ立、〜Ｓ見ｐは複数のコンデンサＣ
１＋　〜ＣＬ　ｐを介して行アドレスデコーダ２０の信
号入力端子Ｔ１〜Ｉｐに供給されると共に、複数の列制
御信号Ｓｒ＋〜Ｓｒｇは複数のコンデンサＣｒ、〜Ｃｒ
ｇを介して列アドレスデコーダ３０の信号入力端子Ｉ＋
”Ｉｇにそれぞれ供給される０行アドレスデコーダ２０
の入力端子１１〜Ｉｐは抵抗器Ｒｌ　＋〜Ｒ１ｐを介し
て、又列アドレスデコーダ３０の入力端子１１〜Ｉｇは
抵抗器Ｒｒ＋　〜Ｒｒｇを介してそれぞれ接地されてい
る。A plurality of row control signals S rise, ~S, p are connected to a plurality of capacitors C.
1+ to CLp to the signal input terminals T1 to Ip of the row address decoder 20, and the plurality of column control signals Sr+ to Srg are supplied to the plurality of capacitors Cr, to Cr.
g to the signal input terminal I+ of the column address decoder 30
``0 row address decoder 20 respectively supplied to Ig.
The input terminals 11 to Ip of the column address decoder 30 are grounded via resistors Rl+ to R1p, and the input terminals 11 to Ig of the column address decoder 30 are grounded via resistors Rr+ to Rrg, respectively.

行アドレスデコーダ２０の信号出力端子０１〜Ｏｍは、
ダイオードマトリクスの行側を駆動するｍ個のＰＮＰト
ランジスタＱ見、〜Ｑｕｍのベースに接続されており１
行信号Ｓ　Ｌ　＋　〜ＳＬｍを供給するようになってい
る。The signal output terminals 01 to Om of the row address decoder 20 are
The m PNP transistors Q driving the row side of the diode matrix are connected to the base of ~ Qum and 1
Row signals S L + -SLm are supplied.

また、列アドレスデコーダ３０の信号出力端子０、〜Ｏ
ｎは、ダイオードマトリクスの列側を駆動するｎ個のＮ
ＰＮ）ランジスタＱ　ｒ　＋　〜Ｑｒｎのベースに接続
されており１列信号ＳＲ，〜ＳＲｎを供給するようにな
っている。Also, the signal output terminals 0, ~O of the column address decoder 30
n is the n number of N driving the column side of the diode matrix.
PN) is connected to the bases of transistors Q r + -Qrn, and supplies one column signals SR, -SRn.

トランジスタＱ　ｌ　＋〜ＱＪＩＬｍのエミッタは駆動
電圧（＋　Ｖ　ｃｃ）源に共通接続されており、それぞ
れのコレクタは１行の発光ダイオードのアノード側に共
通接続されている。The emitters of the transistors Q l + to QJILm are commonly connected to a driving voltage (+V cc) source, and their respective collectors are commonly connected to the anode side of one row of light emitting diodes.

また、トランジスタＱｒ、〜Ｑ　ｒ　ｎのエミッタは共
通に接地されており、各コレクタは抵抗器Ｒ１〜Ｒｎの
それぞれを介して、１列の発光ダイオードのカソード側
に共通に接続されている。Further, the emitters of the transistors Qr, to Q r n are commonly grounded, and the collectors of each transistor are commonly connected to the cathode side of one row of light emitting diodes via each of the resistors R1 to Rn.

そして、行アドレスデコーダ２０は所定の行制御信号が
アドレス信号として入力された場合には、信号出力端子
Ｏｍより行信号ＳＬｍを出力し、又アドレス信号が全く
入力されなくなった場合にも信号出力端子Ｏｍより行信
号ＳＬｍを出力する。また１列アドレスデコーダ３０は
所定の列制御信号がアドレス信号として入力された場合
には、信号出力端子Ｏｎより列信号ＳＲｎを出力し、又
アドレス信号が全く入力されなくなった場合にも信号出
力Ｏｎより列信号ＳＲｎを出力する。The row address decoder 20 outputs a row signal SLm from the signal output terminal Om when a predetermined row control signal is input as an address signal, and also outputs a row signal SLm from the signal output terminal Om when no address signal is input at all. A row signal SLm is output from Om. Furthermore, when a predetermined column control signal is input as an address signal, the first column address decoder 30 outputs a column signal SRn from the signal output terminal On, and also when no address signal is input at all, the signal output is On. The column signal SRn is outputted from the column signal SRn.

上述した構成の動作を以下に述べる。The operation of the above configuration will be described below.

ＣＰＵｌ０は、図示しないパルス発振器から所定周期の
パルス信号を受信し、それに応じてダイオードマトリク
スの所望の行−列にある発光ダイオードを一個毎に連続
的に発光させるように、行制御信号Ｓ見１〜５ｆＬｐ及
び列制ｇｉ＠号Ｓｒ＋　〜Ｓｒｇを出力する。この場合
、両制御信号５１゜〜Ｓｌｐ及びＳｒ＋〜Ｓｒｇはいず
れも矩形波信号である。The CPU10 receives a pulse signal with a predetermined period from a pulse oscillator (not shown), and in response, generates a row control signal S1 so that the light emitting diodes in a desired row and column of the diode matrix continuously emit light one by one. ~5fLp and column system gi @ No. Sr+ ~Srg are output. In this case, both control signals 51° to Slp and Sr+ to Srg are rectangular wave signals.

いま、−例として、ダイオードＤ２２を発光させる場合
を考える。このダイオードＤ２ｘは：ｊＩＪ２行及び第
２列に位置するものであり１行アドレスが「２」、列ア
ドレスが「２」とされなければならない。Now, as an example, consider a case where the diode D22 is caused to emit light. This diode D2x is located in the jIJ2 row and second column, and the first row address must be "2" and the column address must be "2".

そこで、ＣＰＵｌ０は行制御信号Ｓｌｚを出力すると共
に列制御信号Ｓｒｚを出力する。従って１行アドレスデ
コーダ２０の信号入力端子「■ｐ−−−−Ｉｚ、Ｉ＋Ｊ
にはｒＯ−一−−１゜０」のアドレス信号が入力される
ことになるので、行アドレスデコーダ２０はこのアドレ
ス信号を「２」とデコードし、信号出力端子０２より行
信号ＳＬｚを出力する。また、列アドレスデコーダ３０
の信号入力端子ｒＩ　ｇ　−−−−Ｉｚ　、　Ｉ、」に
はｒＯ−−−−１，ＯＪのアドレス信号が入力されるこ
とになるので、列アドレスデコーダ３０はこのアドレス
信号を「２」とデコードし。Therefore, CPU10 outputs a row control signal Slz and a column control signal Srz. Therefore, the signal input terminal of the 1-row address decoder 20 "■p----Iz, I+J
Since the address signal ``rO-1--1゜0'' will be input to , the row address decoder 20 decodes this address signal as ``2'' and outputs the row signal SLz from the signal output terminal 02. . In addition, a column address decoder 30
Since the address signal rO---1, OJ will be input to the signal input terminal rIg---Iz,I,'', the column address decoder 30 will input this address signal as ``2''. Decode it.

信号出力端子０２より列信号ＳＲｚを出力する。A column signal SRz is output from the signal output terminal 02.

ところで、行アドレスデコーダ２０の信号出力端子０．
−−−−Ｏｎは非走査時にはＨ″に保持されており、」
二連した第２行の行信号ＳＬ２はＬ　”信号として出力
される。従って、第２行の駆動トランジスタＱ　ｌ　ｚ
はそのベース電圧が”Ｌ　”に変化する。一方、列アド
レスデコーダ３０の信号出力端子０１〜Ｏｎは非走査時
には”Ｌ”に保持されており、１−述した第２列の列信
号Ｓ　Ｒ，ｚはＨ”信号として出力される。従って、第
２列の駆動トランジスタＱ　ｒ　２はそのベース電圧が
“Ｈ＋ｓに変化する。よって、正電圧源十Ｖｃｃ→トラ
ンジスタＱ　ｌ　ｚのエミッターコレクタ呻ダイオード
Ｄ　→抵抗器Ｒ２→トランジスタＱ　ｒ　２のコレクタ
会エミッタ→接地の閉回路が形成されることになり、両
トランジスタＱ　ｌ　２及びＱ　ｒ　２がオンとなって
、ダイオードＤ２２のみが通電して発光する。By the way, the signal output terminal 0. of the row address decoder 20.
---On is held at H'' when not scanning,
The two consecutive row signals SL2 of the second row are output as L'' signals. Therefore, the second row drive transistor Q l z
The base voltage changes to "L". On the other hand, the signal output terminals 01 to On of the column address decoder 30 are held at "L" during non-scanning, and the column signal SR,z of the second column mentioned above is output as an "H" signal. , the base voltage of the second column drive transistor Q r 2 changes to "H+s". Therefore, a closed circuit is formed from the positive voltage source Vcc to the emitter collector of the transistor Q l z and the diode D to the resistor R2 to the collector emitter of the transistor Q r 2 to ground, and both transistors Q l 2 and When Q r 2 is turned on, only the diode D22 is energized and emits light.

以北がダイオードＤ２２の発光を行う場合の制御動作で
ある。他のマトリクスダイオードを発光させる場合も、
ＣＰＵｌ０から出力される行制御信号Ｓ見、〜Ｓ交ｐ及
び列制御信号Ｓｒ、〜Ｓｒｇの信号状態によってそれぞ
れ制御される。The control operation to the north is when the diode D22 emits light. When making other matrix diodes emit light,
They are controlled by the signal states of the row control signals S, ~Sp, and column control signals Sr, ~Srg output from the CPU10, respectively.

ところで、パルス発振器やＣＰＵｌ０に異常が生じると
、例えば１行値号Ｓ２２及び列信号Ｓｒ２が“４　Ｌ　
ｎ又は°“Ｈ″に固定される。従って、コンデンサＣｆ
Ｌｚ及びＣｒｚがなければ、行アドレスデコーダ２０及
び列アドレスデコーダ３０は上述の異常状態に保持され
る。よって、第２行のトランジスタＱ９．２及び第２列
のトランジスタＱｒ２が導通状態を保持するので、ダイ
オード０２２がｍ統帥に発光する。By the way, if an abnormality occurs in the pulse oscillator or CPUl0, for example, the first row value number S22 and column signal Sr2 become "4 L".
It is fixed at n or °“H”. Therefore, capacitor Cf
Without Lz and Crz, row address decoder 20 and column address decoder 30 are held in the abnormal state described above. Therefore, the transistor Q9.2 in the second row and the transistor Qr2 in the second column maintain conduction, so that the diode 022 emits light in an m-dominant manner.

しかるに、゛本実流側では、それぞれコンデンサを介し
て行制御信号Ｓｉｒ〜Ｓ交ｐ及び列制御信号Ｓｒ、〜Ｓ
ｒｇを両デコーダ２０及び３０に供給するようにしてい
る。従って、上述の異常状態の場合には、両コンデンサ
Ｃ見２及びＣｒｚにより行信号５ＪＬｚと列信号Ｓｒｚ
の出力は阻止される。即ち、両デコーダ２０及び３０の
両信号入力端子Ｉ２に印加される両電圧は、抵抗器ＲＱ
ｚとコンデンサＣ見２どの時定数及び抵抗器Ｒｒｚとコ
ンデンサＣｒｚとの時定数によって変化する。However, on the main current side, the row control signals Sir to Sp and the column control signals Sr to S are connected via capacitors, respectively.
rg is supplied to both decoders 20 and 30. Therefore, in the case of the above-mentioned abnormal condition, the row signal 5JLz and the column signal Srz are
output is blocked. That is, both voltages applied to both signal input terminals I2 of both decoders 20 and 30 are connected to resistors RQ
It changes depending on the time constants of resistor Rrz and capacitor Crz and the time constants of resistor Rrz and capacitor Crz.

そ１−て、これらの時定数に応じて、行ルｊ御信号Ｒ見
２及び列制御信号Ｒｒｚは“Ｈ″から“Ｌ　１１へとな
だらかに変化する。貨って、行アドレスデコーダ２０及
び１１アドレスデコータ３０にはアドレス信号が全く入
力されなくなる。よって、行アドレスデコーダ２０の信
号出力端子Ｏｎからは行信号ＳＬｍが、又列アドレスデ
コーダ３０の信号端子Ｏｎからは列信号ＳＲｎがそれぞ
れ出力されるので、駆動トランジスタＱ　Ｌ　ｍ及びＱ
　ｒ　ｎがオンする。この結果、異常時には必ずダイオ
ードマトリクスのＤｍｎ位置が走査されることになるが
、この位置には発光ダイオードが配されていないので１
発光ダイオードの破壊を確実に防ＩＦすることができる
。1-The row address decoder 20 and the column control signal Rrz gradually change from "H" to "L11" in accordance with these time constants. 11 No address signal is input to the address decoder 30 at all.Therefore, the row signal SLm is output from the signal output terminal On of the row address decoder 20, and the column signal SRn is output from the signal terminal On of the column address decoder 30. Therefore, the driving transistors Q L m and Q
r n turns on. As a result, when an abnormality occurs, the Dmn position of the diode matrix is always scanned, but since no light emitting diode is placed at this position, 1
It is possible to reliably prevent IF from destroying the light emitting diode.

尚、行制御信号５文１〜５ｆＬｐ及び列制御信号Ｓｒ＋
−３ｒｇを容量素子を介して両アドレスデコーダ２０及
び３０に供給するのに限らず、単安定マルチバイブレー
タに置換してもよい、つまり、両制御信号の立−ヒリに
対して所定幅のパルス信号が両デコーダ２０及び３０の
両入力端子■１〜Ｉｐ及びＩ、〜Ｉｇに印加される。こ
の場合、制御信号のいずれかが出力状態を維持するよう
になっても、１個のパルスが発生された後は何ら影響さ
れることはないので、発光ダイオードを有しないＤｍｎ
位置を同様に連続的に走査することが可能である。Note that the row control signal 5 sentences 1 to 5fLp and the column control signal Sr+
-3rg is not limited to being supplied to both address decoders 20 and 30 via a capacitive element, and may be replaced with a monostable multivibrator. is applied to both input terminals 1-Ip and I,-Ig of both decoders 20 and 30. In this case, even if any of the control signals maintains the output state, it will not be affected after one pulse is generated, so the Dmn without light emitting diode
It is possible to scan the positions continuously as well.

上記実施例において、行及び列制御信号が変化しないよ
うな異常状態となった場合に、ダイオードマトリクスに
はない行−列を設け、これら行−列を両デコーダ２０．
３０にて指定するようにしてもよい。In the above embodiment, when an abnormal state occurs in which the row and column control signals do not change, rows and columns that are not present in the diode matrix are provided, and these rows and columns are connected to both decoders 20.
30 may be specified.

（発明の効果） 本発明によれば、行及び列を制御する信号が異常となっ
た場合に、発光ダイオードの存在しない位置を自動的に
指定するようにしたことで、特定の発光ダイオードが連
続的に発光するのを防＋ｈすることができる。従って、
ダイオードを破損したり寿命を短くすることのないマト
リクス駆動＃Ｊ装置を提供することができる。(Effects of the Invention) According to the present invention, when a signal controlling a row or column becomes abnormal, a position where a light emitting diode does not exist is automatically designated, so that a specific light emitting diode is continuously It is possible to prevent +h from emitting light. Therefore,
It is possible to provide a matrix drive #J device that does not damage the diode or shorten its life.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例に係るマトリクス駆動装置の構成
を示す結線図である。 ｔ　０−−−−−−−−ＣＰＵ、 ２０．３０−−−−−アドレスデコーダ、Ｃ９，、〜Ｃ
愛ｐ−−−コンデンサ、 Ｃｒ、　　〜Ｃｒ　ｇ　−−−／／　　　、Ｑ文１〜Ｑ
文ｍ−一−トランジスタ、 Ｑ　ｒ　＋　”Ｑ　ｒ　ｎ　−−−／／　　　、Ｄｕ”
Ｄｍｎ−一一一発光ダイオード、ＳＱ、−５文ｐ−−−
行制御信号。 Ｓｒ＋　〜Ｓｒｇ−−−列制御信号。The figure is a wiring diagram showing the configuration of a matrix drive device according to an embodiment of the present invention. t 0------CPU, 20.30---Address decoder, C9, ~C
Ai p --- capacitor, Cr, ~Cr g ---//, Q sentence 1 ~ Q
Sentence m-1-transistor, Q r + "Q r n ---//, Du"
Dmn-111 light emitting diode, SQ, -5 sentence p---
Row control signal. Sr+ ~Srg---Column control signal.

Claims (1)

【特許請求の範囲】 １、複数の発光ダイオードで成るダイオードマトリクス
と、複数の行信号及び列信号を供給する信号供給手段と
、前記行信号及び列信号で指定されるマトリクス中の発
光ダイオードを駆動する駆動手段と、前記行信号及び列
信号が変化しなくなると前記発光ダイオードの存在しな
い位置を指定するように前記駆動手段を制御する駆動制
御手段とを含むことを特徴とするマトリクス駆動装置。 ２、前記駆動制御手段は、前記行信号及び列信号を容量
性結合手段にて前記駆動手段に供給する構成を有するこ
とを特徴とする特許請求の範囲第１項に記載のマトリク
ス駆動装置。 ３、前記駆動制御手段は、前記行信号及び列信号のそれ
ぞれによって作動される単安定マルチバイブレータ回路
で成ることを特徴とする特許請求の範囲第１項に記載の
マトリクス駆動装置。[Claims] 1. A diode matrix consisting of a plurality of light emitting diodes, a signal supply means for supplying a plurality of row signals and column signals, and driving the light emitting diodes in the matrix specified by the row signals and column signals. and drive control means that controls the drive means to designate a position where the light emitting diode does not exist when the row signal and column signal stop changing. 2. The matrix drive device according to claim 1, wherein the drive control means has a configuration in which the row signal and column signal are supplied to the drive means by capacitive coupling means. 3. The matrix driving device according to claim 1, wherein the drive control means comprises a monostable multivibrator circuit operated by each of the row signal and column signal.