JPS62115917A - Multicontact type semiconductor relay circuit - Google Patents

Abstract

PURPOSE:To reduce the cost of a relay circuit by connecting the outputs of depression type FETs to plural output FET gates through a transfer gate. CONSTITUTION:Two photodiode arrays 2 and 3 are light-jointed to a semiconductor light emitting element 1 emitting light by an input signal. The 2nd photodiode array 3 is connected across the gate and source of the depression type FET 4, while its output is connected to plural output FET gates. When the light emitting element 1 emits light by the input signal, an optical current generated in the 1st photodiode array 2 is applied to a selection circuit 6, where the transfer gates T1-Tn selected by selection signals S1-Sn pass a signal, select and conduct any one of plural output FETs Q1-Qn. Thus a one expensive photodiode array suffices, and the cost of a multiconnection type semiconductor relay circuit can be reduced.

Description

【発明の詳細な説明】 ［技術分野］ 本発明は投受光素子を用いて入出力を電気的に分離した
半導体リレー回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a semiconductor relay circuit in which input and output are electrically separated using light emitting and receiving elements.

し背景技術１ 従来のこの種の半導体リレーは、第３図に示すように、
入力信号により発光するＬＥＤなとの半導体発光素子１
に２個のフォトダイオード７レイ２及び３を光結合し、
第１のフォトダイオードアレイ２に並列接続された接合
型ＦＥＴなとのディプレジジン型ＦＥＴ４のゲートソー
ス間に第２の７オトグイオードアレイ３を接続し、この
ディプレジ３ン型ＦＥＴ４の出力により出力、１ＦＥＴ
５を駆動するように構成されたものである。BACKGROUND ART 1 This type of conventional semiconductor relay, as shown in FIG.
Semiconductor light emitting device 1 such as an LED that emits light according to an input signal
optically couple two photodiodes 7 rays 2 and 3 to
A second 7-photodiode array 3 is connected between the gate and source of a diplegged FET 4 such as a junction FET connected in parallel to the first photodiode array 2, and the output of the diplegged FET 4 is used to output, 1FET
It is configured to drive 5.

上記半導体リレー回路の特徴は、第１の７オトグイオー
ドアレイ２で出力用ＦＥＴ５をオンする時にはＮチャン
ネルディブレシラン型ＦＥＴ４が逆バイアスによりオフ
するので、出力用ＦＥＴ５のデートに供給される電流に
ロスがなく、出力用ＦＥＴ５がオフする時にはディプレ
ジタン型ＦＥＴ４にバイアスがかからなくなるので、デ
ィプレジジン型ＦＥＴ４がオンし、出力用ＦＥＴ５のゲ
ート蓄積電荷を速やかに放電させる点にある。The feature of the above semiconductor relay circuit is that when the output FET 5 is turned on in the first 7-way diode array 2, the N-channel dibresilane type FET 4 is turned off by reverse bias, so that the current supplied to the date of the output FET 5 is There is no loss in the output FET 5, and since no bias is applied to the depredigidine FET 4 when the output FET 5 is turned off, the depredigidine FET 4 is turned on and the gate accumulated charge of the output FET 5 is quickly discharged.

［発明の目的１ いま上記の半導体リレーを用いて、例えば第４図に示す
ように、複数の選択信号ＳＩ＋・・・、Ｓｎにより制御
負荷を選択しようとすると、選択回路６の出力側に複数
の半導体リレーＲＬ、、・・・、ＲＬｎを接続しなけれ
ばならず、高価なフォトダイオードアレイを使用した半
導体リレーを多数必要とするのでコストがかかるという
問題があった。[Objective of the Invention 1] Now, when trying to select a control load using the above semiconductor relay using a plurality of selection signals SI+..., Sn, as shown in FIG. 4, for example, as shown in FIG. The semiconductor relays RL, .

本発明は上記の問題点に鑑み為されたものであり、その
目的とするところは、選択回路を内蔵した多接点型半導
体リレー回路を安価に提供するにある。The present invention has been made in view of the above problems, and its object is to provide a multi-contact type semiconductor relay circuit with a built-in selection circuit at a low cost.

［発明の開示］ 而して本発明による多接点型半導体リレー回路は、入力
信号により発光する半導体発光素子に２個の７オトグイ
オードアレイを光結合し、第１のフォトダイオードアレ
イに並列接続されたディプレジタン型ＦＥＴのゲートソ
ース間にｖＪ２のフォトダイオードアレイを接続し、上
記ディプレション型ＦＥＴの出力をそれぞれトランス７
アゲートを介して複数の出力用ＦＥＴのデートに接続し
て構成したものであり、複数のトランスファゲートより
なる選択回路をディプレション型ＦＥＴの出力側に設け
ることにより、複数の選択負荷に対して７オトグイオー
ドアレイを１組で済ました点に特徴を有するものである
。[Disclosure of the Invention] The multi-contact type semiconductor relay circuit according to the present invention optically couples two 7-diode arrays to a semiconductor light emitting element that emits light in response to an input signal, and connects them in parallel to a first photodiode array. A photodiode array of vJ2 is connected between the gate and source of the depletion type FET, and the output of the depletion type FET is connected to a transformer 7.
It is configured by connecting to the dates of multiple output FETs via an agate, and by providing a selection circuit consisting of multiple transfer gates on the output side of the depletion type FET, it can handle multiple selection loads. The feature is that only one set of 7-dimensional arrays is required.

第１図は本発明回路の一実施例を示したものである。同
図において、人力信号を受けて発光する半導体発光素子
１に２個の７オトグイオードアレイが光結合され、第１
の７オトグイオードアレイ２にＮチャンネルディプレシ
ョン型ＦＥＴ４が並列接続されており、第２の７オトグ
イオードアレイ３はこのディプレション型ＦＥＴ４のゲ
ートソース間に接続されている。またディプレション型
ＦＥＴ４の出力は選択面（！８６を介して複数の出力用
ＦＥＴＱ、、Ｑ２．・・・ｔＱｎのデートに接続されて
おり、この選択回路６は第２図に示すように、複数のト
ランス７Ｔデー）　Ｔ、、Ｔ２．・・・、Ｔｎを互いに
並列に接続したものである。FIG. 1 shows an embodiment of the circuit of the present invention. In the figure, two 7-dimensional diode arrays are optically coupled to a semiconductor light emitting device 1 that emits light in response to a human input signal.
An N-channel depletion type FET 4 is connected in parallel to the 7-way diode array 2, and a second 7-way diode array 3 is connected between the gate and source of this depletion type FET 4. In addition, the output of the depletion type FET 4 is connected to the dates of a plurality of output FETs Q, , Q2, . , multiple trans7T days) T, , T2. ..., Tn are connected in parallel with each other.

上記の構成において、いま入力信号により発光素子１が
発光すると、第１の７オトグイオードアレイ２に発生す
る光電流が選択回路６に加えられる。選択回路６では選
択信号Ｓ、、Ｓ２．・・・＋Ｓｎで選択されたトランス
７アデー）Ｔ、、Ｔ２．・・・、Ｔｎが信号を通して、
複数の出力用ＦＥＴＱ、、・・・ｒ　Ｑ　ｎのうち任意
のものを選択して導通させる。このとさＮチャンネルデ
ィプレション型ＦＥＴ４のデートにはｐｔＳ２のフォト
ダイオードアレイ３Ｉこよって逆くバイアスが加わり、
ディプレション型ＦＥＴ４がオフするので、第１の７オ
トグイオードアレイ２から出力用ＦＥＴＱ、、Ｑ２．・
・・ｔＱｎのデートに供給される電流にはロスがなく、
そのために出力用ＦＥＴＱ、、Ｑ２．・・・ｔ　Ｑ　ｎ
は速やかにオンするのである。In the above configuration, when the light emitting element 1 emits light in response to an input signal, the photocurrent generated in the first seven-dimensional diode array 2 is applied to the selection circuit 6. The selection circuit 6 outputs selection signals S, , S2 . ...+Sn selected transformer 7ade)T,,T2. ..., Tn passes the signal,
Any one of the plurality of output FETs Q, . . . r Q n is selected and made conductive. The date of this N-channel depletion type FET 4 is reversely biased by the photodiode array 3I of ptS2.
Since depletion type FET 4 is turned off, output FETs Q, , Q2 .・
...There is no loss in the current supplied to the date of tQn,
For this purpose, output FETQ, Q2. ...t Q n
turns on immediately.

次に人力信号がなくなり、第１の７オトグイオードアレ
イ２がオフし、それによって出力用ＦＥＴＱ　ｌ　ｌ　
Ｑ　２１　”’　ｌ　Ｑ　ｎがオフする時には、第２の
７ｔ）ダイオードアレイ３６オフし、ディプレション型
ＦＥＴ４にバイアスがかがらなくなるので、ディプレジ
シン型ＦＥＴ４がオンし、そのために出力Ｊ’Ｔ７ＦＥ
ＴＱ、、・・・ｔＱｎのデートにＭ積されていた電荷が
ディプレジ１ン型ＦＥＴ４を通じて放電し、出ＩＴＩＦ
ＥＴＱ、、・・・、Ｑ　ｎを速やかにオフさせるのであ
る。Next, the human input signal disappears, and the first 7-wire array 2 turns off, which causes the output FET Q l l
When Q 21 ''' l Q n turns off, the second 7t) diode array 36 turns off, and the depletion type FET 4 is no longer biased, so the depletion type FET 4 turns on, and therefore the output J'T7FE
TQ, . . . The charges accumulated in M on the date of tQn are discharged through the depletion type FET4 and output from ITIF.
ETQ, . . . , Q n are quickly turned off.

［９明の効果］ 上述のように本発明においては、！＠１の７オトグイオ
ードアレイに並列接続され、第２の７ｒ）ダイオードア
レイで制御されるディプレション型ＦＥＴの出力によっ
て出力用ＦＥＴを駆動する方式の半導体リレー回路にお
いて、ディプレション型ＦＥＴの出力端と複数の出力用
ＦＥＴの入力端との開に複数のトランス７アデートより
なる選択回路を設けたものであるから、複数の負荷を選
択制御するために、第４図の従来例のように複数の半導
体リレーを必要とせず、高価なフォトダイオードアレイ
を１組で済ませることにより、多接点型半導体リレー回
路を低コストで提供し得るという利点を有するものであ
る。[9 Effects of Light] As mentioned above, in the present invention,! In a semiconductor relay circuit in which the output FET is driven by the output of a depletion type FET that is connected in parallel to the 7-channel diode array of @1 and controlled by the second 7r) diode array, the depletion type FET is Since a selection circuit consisting of a plurality of transformers 7adate is provided between the output terminal of the output terminal and the input terminal of the plurality of output FETs, in order to selectively control the plurality of loads, the conventional example shown in FIG. This method has the advantage that a multi-contact type semiconductor relay circuit can be provided at low cost by eliminating the need for a plurality of semiconductor relays and using only one set of expensive photodiode arrays.

【図面の簡単な説明】[Brief explanation of drawings]

図、第２図は同上の要部具体回路図、第３図は従来例の
ブロック回路図、Ｐｔ５４図は他の従来例のブロック回
路図である。 １は半導体発光素子、２は第１のフォトダイオードアレ
イ、３（土弟２の７オトグイオードアレイ、４ｉｉティ
ア’Ｌ’シｇン型ＦＥＴ、Ｑ＋、Ｑ、、”・、Ｑｎは出
力用ＦＥＴ、Ｔ、Ｔ２．・・・、Ｔｎはトランス７アデ
ート。 代理人　弁理士　石　１）長　七 第２図 第３図2 is a specific circuit diagram of the main part same as above, FIG. 3 is a block circuit diagram of a conventional example, and FIG. 54 is a block circuit diagram of another conventional example. 1 is a semiconductor light-emitting device, 2 is a first photodiode array, 3 (7 photodiode array of Doi 2, 4ii tier 'L' signal type FET, Q+, Q, ,", Qn are for output FET, T, T2..., Tn is the transformer 7 date. Agent Patent attorney Ishi 1) Chief 7 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] （１）入力信号により発光する半導体発光素子に２個の
フォトダイオードアレイを光結合し、第１のフォトダイ
オードアレイに並列接続されたディプレション型ＦＥＴ
のゲートソース間に第２のフォトダイオードアレイを接
続し、上記ディプレション型ＦＥＴの出力をそれぞれト
ランスファゲートを介して複数の出力用ＦＥＴのデート
に接続して成る多接点型半導体リレー回路。(1) A depletion type FET in which two photodiode arrays are optically coupled to a semiconductor light emitting element that emits light in response to an input signal, and the first photodiode array is connected in parallel.
A multi-contact type semiconductor relay circuit comprising: a second photodiode array connected between the gate source of the depletion type FET; and outputs of the depletion type FETs connected to the dates of a plurality of output FETs via transfer gates.