JPS62114348A - Bit synchronizing circuit - Google Patents
Bit synchronizing circuitInfo
- Publication number
- JPS62114348A JPS62114348A JP60255579A JP25557985A JPS62114348A JP S62114348 A JPS62114348 A JP S62114348A JP 60255579 A JP60255579 A JP 60255579A JP 25557985 A JP25557985 A JP 25557985A JP S62114348 A JPS62114348 A JP S62114348A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- output
- nrz signal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ボケ・ノド・ベルおよびベージングなどに利
用されるN R’ Zデジタル信号のデコーダ回路の中
に含まれるビット同期回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a bit synchronization circuit included in a decoder circuit for N R'Z digital signals used for blurring, throat bells, paging, and the like.
本発明は、NRZ信号のレベル変化時刻に同期した位相
を有するクロック信号を生成するビア)同期回路におい
て、
マーク時間長またはスペース時間長のいずれかが1ビツ
ト長より長い期間に発生するレベル変化に対して同期す
る位相を有するクロック信号を生成することにより、
デユーティ歪に起因するビット同期の不能状態の発生を
防止することができるようにしたものである。The present invention provides a via synchronization circuit that generates a clock signal having a phase synchronized with the level change time of an NRZ signal, in which a level change that occurs during a period in which either the mark time length or the space time length is longer than 1 bit length. By generating a clock signal having a phase that is synchronized with the clock signal, it is possible to prevent bit synchronization failure caused by duty distortion.
従来例ビット同期回路では、N RZ (Nonret
urn−to−zero)信号のデータの変化点すなわ
ちNRZ信号が0から1に変化する立ち上がりの点およ
び1から0に変化する立ち下がりの点の両方の変化点で
読み込み用クロックの位相を合わせてビット同期を行っ
ていた(以下、NRZ信号とその読み込み用クロックの
位相との同期をピント同期という。)。In the conventional bit synchronization circuit, N RZ (Nonret
The phase of the reading clock is adjusted at both the data change points of the NRZ signal, that is, the rising point where the NRZ signal changes from 0 to 1, and the falling point where the NRZ signal changes from 1 to 0. Bit synchronization was performed (hereinafter, synchronization between the NRZ signal and the phase of its reading clock is referred to as focus synchronization).
第5図に従来例ビット同期回路の構成を示す。FIG. 5 shows the configuration of a conventional bit synchronization circuit.
第5図で、入力端子301はNRZ信号を入力する端子
、論理素子COIはNRZ信号を反転させるインバータ
、フリップフロップCO2およびCO3は遅延型フリッ
プフロップで、端子りに入力された情報を端子Cに入力
されたクロックの立ち上がりのタイミングで端子dに伝
え、端子dには端子りに入力された反転情報が出力され
る。また、端子Rはリセット端子で、この端子の入力が
高レベルになると端子dからの出力は高レベルにリセッ
トされる。端子307および308の入力は常時高レベ
ルに設定される。論理素子CO4は二人カナンド素子で
ある。ビット同期回路CO5は端子302がら入力した
NRZ信号のデータ変化点に対してビット同期を行う回
路で、端子305からはNRZ信号読み込み用クロック
が出力される。端子303からはフリップフロップCO
2およびCO3をリセットするリセットパルスが出力さ
れる。ビット同期回路CO5の構成を第6図に示す。In Fig. 5, an input terminal 301 is a terminal for inputting an NRZ signal, a logic element COI is an inverter that inverts the NRZ signal, and flip-flops CO2 and CO3 are delay type flip-flops, which input information input to the terminal C to the terminal C. It is transmitted to the terminal d at the rising timing of the input clock, and the inverted information input to the terminal 2 is outputted to the terminal d. Further, the terminal R is a reset terminal, and when the input to this terminal becomes a high level, the output from the terminal d is reset to a high level. Inputs at terminals 307 and 308 are always set to high level. Logic element CO4 is a two-canand element. The bit synchronization circuit CO5 is a circuit that performs bit synchronization with respect to the data change point of the NRZ signal inputted from the terminal 302, and a clock for reading the NRZ signal is output from the terminal 305. From terminal 303, flip-flop CO
A reset pulse is output that resets 2 and CO3. FIG. 6 shows the configuration of the bit synchronization circuit CO5.
いま、入力端子301から入力されたNRZ信号が「0
」 (低レベル)から「l」 (高レベル)に変化する
とフリップフロップCO2のd出力は低レベルになり、
論理素子CO4の出力は高レベルになる。また、入力端
子301から入力されたNRZ信号が「1」から「0」
に変化するとフリップフロップCO3のd出力が低レベ
ルになり、同様に論理素子CO4の出力は高レベルにな
る。ビット同期回路CO5では、入力端子301から入
力されたNRZ信号のデータの立ち上がりと立ち下がり
との両方の変化点に対してビット同期が行われる。Now, the NRZ signal input from the input terminal 301 is "0".
” (low level) to “l” (high level), the d output of flip-flop CO2 becomes low level,
The output of logic element CO4 becomes high level. Also, the NRZ signal input from the input terminal 301 changes from "1" to "0".
When the d output of the flip-flop CO3 changes to a low level, the output of the logic element CO4 similarly becomes a high level. In the bit synchronization circuit CO5, bit synchronization is performed for both the rising and falling points of data of the NRZ signal input from the input terminal 301.
このような従来例ビット同期回路は1ビツト長の間にN
RZ信号のデータの変化点が2個以上あるときはその
NRZ信号は正規の信号ではなく雑音であると見なし、
ビット同期を行わない。ところが、各種伝送路を通過し
た後のNRZ信号はその伝送路の通過帯域制限により完
全な方形波出力とはなり得す、歪をもった波形に変形し
ている。Such a conventional bit synchronization circuit has N
When there are two or more data change points in an RZ signal, the NRZ signal is considered to be noise rather than a regular signal.
No bit synchronization. However, the NRZ signal after passing through various transmission paths is deformed into a distorted waveform that could not be a perfect square wave output due to the passband limitations of the transmission path.
この歪をもった波形をコンパレータを通して波形成形す
る際に、コンパレータの闇値の設定値によっては元のN
RZ信号に対してデユーティ歪を生じることになる。こ
のデユーティ歪により1ビツト長間に2個のデータ変化
点をもつことになるので、このようなデユーティ歪を有
するNRZ信号に対してはビット同期が行えない欠点が
ある。When waveform-shaping this distorted waveform through a comparator, depending on the dark value setting of the comparator, the original N
This will cause duty distortion to the RZ signal. Due to this duty distortion, there are two data change points in one bit length, so there is a drawback that bit synchronization cannot be performed for an NRZ signal having such duty distortion.
第7図にデユーティ歪が発生する過程を示す。FIG. 7 shows the process by which duty distortion occurs.
第7図で(D3)および(D5)に示す波形がデユーテ
ィ歪を有する出力波形である。符号81〜H5は高レベ
ルを示し、符号Ll−L5は低レベルを示す。符号t。The waveforms shown in (D3) and (D5) in FIG. 7 are output waveforms having duty distortion. Codes 81 to H5 indicate high levels, and codes L1 to L5 indicate low levels. Code t.
−t8は第・1図の各点における時刻を示し、時刻L0
から時刻t4までの時間(t4−to)が1ビツト長の
周期である。(Dl)に示した波形のNRZ信号が帯域
制限された伝送路を通過すると、例えば(D2)に示す
歪をもった波形に変形する。この(D2)に示す波形を
波形整形する際に闇値THI〜TH3で比較を行うと、
それぞれ(D3)〜(D5)に示す波形が得られる。(
D3)の高レベルは時間(ts Li)で1ビツト
長より短いので1ビツト長内に2個のデータ変化点をも
つ場合がある。また、(D5)の7氏レベルも時間(t
ll tt)で1ビツト長より ・短いので、1ビツ
ト長内に2個のデータ変化点をもつ。(D4)はデユー
ティが一対一のデユーティ歪のない出力波形である。す
なわち、NRZ信号の出力波形に少しでもデユーティ歪
を生じる1ビツト長内に2個のデータ変化点が生じ、従
来例ビ・ノド同期回路では、ビット同期を行わなくなる
欠点があった。-t8 indicates the time at each point in Figure 1, and time L0
The time from t4 to time t4 (t4-to) is a period of 1 bit length. When the NRZ signal having the waveform shown in (Dl) passes through a band-limited transmission path, it is transformed into a distorted waveform as shown in (D2), for example. When performing waveform shaping on the waveform shown in (D2), when comparing the dark values THI to TH3,
Waveforms shown in (D3) to (D5) are obtained, respectively. (
Since the high level of D3) is shorter than one bit length in time (ts Li), there may be two data change points within one bit length. In addition, the level of Mr. 7 in (D5) also takes time (t
ll tt) is shorter than 1 bit length, so there are two data change points within 1 bit length. (D4) is an output waveform with a one-to-one duty ratio and no duty distortion. That is, there are two data change points within one bit length that cause even the slightest duty distortion in the output waveform of the NRZ signal, and the conventional bit/node synchronization circuit has the disadvantage that bit synchronization is not performed.
本発明はこのような欠点を除去するもので、デユーティ
歪にかかわらずビット同期が行えるビソト同期回路を提
供することを目□的とする。The present invention aims to eliminate these drawbacks, and aims to provide a bisothosynchronous circuit that can perform bit synchronization regardless of duty distortion.
本発明は、到来するNRZ信号のレベルの変化時刻に同
期した位相を有するクロック信号を生成するビット同期
回路において、NRZ信号の一方のレベルから他方のレ
ベルに変化する時刻に同期した位相を有する第一のクロ
ック信号を生成する第一のクロック同期回路と、このN
RZ信号の他方のレベルから一方のレベルに変化する時
刻に同期した位相を有する第二のクロック信号を生成す
る第二のクロック同期回路と、上記NRZ信号のデユー
ティ歪の形態を検出する検出手段と、この検出手段の出
力に基づいて、上記第一のクロック13号および第二の
クロック信号のいずれか一方を選択する選択手段とを備
えたことを特徴とする。The present invention provides a bit synchronization circuit that generates a clock signal having a phase synchronized with the time of change in the level of an incoming NRZ signal. a first clock synchronization circuit that generates one clock signal;
a second clock synchronization circuit that generates a second clock signal having a phase synchronized with the time when the RZ signal changes from the other level to the one level; and a detection means that detects the form of duty distortion of the NRZ signal. , and selection means for selecting either the first clock signal 13 or the second clock signal based on the output of the detection means.
通過帯域制限のある伝送路を経由して到来したNRZ信
号は完全な方形波ではない。これを波形成形する際に、
元のNRZ信号に対してデユーティ歪が生ずる。このデ
ユーティ歪により1ビツト長間に2個のレベル変化点を
有するNRZ信号は正規の信号ではなく雑音と見なされ
てビット同期が行われない。An NRZ signal arriving via a transmission path with a limited passband is not a perfect square wave. When shaping this into a waveform,
Duty distortion occurs to the original NRZ signal. Due to this duty distortion, an NRZ signal having two level change points within one bit length is regarded as noise rather than a regular signal, and bit synchronization is not performed.
ところが、本発明では、マーク時間長およびスペース時
間長とlビ・ノド長とが検出手段で比較されて、デユー
ティ歪の形態が検出される。例えば、マーク時間の立上
りの時刻に同期したクロック信号およびマーク時間の立
下りの時刻(すなわち、スペース時間の開始時刻)に同
期したクロック信号とがクロック同M回路で生成され、
マーク時間が1ビツト長より長ければ、マーク時間の立
上りの時刻に同期したクロック信号が選択され、また短
かければ、マーク時間の立下りの時刻に同期したクロッ
ク信号が選択される。However, in the present invention, the mark time length, space time length, and lbi-nod length are compared by the detection means to detect the form of duty distortion. For example, a clock signal synchronized with the rising time of the mark time and a clock signal synchronized with the falling time of the mark time (i.e., the start time of the space time) are generated by a clock signal M circuit,
If the mark time is longer than one bit length, a clock signal synchronized with the rising edge of the mark time is selected, and if it is shorter, a clock signal synchronized with the falling edge of the mark time is selected.
以下、本発明実施例回路を図面に基づいて説明する。 Hereinafter, a circuit according to an embodiment of the present invention will be explained based on the drawings.
第1図は本発明実施例回路の構成を示すブロック構成図
である。入力端子101はNRZ信号が入力する端子で
あり、フリップフロップ八02およびAO3は遅延型フ
リップフロップで、端子りの情報を端子Cに入力された
クロックの立ち上がりのタイミングで端子Qに伝える。FIG. 1 is a block configuration diagram showing the configuration of a circuit according to an embodiment of the present invention. Input terminal 101 is a terminal to which an NRZ signal is input, and flip-flops 802 and AO3 are delay type flip-flops that transmit information on the terminal to terminal Q at the rising timing of the clock input to terminal C.
また、端子Rはリセット端子でこれが高レベルになると
端子Qの出力が低レベルにリセットされる。ここで、端
子102および103の入力は常時高レベルに設定され
ている。NRZ信号のデータ変化点のうちビット同期回
路AO4は立ち上がりに対し、またビット同期回路AO
5は立ち下がりに対してビット同期を行う回路で、端子
104および106はデータ変化点の入力端子、端子1
05および107はビット同期回路AO2およびA03
をリセットするリセットパルスの入力端子であり、また
端子108および109はビット同期が行われた後のN
RZ信号読み込み用クロックの出力端子である。フリッ
プフロップ406は遅延型フリップフロップで、端子り
の情報を端子Cに入力されたクロックのへち上がりのタ
イミングで端子Qに伝える。また、端子dからは端子Q
の出力の反転出力が出力され、論理素子へ07、^o8
および^09は二人力のナンド素子である。出力端子1
10はNRZ信号読み込み用クロックの出力端子である
。Further, the terminal R is a reset terminal, and when it becomes high level, the output of the terminal Q is reset to low level. Here, the inputs of terminals 102 and 103 are always set at high level. Of the data change points of the NRZ signal, the bit synchronization circuit AO4 responds to the rising edge, and the bit synchronization circuit AO
5 is a circuit that performs bit synchronization with respect to the falling edge, terminals 104 and 106 are input terminals of data change points, and terminal 1
05 and 107 are bit synchronization circuits AO2 and A03
Terminals 108 and 109 are the input terminals for the reset pulse that resets N after bit synchronization.
This is the output terminal of the clock for reading the RZ signal. The flip-flop 406 is a delay type flip-flop, and transmits information on the terminal to the terminal Q at the rising timing of the clock input to the terminal C. Also, from terminal d, terminal Q
The inverted output of the output is output and sent to the logic element 07, ^o8
and ^09 is a two-man Nando element. Output terminal 1
10 is an output terminal of a clock for reading the NRZ signal.
入力端子101から入力されたNRZ信号がrOJ(低
レベル)から「1」 (高レベル)に変化すると、フリ
ップフロップAO2の端子Qの出力が高レベルに変わり
、端子104に入力するビット同期回路AO4では、端
子104の入力に対し端子108の出力の位相が同期す
るようにビット同期が行われる。When the NRZ signal input from input terminal 101 changes from rOJ (low level) to "1" (high level), the output of terminal Q of flip-flop AO2 changes to high level, and bit synchronization circuit AO4 input to terminal 104 changes. In this case, bit synchronization is performed so that the phase of the output of the terminal 108 is synchronized with the input of the terminal 104.
同様に、入力端子101の入力が「1」からrOJに変
化すると、論理素子へ01で反転されてフリップフロッ
プAO3のC端子の入力はrOJがら「I」に変化する
ので、このときフリップフロップAO3のC端子の出力
が高レベルに変わり、端子106に入力する。ビット同
期回路AO5では、ビット同期回路AO4と同様にビッ
ト同期が行われて、端子106の入力に端子109の出
力の位相が同期するようにビット同期が行われる。フリ
ップフロップAO6では、端子108からの出力と端子
109からの出力の位相が比較される。端子108から
の出力の位相が端子109からの出力の位相よりも進ん
でいる場合には、フリップフロップAO6の端子Qに高
レベルが出力されるので、出力端子110には端子10
8からの出力の波形が出力される。また、端子108か
らの出力の位相が端子109からの出力の位相よりも遅
れている場合には、フリップフロップAO6の端子dに
高レベルが出力されるので、出力端子110には端子1
09からの出力の波形が出力される。端子108からの
出力と端子109からの出力との位相の差は入力端子1
01に入力するNRZ信号のデユーティ歪によって生ず
るものであり、フリップフロップAO6および論理素子
AO7〜AO9はNRZ信号のデユーティ歪に基づいて
端子108からの出力と端子109からの出力の一方を
選択する。Similarly, when the input to the input terminal 101 changes from "1" to rOJ, it is inverted at 01 to the logic element, and the input to the C terminal of the flip-flop AO3 changes from rOJ to "I". The output of the C terminal changes to high level and is input to the terminal 106. In the bit synchronization circuit AO5, bit synchronization is performed similarly to the bit synchronization circuit AO4, and bit synchronization is performed so that the phase of the output of the terminal 109 is synchronized with the input of the terminal 106. In flip-flop AO6, the phases of the output from terminal 108 and the output from terminal 109 are compared. When the phase of the output from the terminal 108 is ahead of the phase of the output from the terminal 109, a high level is output to the terminal Q of the flip-flop AO6.
The waveform of the output from 8 is output. Furthermore, if the phase of the output from the terminal 108 lags behind the phase of the output from the terminal 109, a high level is output to the terminal d of the flip-flop AO6.
The waveform of the output from 09 is output. The phase difference between the output from terminal 108 and the output from terminal 109 is input terminal 1.
The flip-flop AO6 and logic elements AO7 to AO9 select either the output from the terminal 108 or the output from the terminal 109 based on the duty distortion of the NRZ signal.
第6図はビット同期回路AO4およびAO5の構成を示
す。第1図の端子104および106は第6図の端子2
01に、第1図の端子105および107は第6図の端
子202に、第1図の端子108および109は第6図
の端子212にそれぞれ対応する。第6図でフリップフ
ロップ802.803 、BO6および821〜B23
は遅延型フリップフロップで、その動作は前記の遅延型
フリップフロップと同様である。論理素子804.80
7.808 、Bll〜B14およびB18は二人カナ
ンド素子である。論理素子815〜B17、B20 、
B24およびB25は二人カノア素子である。FIG. 6 shows the configuration of bit synchronization circuits AO4 and AO5. Terminals 104 and 106 in FIG. 1 are terminals 2 in FIG.
01, terminals 105 and 107 in FIG. 1 correspond to terminal 202 in FIG. 6, and terminals 108 and 109 in FIG. 1 correspond to terminal 212 in FIG. 6, respectively. In FIG. 6, flip-flops 802, 803, BO6 and 821 to B23
is a delay type flip-flop, and its operation is similar to the delay type flip-flop described above. logic element 804.80
7.808, Bll-B14 and B18 are two-canand elements. Logic elements 815 to B17, B20,
B24 and B25 are two-person Kanoa elements.
また、カウンタBIOの端子203はクロックの入力端
子、端子204はカウンタのリセット端子、端子205
〜207はこのカウンタのリセットパルスを発生させる
出力端子で、端子206から1/2ビツト長周期で短い
リセットパルスが出力される。端子205からは1/2
ビツト長よりやや短い周期のリセットパルスが、端子2
07からは1/2ビツト長よりやや長い周期で短いリセ
ットパルスがそれぞれ出力される。比較回路BO9はN
RZ信号の位相とNRZ信号読み込み用クロックの位相
とを比較する回路で、NRZ信号のデータの位相情報が
端子208から入力され、NRZ信号読み込み用クロッ
クの位相情報が端子211および215から入力される
。この位相情報の両者が比較され、同期をとるためにN
RZ信号読み込み用クロックの位相を進めたい場合には
、端子209からの出力を低レベルとし、一方遅らせた
い場合には、端子210からの出力を低レベルにする。Further, a terminal 203 of the counter BIO is a clock input terminal, a terminal 204 is a reset terminal of the counter, and a terminal 205
207 is an output terminal for generating a reset pulse for this counter, and a short reset pulse is outputted from the terminal 206 with a 1/2 bit long period. 1/2 from terminal 205
A reset pulse with a cycle slightly shorter than the bit length is sent to terminal 2.
From 07 onwards, short reset pulses are output with a cycle slightly longer than 1/2 bit length. Comparison circuit BO9 is N
This is a circuit that compares the phase of the RZ signal and the phase of the NRZ signal reading clock, and the phase information of the NRZ signal data is input from the terminal 208, and the phase information of the NRZ signal reading clock is input from the terminals 211 and 215. . Both pieces of phase information are compared, and N
When it is desired to advance the phase of the RZ signal reading clock, the output from the terminal 209 is set to a low level, and when it is desired to be delayed, the output from the terminal 210 is set to a low level.
端子213の入力は常時高いレベルに設定されている。The input to terminal 213 is always set at a high level.
端子214はカウンタBIOを進ませるためのクロック
の入力端子である。A terminal 214 is a clock input terminal for advancing the counter BIO.
第6図で、端子201にNRZ信号のデータ変化点が検
出されず、したがって端子20Bの入力に変化が現われ
ないときは、端子209および210の出力は共に高レ
ベルになり、論理素子B16 、B17およびBll〜
B15のゲートにより端子204へは端子206からの
リセットパルスが伝達される。次に、端子201にNR
Z信号のデータ変化点が検出されると、比較回路BO9
でNRZ信号読み込み用クロックとの間で位相が比較さ
れ、両者の位相差を縮めるためにNRZ信号読み込み用
クロックの位相を進めたい場合は端子209からの出力
を低レベルにし、遅らせたい場合は端子210からの出
力を低レベルにする。端子209からの出力が低レベル
で端子210からの出力が高レベルのときに、論理素子
B16 、B17および811〜B15のゲートにより
端子204へは端子207からのリセットパルスが伝達
される。また、端子210からの出力が低レベルで端子
209からの出力が高レベルのときは、同様に端子20
4へは端子205からのリセットパルスが伝達される。In FIG. 6, when the data change point of the NRZ signal is not detected at the terminal 201 and therefore no change appears at the input of the terminal 20B, the outputs of the terminals 209 and 210 both become high level, and the logic elements B16 and B17 and Bll~
A reset pulse from the terminal 206 is transmitted to the terminal 204 by the gate of B15. Next, connect NR to terminal 201.
When the data change point of the Z signal is detected, the comparison circuit BO9
The phase is compared with the NRZ signal reading clock, and if you want to advance the phase of the NRZ signal reading clock to reduce the phase difference between the two, set the output from terminal 209 to a low level, and if you want to delay it, set the output from terminal 209 to a low level. 210 to a low level. When the output from terminal 209 is at a low level and the output from terminal 210 is at a high level, a reset pulse from terminal 207 is transmitted to terminal 204 by the gates of logic elements B16, B17 and 811-B15. Similarly, when the output from terminal 210 is low level and the output from terminal 209 is high level,
A reset pulse from the terminal 205 is transmitted to the terminal 4.
また、1ビツト長内のデータ変化点の数が2個以上ある
ときは、論理素子806〜BO8で論理素子808の出
力が低レベルになり、論理素子B11−818のゲート
で端子204へは端子206からのリセットパルスが伝
達される。端子204に入力されるリセットパルスはフ
リップフロップB21にも入力され、さらにフリップフ
ロップB22およびB23で位相が調整され、最終的に
はフリップフロップB22の端子Qからの出力が端子2
12から出力される。論理素子B24 、B25 、B
O5およびBO4は各種タイミングパルスを端子215
.211および202に供給する。Furthermore, when there are two or more data change points within one bit length, the output of logic element 808 becomes low level in logic elements 806 to BO8, and the output to terminal 204 at the gate of logic elements B11 to 818 becomes low level. A reset pulse from 206 is transmitted. The reset pulse input to the terminal 204 is also input to the flip-flop B21, and the phase is further adjusted by the flip-flops B22 and B23.Finally, the output from the terminal Q of the flip-flop B22 is output to the terminal 2.
It is output from 12. Logic elements B24, B25, B
O5 and BO4 connect various timing pulses to terminal 215.
.. 211 and 202.
第2図、第3図および第4図に第1図の各点における波
形を示す。Hal ’1la5 、!−1bl 〜tl
b4およびHcl 〜1Ic5は高レベルを示し、La
1〜La5、La1〜La5およびLcl %LC5は
低レベルを示す。波形(Eal) 、(Ebl)および
(Ecl)はNRZ信号出力波形を示し、第7図の(D
3)、(D4)および(D5)のそれぞれに対応する。FIGS. 2, 3, and 4 show waveforms at each point in FIG. 1. Hal '1la5,! -1bl ~tl
b4 and Hcl~1Ic5 show high levels, La
1-La5, La1-La5 and Lcl%LC5 indicate low levels. Waveforms (Eal), (Ebl) and (Ecl) indicate the NRZ signal output waveforms, and (D
3), (D4) and (D5), respectively.
いま、第1図の端子101に波形(Eat)が入力する
と、端子104.108.106および109での波形
はそれぞれ波形(Ea2)、(Ea3) 、(Ea4)
および(Ea5)になる。同様に、波形(Ebl)に対
し端子104.108.106および109での波形は
それぞれ波形(Eb2) 、(Eb3) 、(Eb4)
および(Eb3)になり、入力信号の波形(Eel)に
対し端子104.10B 、106および109の波形
はそれぞれ波形(Ec2) 、(Hc3) 、(EC4
)および(Ec5)になる。第2図より第1図の端子1
10からの出力は波形(Ea5)が選択され、第4図よ
り端子110からの出力は波形(Ec3)が選択される
。Now, when a waveform (Eat) is input to the terminal 101 in Fig. 1, the waveforms at the terminals 104, 108, 106 and 109 are waveforms (Ea2), (Ea3), and (Ea4), respectively.
and (Ea5). Similarly, for the waveform (Ebl), the waveforms at terminals 104, 108, 106 and 109 are waveforms (Eb2), (Eb3), and (Eb4), respectively.
and (Eb3), and the waveforms of terminals 104.10B, 106 and 109 are respectively waveforms (Ec2), (Hc3) and (EC4) with respect to the input signal waveform (Eel).
) and (Ec5). Terminal 1 in Figure 1 from Figure 2
The waveform (Ea5) is selected for the output from the terminal 10, and from FIG. 4, the waveform (Ec3) is selected for the output from the terminal 110.
本発明は以上説明したように、NRZ信号のデータ変化
点を立ち上がりの場合と立ち下がりの場合に分けて別々
にビット同期が行われるので、従来のビット同期回路で
はNRZ信号のデユーティ歪に対してビット同期が行え
なかったものが、原理的に2:1または1:2までのデ
ユーティ歪を有するNRZ信号に対してもビット同期が
行える効果がある。As explained above, in the present invention, the data change points of the NRZ signal are divided into the rising edge and the falling edge, and bit synchronization is performed separately. Although bit synchronization could not be performed, there is an effect that bit synchronization can be performed even for NRZ signals having a duty distortion of up to 2:1 or 1:2 in principle.
第1図は本発明実施例回路の構成を示す回路接続図。
第2図、第3図および第4図は本発明実施例回路の動作
を示す波形図。
第5図は従来例回路の構成を示す回路接続図。
第6図は第1図および第5図に示すビット同期回路の構
成を示す回路接続図。
第7図はデユーティ歪の発生の過程を示す説明図。
101.301・・・入力端子、102〜109.20
1〜215.302.303.305 、307.30
B・・・端子、110.306出力端子、AO2、^0
3 、AO6、BO2,803,821〜B23、C0
2、CO3・・・フリップフロップ、AOI、AO7〜
AO9、BOI 5BO4、B05、B07、BO8、
Bll〜B20、B24 、B25 、COI 、CO
4・・・論理素子、AO4、AO5、CO5・・・ビッ
ト同期回路。
大患例の動作
系 2 図
大九例の動作
元3図
九m剖の動作
藁 4 図
従来例の構機
蔦 5 ロ
デューティ歪危生51匣
′M 7 閃FIG. 1 is a circuit connection diagram showing the configuration of a circuit according to an embodiment of the present invention. FIGS. 2, 3, and 4 are waveform diagrams showing the operation of the circuit according to the embodiment of the present invention. FIG. 5 is a circuit connection diagram showing the configuration of a conventional circuit. FIG. 6 is a circuit connection diagram showing the configuration of the bit synchronization circuit shown in FIGS. 1 and 5. FIG. FIG. 7 is an explanatory diagram showing the process of generating duty distortion. 101.301...Input terminal, 102-109.20
1~215.302.303.305, 307.30
B...terminal, 110.306 output terminal, AO2, ^0
3, AO6, BO2, 803, 821-B23, C0
2. CO3...Flip-flop, AOI, AO7~
AO9, BOI 5BO4, B05, B07, BO8,
Bll~B20, B24, B25, COI, CO
4...Logic element, AO4, AO5, CO5...Bit synchronization circuit. Operation system of a major case 2 Figure 9 origin of operation 3 Figure 9-meter autopsy operation 4 Figure conventional example mechanism 5 Roduty distortion danger 51 box'M 7 Flash
Claims (1)
た位相を有するクロック信号を生成するビット同期回路
において、 NRZ信号の一方のレベルから他方のレベルに変化する
時刻に同期した位相を有する第一のクロック信号を生成
する第一のクロック同期回路と、このNRZ信号の他方
のレベルから一方のレベルに変化する時刻に同期した位
相を有する第二のクロック信号を生成する第二のクロッ
ク同期回路と、 上記NRZ信号のデューティ歪の形態を検出する検出手
段と、 この検出手段の出力に基づいて、上記第一のクロック信
号および第二のクロック信号のいずれか一方を選択する
選択手段と を備えたことを特徴とするビット同期回路。(1) In a bit synchronization circuit that generates a clock signal having a phase synchronized with the time of change in the level of an incoming NRZ signal, a first clock signal having a phase synchronized with the time of change of the level of the NRZ signal from one level to the other level. a first clock synchronous circuit that generates a clock signal; and a second clock synchronous circuit that generates a second clock signal having a phase synchronized with the time when the NRZ signal changes from the other level to the one level. , comprising a detection means for detecting the form of duty distortion of the NRZ signal, and a selection means for selecting either the first clock signal or the second clock signal based on the output of the detection means. A bit synchronization circuit characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60255579A JPH0614637B2 (en) | 1985-11-13 | 1985-11-13 | Bit synchronization circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60255579A JPH0614637B2 (en) | 1985-11-13 | 1985-11-13 | Bit synchronization circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62114348A true JPS62114348A (en) | 1987-05-26 |
JPH0614637B2 JPH0614637B2 (en) | 1994-02-23 |
Family
ID=17280676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60255579A Expired - Lifetime JPH0614637B2 (en) | 1985-11-13 | 1985-11-13 | Bit synchronization circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0614637B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004088913A1 (en) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | Phase comparison circuit and clock recovery circuit |
-
1985
- 1985-11-13 JP JP60255579A patent/JPH0614637B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004088913A1 (en) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | Phase comparison circuit and clock recovery circuit |
US7634035B2 (en) | 2003-03-31 | 2009-12-15 | Fujitsu Limited | Phase comparison circuit and clock recovery circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH0614637B2 (en) | 1994-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
JPH1174734A (en) | Phase detector | |
JP2704103B2 (en) | Phase comparison circuit | |
JPS5813046A (en) | Data reading circuit | |
JP2805604B2 (en) | Manchester code decoding device | |
JPS62114348A (en) | Bit synchronizing circuit | |
JPH0590970A (en) | Cmi encoder circuit | |
US9602272B2 (en) | Clock and data recovery circuit and system using the same | |
JPH03240336A (en) | Bit phase synchronization circuit | |
JPH1168861A (en) | Simultaneous two-way transmission reception method and simultaneous two-way transmission reception circuit | |
JP2000068837A (en) | Pwm output device by means of serial data | |
JP4000472B2 (en) | Phase comparator | |
JPH03204251A (en) | Clock synchronizing circuit | |
JP2718168B2 (en) | Demodulation circuit for non-return-to-zero transmission | |
JPS62130037A (en) | Method and apparatus for clock phase selection | |
JPH06177723A (en) | Pulse width modulation circuit | |
KR0172459B1 (en) | Method and device for reproducing clock signal | |
JPH0338115A (en) | Data transmission equipment | |
JPH03214943A (en) | Reference pulse generating circuit | |
JPH04227164A (en) | Vertical synchronizing signal separation circuit | |
JPH04196919A (en) | Phase comparator | |
JPH05136774A (en) | Clock transfer circuit | |
JPH0529924A (en) | 1/9 frequency divider circuit | |
JPH0129340B2 (en) | ||
JPH04371019A (en) | Clock signal interruption detecting circuit |