JPS62111538A - 多重分離回路 - Google Patents
多重分離回路Info
- Publication number
- JPS62111538A JPS62111538A JP60251759A JP25175985A JPS62111538A JP S62111538 A JPS62111538 A JP S62111538A JP 60251759 A JP60251759 A JP 60251759A JP 25175985 A JP25175985 A JP 25175985A JP S62111538 A JPS62111538 A JP S62111538A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel number
- order group
- initial value
- group signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多重分離回路に関し、特に、同期多重変換装
置におけるスクランブル方式に関するものである。
置におけるスクランブル方式に関するものである。
従来の技術
網内の全てのクロックが基準のクロックに同期している
同期網においては多重分離回路を簡単化する方式が提案
されている。かかる方式の−ν１ｊとして、例えば、ベ
ルテクニカルアドバイサリ（Ｂｅｌｌ Ｔｅｃｈｎｉｃ
ａｌｌ Ａｄｖｉｓｏｒｙ、 ＴＡ −ＴＳＹ −ｏｏ
ｏｓｓ３．、ｌ５ｓｕｅ ／ 、 Ａｐｒｉｌ 、
／９ｇ！ ） がある。
同期網においては多重分離回路を簡単化する方式が提案
されている。かかる方式の−ν１ｊとして、例えば、ベ
ルテクニカルアドバイサリ（Ｂｅｌｌ Ｔｅｃｈｎｉｃ
ａｌｌ Ａｄｖｉｓｏｒｙ、 ＴＡ −ＴＳＹ −ｏｏ
ｏｓｓ３．、ｌ５ｓｕｅ ／ 、 Ａｐｒｉｌ 、
／９ｇ！ ） がある。
すなわち、多重化側では、第λ図ωに示すように、低次
群データ信号１０／をスクランブラ回路／により擬似ラ
ンダムパターンに変換したのち、オーバヘッドビット挿
入回路７によりチャネル番号を表わすＩＤビットを挿入
し、低次群信号／井とする。次に、ｍビットシフトレジ
スタダによりｍ本の低次群信号７０ケを高次群信号１０
Ｓに多重化する。分離側では、第一図（ｂ）に示すよう
に、高次群信号ｌθりはｍビットシフトレジスタ９によ
りｍ本の低次群信号に変換されてシフトレジスタの各段
から出力される。このうち／段目の低次群信号ばチギネ
ル番号分離回路１０に供給されてチャネル番号（よりビ
ット）１０コが分離される。このチャネル番号１０コで
ｍｘｍセレクタｔを制御することにより分離が完了する
。その後、分離・された低次群信号は、デスクランブラ
回路Ｓによりもとの低次群データイご号に変換される。
群データ信号１０／をスクランブラ回路／により擬似ラ
ンダムパターンに変換したのち、オーバヘッドビット挿
入回路７によりチャネル番号を表わすＩＤビットを挿入
し、低次群信号／井とする。次に、ｍビットシフトレジ
スタダによりｍ本の低次群信号７０ケを高次群信号１０
Ｓに多重化する。分離側では、第一図（ｂ）に示すよう
に、高次群信号ｌθりはｍビットシフトレジスタ９によ
りｍ本の低次群信号に変換されてシフトレジスタの各段
から出力される。このうち／段目の低次群信号ばチギネ
ル番号分離回路１０に供給されてチャネル番号（よりビ
ット）１０コが分離される。このチャネル番号１０コで
ｍｘｍセレクタｔを制御することにより分離が完了する
。その後、分離・された低次群信号は、デスクランブラ
回路Ｓによりもとの低次群データイご号に変換される。
このような多重分離回路においては、スクランブルは低
次群信号に対して行なわれるために、高次群信号ではス
クランブル効果が低減される。すなわち、第一図（ａ）
に２ける低次群入力データ信号７０ノが位相の合った同
一のパターンである場合、スクランブルされた低次群信
号１０１４も位相の合った同一のパターンになり、高次
群信号１０Ｓではｍ個の同一符号が連続することになる
。
次群信号に対して行なわれるために、高次群信号ではス
クランブル効果が低減される。すなわち、第一図（ａ）
に２ける低次群入力データ信号７０ノが位相の合った同
一のパターンである場合、スクランブルされた低次群信
号１０１４も位相の合った同一のパターンになり、高次
群信号１０Ｓではｍ個の同一符号が連続することになる
。
発明が解決しようとする問題点
この問題を解決するためには、スクランブラ回路を別々
の初期値にセットする必要がある。
の初期値にセットする必要がある。
送信側では、第一図（ａ）に示すように、初期値／Ｑり
をスクランブラ回路ｌにセットすると同時に、オーバー
ヘッドビット挿入回路？ＩＣおいて初期値を挿入し、受
信側では、第一図（ｂ）に示すように、初期値分離回路
／／において初期値を分離１．．１、デスクランブラ回
路ｊに七ッ卜する。第３図にチャネル番号（ＩＤビット
）およびスクランブラ回路の初期値（ＳＦ、ＥＤビット
）をオーバヘッドビットトシて含むフレーム構成例を示
す。
をスクランブラ回路ｌにセットすると同時に、オーバー
ヘッドビット挿入回路？ＩＣおいて初期値を挿入し、受
信側では、第一図（ｂ）に示すように、初期値分離回路
／／において初期値を分離１．．１、デスクランブラ回
路ｊに七ッ卜する。第３図にチャネル番号（ＩＤビット
）およびスクランブラ回路の初期値（ＳＦ、ＥＤビット
）をオーバヘッドビットトシて含むフレーム構成例を示
す。
このように、従来の方式では、初期値をオ・−バヘッド
ビットにより伝送する必要があった。
ビットにより伝送する必要があった。
本発明は、従来の上記事情に鑑みてなされた本のであり
、従って本発明の目的は、オ・−バヘッドピットによる
初期値の伝送を不要とし、かつ高次群信号におけるスク
ランブル効果を維持することができる新規な多重分離回
路を提案することにある。
、従って本発明の目的は、オ・−バヘッドピットによる
初期値の伝送を不要とし、かつ高次群信号におけるスク
ランブル効果を維持することができる新規な多重分離回
路を提案することにある。
問題点を解決するための手段
ｍチャネルの低次群信号をｍビットシフトレジスタによ
りビット多重する多重化方式においては。
りビット多重する多重化方式においては。
チャネル番号を必ず伝送する必要がある。
本発明に係る多重分離回路は、チャネル番号をスクラン
ブラ回路の初期値て変換する回路を送信側と受でイ側に
追加することにより、構成され、しかして、初期値の伝
送を不要としたことに特徴を有する。
ブラ回路の初期値て変換する回路を送信側と受でイ側に
追加することにより、構成され、しかして、初期値の伝
送を不要としたことに特徴を有する。
チャネル番号はチャネル毎に異なった番号であるｔめに
、チャネル毎に異なったスクランブラ回路の初期値を発
生することが可能である。このようにして、各チャネル
に位相の合った同一パターンが入力されても、スクラン
ブラ回路から出力されるパターンの位相が異なるために
、高次群信号に対するスクランブル効果を出すことがで
きる。
、チャネル毎に異なったスクランブラ回路の初期値を発
生することが可能である。このようにして、各チャネル
に位相の合った同一パターンが入力されても、スクラン
ブラ回路から出力されるパターンの位相が異なるために
、高次群信号に対するスクランブル効果を出すことがで
きる。
実施例
次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第１図（鉛、（ｂ）に本発明に係る多重分離回路の一実
施例を示す。
施例を示す。
第１図（ａ）の多重化部の動作は次の通りである。
チャネル番号１０コは初期値発生回路３に供給されて、
スクランブラ回路の初期値１０３に変換され、スクラン
ブラ回路／にセットされる。低次群データ信号１０／ば
、スクランブラ回路／に２いて疑似ランダムパターンに
変換され、チャネル番号挿入回路コにおいてチャネル番
号がオーバヘッドビットに挿入されたのち、ｍビットシ
フトレジスタ≠によ）高次群信号１０５に多重化される
。
スクランブラ回路の初期値１０３に変換され、スクラン
ブラ回路／にセットされる。低次群データ信号１０／ば
、スクランブラ回路／に２いて疑似ランダムパターンに
変換され、チャネル番号挿入回路コにおいてチャネル番
号がオーバヘッドビットに挿入されたのち、ｍビットシ
フトレジスタ≠によ）高次群信号１０５に多重化される
。
第１図（ｂ）の分６ｉのうち、コビットシフトレジスタ
ｑ５チャネル番号分離回路＃７、ｍＸｍセレクタｇの動
作は、第一図（ｂ）の従来回路と同様の動作をする。ｍ
Ｘｍセレクタとから出力される低次群信号１ｏ４ｔはチ
ャネル番号分離回路乙に供給されてチャネル番号が分離
される。チャネル番号は、初期値発生回路３によりデス
クランブラ回路の初期値１０３に変換され、デスクラン
ブラ回路Ｓにセットされる。
ｑ５チャネル番号分離回路＃７、ｍＸｍセレクタｇの動
作は、第一図（ｂ）の従来回路と同様の動作をする。ｍ
Ｘｍセレクタとから出力される低次群信号１ｏ４ｔはチ
ャネル番号分離回路乙に供給されてチャネル番号が分離
される。チャネル番号は、初期値発生回路３によりデス
クランブラ回路の初期値１０３に変換され、デスクラン
ブラ回路Ｓにセットされる。
発明の詳細
な説明したように、本発明によると、スクランブルされ
たｍチャネルの低次群信号をクロック周波数がｍ倍の高
次群信号に多重化する方式に訃いて、オーバヘッドビッ
トによりスクランブル回路の初期値を伝送しなくても、
高次群信号に対するスクランブル効果を出す多重分離回
路を構成することか可能である。
たｍチャネルの低次群信号をクロック周波数がｍ倍の高
次群信号に多重化する方式に訃いて、オーバヘッドビッ
トによりスクランブル回路の初期値を伝送しなくても、
高次群信号に対するスクランブル効果を出す多重分離回
路を構成することか可能である。
第１図（ａ） 、（ｂ）は本発明の一実施例を示すブロ
ック構成図、第２図は従来の回路構成を示すブロック図
、第３図は高次群信号のチャネル配置および低次群フレ
ームの構成例を示す図である。 ／・・・スクランブラ回路、コ・・チャネル番号挿入回
路、３・・・初期値発生回路、グ・・・ｍビットシフト
レジスタ、Ｓ・・・デスクランブラ回路、６・・・チャ
ネル番号分離回路、り・・・オーバヘッドビット挿入回
路、ｇ・・・ｍＸｍセレクタ、９・・・ｍビットシフト
レジスタ、１０・・・チャネル番号分離回路、／ハ・・
初期値分離回路 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 （Ｏ） ９童メヒ部 第２図
ック構成図、第２図は従来の回路構成を示すブロック図
、第３図は高次群信号のチャネル配置および低次群フレ
ームの構成例を示す図である。 ／・・・スクランブラ回路、コ・・チャネル番号挿入回
路、３・・・初期値発生回路、グ・・・ｍビットシフト
レジスタ、Ｓ・・・デスクランブラ回路、６・・・チャ
ネル番号分離回路、り・・・オーバヘッドビット挿入回
路、ｇ・・・ｍＸｍセレクタ、９・・・ｍビットシフト
レジスタ、１０・・・チャネル番号分離回路、／ハ・・
初期値分離回路 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 （Ｏ） ９童メヒ部 第２図
Claims (1)
- チャネル番号がオーバヘッドビットとして挿入されたｍ
チャネルの低次群信号をクロック周波数がｍ倍の高次群
信号に多重変換する回路において、送信側は入力される
低次群データ信号をランダムパターンに変換するスクラ
ンブラ回路と、前記チャネル番号を前記スクランブラ回
路の初期値に変換する初期値発生回路とを有し、受信側
は高次群信号から分離されたランダムパターンの低次群
信号をもとの低次群データ信号に変換するデスクランブ
ラ回路と、前記低次群信号から分離されたチャネル番号
を前記デスクランブラ回路の初期値に変換する初期値発
生回路とを有することを特徴とする多重分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251759A JPS62111538A (ja) | 1985-11-09 | 1985-11-09 | 多重分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251759A JPS62111538A (ja) | 1985-11-09 | 1985-11-09 | 多重分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62111538A true JPS62111538A (ja) | 1987-05-22 |
| JPH0523654B2 JPH0523654B2 (ja) | 1993-04-05 |
Family
ID=17227500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60251759A Granted JPS62111538A (ja) | 1985-11-09 | 1985-11-09 | 多重分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62111538A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7639817B2 (en) | 2002-01-30 | 2009-12-29 | Lg Electronics Inc. | Method for scrambling packet data using variable slot length and apparatus thereof |
-
1985
- 1985-11-09 JP JP60251759A patent/JPS62111538A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7639817B2 (en) | 2002-01-30 | 2009-12-29 | Lg Electronics Inc. | Method for scrambling packet data using variable slot length and apparatus thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0523654B2 (ja) | 1993-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5241602A (en) | Parallel scrambling system | |
| CA1225710A (en) | Self-synchronizing scrambler | |
| CA1281144C (en) | Multiplexing apparatus having bsi-code processing and bit interleave functions | |
| JPS6410973B2 (ja) | ||
| JPS59107658A (ja) | 秘話送受信装置 | |
| JP2850858B2 (ja) | Ｃｄｍａ送受信方式 | |
| CA1225709A (en) | Self-synchronizing descrambler | |
| JPS62111538A (ja) | 多重分離回路 | |
| US6037884A (en) | Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium | |
| JPH0275240A (ja) | 伝送スクランブル方式 | |
| JPS6334663B2 (ja) | ||
| JP3119956B2 (ja) | 多重クロック伝送方法および装置 | |
| JPH08331120A (ja) | スクランブル符号生成回路 | |
| JPH0697756B2 (ja) | パルス多重通信方式 | |
| JPH06188867A (ja) | ディジタル信号通信方式 | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JP2692476B2 (ja) | フレーム同期システム | |
| JP2674799B2 (ja) | 高能率ディジタル分岐挿入装置 | |
| JPS6310833A (ja) | 時分割多重分離装置 | |
| JPH0683204B2 (ja) | スクランブル・デスクランブル方式 | |
| JP2581240B2 (ja) | 多重化装置 | |
| JPH0732379B2 (ja) | 擬似同期防止回路 | |
| JP3248503B2 (ja) | 時分割多重回路及び時分割多重方法 | |
| JP2671803B2 (ja) | データ多重伝送装置 | |
| JPH0234538B2 (ja) |