JPS6210914A - Synthesized reactance device - Google Patents

Abstract

PURPOSE:To attain conversion of reactance and to adjust the value from an inherent value by combining inductance, reactance members of a capacitor and an operational amplifier. CONSTITUTION:A voltage signal Va is fed to an input terminal 1, the inverse of Va.(1/Ro.jomegaCo) voltage amplified by an operational amplifier 2 and retarded in phase by 90 deg. at an operational amplifier 3 of the next stage and the inverse of Va appearing at the output of the operational amplifier 4 are combined by an operational amplifier 5. A voltage Vb in this case is expressed in an equation. A current (i) flowing to the input terminal 1 is expressed in an equation (1) and impedance Z viewed from the input terminal 1 is expressed in an equation (2). The impedance Z viewed from the input terminal 1 is regarded as a pure inductance component in the equation (2) and its value, that is, reactance Le is expressed in an equation (3). Thus, the required reactance is set freely by the equation (3).

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明に合成リアクタンス装置、特に直列抵抗値や並列
抵抗値のない理想的な合成リアクタンスが得られるリア
クタンス装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a composite reactance device, and particularly to a reactance device that can obtain an ideal composite reactance without series resistance or parallel resistance.

〔従来技術〕[Prior art]

合成リアクタンスを得る装置としては、例えば第３〜６
図に示した回路構成のものが知られている。第３図の回
路に、インダクタンスを合成するシュミレーテッドイン
ダクタンスの構成を示したもので、その等価回路は第４
図に示しである。即ち、演算増巾器Ａ、に抵抗Ｒｏ、Ｒ
ｏ及びＲｓとコンデンサＣＯを接続してインダクタンス
が得られるようにしたものであるが、実際には第４図の
等価回路に示されたように、直列抵抗Ｒｓおよび並列抵
抗Ｒｏが加わってしまい、合成インダクタンスＬｅ＃Ｒ
ｏＲｓＣｏ　　　　’となる。従って、このような回路
でに理想的なリアクタンスを得ることができない。As a device for obtaining the composite reactance, for example, 3rd to 6th devices are used.
The circuit configuration shown in the figure is known. The circuit in Figure 3 shows the configuration of a simulated inductance that combines inductances, and its equivalent circuit is the 4th circuit.
It is shown in the figure. That is, the resistors Ro and R are connected to the operational amplifier A.
o and Rs and a capacitor CO to obtain inductance, but in reality, as shown in the equivalent circuit in Figure 4, a series resistance Rs and a parallel resistance Ro are added. Combined inductance Le#R
oRsCo'. Therefore, ideal reactance cannot be obtained with such a circuit.

又、第５図に示した回路に、容量Ｇｏの値を大きくする
容量マルチシライヤー回路である。即ち、演算増巾回路
Ａ２Ｖｃ抵抗Ｒ，，Ｒ２及びコンデンサＣｏを接続して
合成容量が得ら扛るようにしたものであるが、この回路
においても、第６図にその等価回路として示しであるよ
うに、並列抵抗Ｒ１が加わつ従って、この回路において
も前記同様に理想的なリアクタンスを得ることができな
い。Moreover, the circuit shown in FIG. 5 is a capacitive multi-layer circuit in which the value of the capacitance Go is increased. That is, the arithmetic amplification circuit A2Vc resistors R, , R2 and capacitor Co are connected to obtain a composite capacitance, and this circuit is also shown as an equivalent circuit in Fig. 6. Since the parallel resistance R1 is added, ideal reactance cannot be obtained in this circuit as well, as described above.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前記したように、従来の合成リアクタンス装置の回路構
成では直列抵抗、並列抵抗が加わってしまい適正なリア
クタンスを得ることができなかったという問題点及びリ
アクタンスの変換やその値を個有な値より大きくしたシ
小さくすることができなかった問題点とを解決しようと
するものである。　　・ 〔問題点を解決するための手段〕 本発明は前記従来技術における問題点を解決するために
なさ扛たものであり、その具体的手段として、入力端子
より供給さｆＩ７た入力信号を受けて同相で出力信号を
送出する演算増巾器、及び合成しようとするリアクタン
ス時に流れる電流位相に相当する電圧信号を得る演算増
巾器と、前記両演算増巾器の出力信号を合成する演算増
巾器とを有し、前記入力端子と出力信号を合成する演算
槽ｄＪ器の出力端子間に抵抗を介在させたことを特徴と
する合成リアクタンス装＃を提供するものであり、イン
ダクタンス、コンデンサのリアクタンス部材と演算増巾
器とを組合せることにより、リアクタンスの変換やその
値を固有な値よシ大きくしたり小さくすることができ、
理想的なリアクタンスが得られるのである。As mentioned above, in the circuit configuration of the conventional synthetic reactance device, series resistance and parallel resistance are added, making it impossible to obtain an appropriate reactance. This is an attempt to solve the problem that it was not possible to make the size smaller. - [Means for Solving the Problems] The present invention has been made to solve the problems in the prior art, and as a specific means, it is possible to An operational amplifier that sends output signals in the same phase, an operational amplifier that obtains a voltage signal corresponding to the current phase flowing during the reactance to be combined, and an operational amplifier that combines the output signals of both of the operational amplifiers. The present invention provides a composite reactance device characterized in that a resistor is interposed between the output terminal of the arithmetic tank DJ device that combines the input terminal and the output signal, and the reactance of the inductance and the capacitor is By combining components and operational amplifiers, reactance can be converted and its value can be made larger or smaller than its inherent value.
The ideal reactance can be obtained.

〔実施例〕〔Example〕

次に本発明を図示の実施例に基き更に詳しく説明する。 Next, the present invention will be explained in more detail based on illustrated embodiments.

まず第１図（（示した第１実施例において、１は電圧信
号の入力端子、２は前記入力端子１がらの信号を増巾す
る演算増巾器である。３は前記演算増巾器２からの出力
信号を得て位相を生じさせるための演算増巾器であり、
一方の演算増巾器３によって増巾さ扛た電圧信号の位相
全９０°遅らせ、他方の演算増巾器４にて同相・逆電圧
の信号を得るようにしである。つ！、９、演算増巾器３
は合成しようとするリアクタンス時に流れる電流位相に
相当する電圧信号が得られるようにしである。First, in the first embodiment shown in FIG. It is an operational amplifier that obtains the output signal from and generates a phase.
The phase of the voltage signal amplified by one operational amplifier 3 is delayed by 90 degrees, and the other operational amplifier 4 obtains in-phase and reverse voltage signals. One! , 9, operational amplifier 3
is designed to obtain a voltage signal corresponding to the phase of the current flowing during the reactance to be synthesized.

５に前記両演算増巾器３，４からの電圧信号を合成する
演算増巾器である。尚、図中の符号Ｒ’、　Ｒｏ、Ｒｓ
ニ抵抗、Ｃ，Ｃａｎコンデンサである。5 is an operational amplifier which combines the voltage signals from both the operational amplifiers 3 and 4. In addition, the symbols R', Ro, Rs in the figure
2 resistors, C, and Can capacitors.

前記構成の回路において、入力端子１に加えら扛た電圧
信号ｉＶａとすると、演算増巾器２で増巾され、次段の
演算増巾器３で９０°位相の遅ｎた電圧−ｖａ・（１／
ＲＯ・ｊωＣＯ）と演算増巾器４に現わｎる一Ｖａとが
、演算増巾器５で合成される。この際の電圧値ｖｂに となシ、この時に入力端子１に流れる電流ｉＵとなる。In the circuit configured as described above, if the voltage signal iVa is applied to the input terminal 1, it is amplified by the operational amplifier 2, and the voltage -va is amplified by the operational amplifier 3 at the next stage with a phase delay of 90 degrees. (1/
RO・jωCO) and n/1 Va appearing in the operational amplifier 4 are combined in the operational amplifier 5. Depending on the voltage value vb at this time, a current iU flows through the input terminal 1 at this time.

この（１）式より、入力端子１からみたインピーダンス
２に、 となり、上記（２）式により、入力端子１からみたイン
ピーダンスｚに純粋なインダクタンス成分としてみるこ
とができ、その値、即ちリアクタンスＬｅは次のように
なる。From this equation (1), the impedance 2 seen from the input terminal 1 becomes: From the above equation (2), the impedance z seen from the input terminal 1 can be seen as a pure inductance component, and its value, that is, the reactance Le, is It will look like this:

従って、式（３）よｔ）　Ｇｏ＝０．１μＦ、　Ｒｏ＝
Ｒｓ＝　１０　ＫΩとすると、リアクタンスＬｅ　ｎ、 となる。このように上記（３）式より必要とするリアク
タンスを自在に設定することができる。Therefore, according to equation (3), Go=0.1μF, Ro=
When Rs=10 KΩ, the reactance Le n, is obtained. In this way, the required reactance can be freely set using the above equation (3).

次に第２図に示した第２実施例について説明する。尚同
実施例の回路における構成部材は前記第１実施例と同一
であるので同一符号を付してその詳細については説明を
省略する。但し、演算増巾器３の反転入力端子にコンデ
ンサＣｏが接続さｎｌまたその帰還回路に、抵抗Ｒｏが
位置を変えて接続されている点で相違するのみである。Next, a second embodiment shown in FIG. 2 will be described. The constituent members in the circuit of this embodiment are the same as those of the first embodiment, so the same reference numerals are given and detailed explanation thereof will be omitted. However, the only difference is that a capacitor Co is connected to the inverting input terminal of the operational amplifier 3, and a resistor Ro is connected to its feedback circuit at a different position.

即ち、入力端子１に加えらｔた入力電圧Ｖａｎ演算増巾
器２で増巾さ牡、演算増巾器３でこの電圧信号Ｖａの位
相を９０°進ませ、他方の演算増巾器４にて同相・逆電
圧の信号を得ている。そして、演算増巾器５に、前記両
演算増巾器３，４からの電圧信号を合成するものであり
、その合成電圧ｖｂはｖｂ＝■ａ−２・■ａ−ＲＯ・ｊ
ωＣＯとな９、この時、入力端子１に流れる電流ｉは、 となり、この（４）式より、入力端子１からみたインピ
ーダンス２に となる。この（５）式より、入力端子１からみたインピ
ーダンスに純粋なコンデンサとしてみる事ができ、等価
コンデンサＣｅのインピーダンスが（１／ｊωＣｅ）で
表わされることから ｚ”　ｊｏＣｅ−ｊ　ｏ（。。−２−’Ｒｏ／Ｊ　　’
・・（６）となり、依って等価コンデンサの値ＣＥＬＴ
Ｓ次のようになる。That is, the input voltage Van applied to the input terminal 1 is amplified by the operational amplifier 2, the phase of this voltage signal Va is advanced by 90 degrees by the operational amplifier 3, and the input voltage is applied to the other operational amplifier 4. The in-phase and reverse voltage signals are obtained by using Then, the voltage signals from both the operational amplifiers 3 and 4 are combined into the operational amplifier 5, and the combined voltage vb is vb=■a-2・■a-RO・j
ωCO.9 At this time, the current i flowing through the input terminal 1 is as follows, and from this equation (4), the impedance as seen from the input terminal 1 becomes 2. From this equation (5), the impedance seen from input terminal 1 can be seen as a pure capacitor, and since the impedance of the equivalent capacitor Ce is expressed as (1/jωCe), z" joCe-j o(...-2 -'Ro/J'
...(6), so the equivalent capacitor value CELT
S becomes as follows.

Ｒｏ　　　　　　　・・・・・・・・・・・・（７）Ｃ
ｅ　”、２ｃｏ”　Ｒｓ 従って、式（７）により、Ｃ０＝０゜１μＦ　ＸＲｏ　
＝１００にΩ、Ｒｓ＝１００Ωとすると、 となる。この実施例の回路にあっても、必要とする純粋
なコンデンサの値を自在に設定することができる。Ro・・・・・・・・・・・・(7)C
e ”, 2co” Rs Therefore, according to equation (7), C0=0゜1μF XRo
When Ω=100 and Rs=100Ω, the following is obtained. Even in the circuit of this embodiment, the value of the pure capacitor required can be freely set.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明に係る合成リアクタンス装置
は、実際のコイル或にコンデンサでに得らｎない理想的
なインダクタンスやコンデンサの値を合成することがで
き、合成されたリアクタンスの値は直列抵抗酸に並列抵
抗の成分を含まない純粋なリアクタンスとして得らｎる
という優れた効果を奏する。As explained above, the synthetic reactance device according to the present invention can synthesize ideal inductance and capacitor values that cannot be obtained with an actual coil or capacitor, and the synthesized reactance value can be expressed as a series resistance. It has the excellent effect of being obtained as a pure reactance that does not contain any component of parallel resistance to the acid.

又得られたリアクタンスが純粋なものであるため、例え
ば基準のインダクタンス或は基準のコンデンサ等に利用
できるという優れた効果も奏する。Furthermore, since the obtained reactance is pure, it has an excellent effect that it can be used as a reference inductance or a reference capacitor, for example.

【図面の簡単な説明】[Brief explanation of drawings]

第１図に本発明に係る合成リアクタンス装置ノ第１実施
例の回路図、第２図は同装置の第２実施例の回路図、第
３図は従来装置の一例の回路図、第４図に第３図の等価
回路図、第５図に従来装置の他の例の回路図、第６図に
第５図の等価回路図である。 １・・・・・・・・・・・・・・・・・・　入力端子２
．３，４．５・・・　演算増巾器 Ｒｏ　＋　Ｒｓ　　・・・・・　抵抗 ｃｏ・・・・・・・・・・・・・・・　コンデンサ第１
図 Ｒ５−ｆ 第３図　　第４図 第５図 第６図　　　。。Fig. 1 is a circuit diagram of a first embodiment of a synthetic reactance device according to the present invention, Fig. 2 is a circuit diagram of a second embodiment of the same device, Fig. 3 is a circuit diagram of an example of a conventional device, and Fig. 4 3 is an equivalent circuit diagram of FIG. 3, FIG. 5 is a circuit diagram of another example of the conventional device, and FIG. 6 is an equivalent circuit diagram of FIG. 5. 1・・・・・・・・・・・・・・・・・・ Input terminal 2
．． 3,4.5... Arithmetic amplifier Ro + Rs... Resistor co... Capacitor 1
Figure R5-f Figure 3 Figure 4 Figure 5 Figure 6. .

Claims (1)

【特許請求の範囲】[Claims] 入力端子より供給された入力信号を受けて同相で出力信
号を送出する演算増巾器、及び合成しようとするリアク
タンス時に流れる電流位相に相当する電圧信号を得る演
算増巾器と、前記両演算増巾器の出力信号を合成する液
算増巾器とを有し、前記入力端子と出力信号を合成する
演算増巾器の出力端子間に抵抗を介在させたことを特徴
とする合成リアクタンス装置。an operational amplifier that receives an input signal supplied from an input terminal and sends out an output signal in the same phase; an operational amplifier that obtains a voltage signal corresponding to the phase of a current flowing during the reactance to be synthesized; and both of the operational amplifiers. What is claimed is: 1. A synthetic reactance device comprising a liquid amplifier for synthesizing the output signals of the amplifier, and a resistor being interposed between the input terminal and the output terminal of the liquid amplifier for synthesizing the output signals.