JPS62109142A - Debugging device for microprocessor - Google Patents

Abstract

PURPOSE:To easily detect the generation of an address error by using a means which puts forcibly the existing program run vectors to both an address error detecting circuit and a data bus and runs a program for detection of the address error. CONSTITUTION:A bus control circuit 22 produces the signals to control a memory 23 and data buffers 24 and 25 in response to the output (address error signal Add.E) of an address error detecting circuit 21 which is latched by the address strobe signal AS. The transmission/reception directions of both buffers 24 and 25 are switched by said control signals after a microprocessor 11 gives an access to an I/O device set at the side of a target board. Thus an access is possible to a memory space formed at the side of a main body 4. Furthermore the memory 23 receives an access and a debug program can run.

Description

【発明の詳細な説明】 （産業上の利用分野） 本考案はマイクロプロセッサデバッグ装置に関し、特に
アドレスエラー検出回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a microprocessor debugging device, and more particularly to an improvement in an address error detection circuit.

（従来の技術） 従来より、マイクロブロセッナ応用機器におけるターゲ
ット・ボード上のマイクロプロセッサの動作をインサー
キット方式で検査するマイクロプロセッサデバッガ装置
がある。このマイクロプロセッサデバッガ装置は各種の
マイクロプロセッサを対中とし得るが、特にモトローラ
社製の１６ビツト・マイクロプロセッサ６８０００系の
ソフトウェアデバッグを行う場合、開発途上の未完のプ
ログラムによってアドレスエラーが生じたとき、アドレ
スエラーのサービスルーチンを有しないプログラムでは
、暴走するか、又はダブルバスエラーによってプロセッ
サが停止してしまう。(Prior Art) Conventionally, there has been a microprocessor debugger device that inspects the operation of a microprocessor on a target board in a microprocessor application device using an in-circuit method. This microprocessor debugger device can be used with various microprocessors, but especially when debugging the software of Motorola's 16-bit microprocessor 68000 series, when an address error occurs due to an unfinished program that is under development, A program that does not have an address error service routine will run out of control or the processor will stop due to a double bus error.

従来、マイクロプロセッサデバッガ装置は暴走したプロ
グラムに身してモニタし、トレースを行うだけの１能し
かなく、暴走の要因を捜し出す場合には、次のような手
法によらねばならないという問題があった。In the past, microprocessor debugger devices only had the ability to monitor and trace runaway programs, and when searching for the cause of runaway programs, the following methods had to be used: .

■プログラムをリセットした後再度そのプログラムを走
行させ、暴走の要因となりそうなエラー処理ベクタでト
リガをかけて捜し出す。■After resetting the program, run the program again and search for it by triggering the error processing vector that is likely to cause the program to run out of control.

■又は、暴走しているアドレスの発生要因を、さかのぼ
って走行トレースすることにより捜し出す。(2) Alternatively, find out the cause of the runaway address by tracing the run.

本考案の目的は、この様な点に鑑み、アドレスエラー検
出回路を設け、暴走の一要因であるアドレスエラーの発
生を容易に検知することができるマイクロプロセッサデ
バッグ装置を実現することにある。In view of these points, it is an object of the present invention to provide a microprocessor debugging device that is equipped with an address error detection circuit and can easily detect the occurrence of an address error, which is one of the causes of runaway.

（問題点を解決するための手段） このような目的を達成するために、本考案では、インサ
ーキット方式でターゲット・ボードに搭載されるマイク
ロプロセッサをデバッグするマイクロプロセッサデバッ
グ装置において、命令取込みがワードフェッチであるタ
ーゲット・マイクロプロセッサから出力されるアドレス
バスをモニタし、このアドレスバスからアドレスエラー
発生を検出するアドレスエラー検出回路と、アドレスエ
ラー発生と同時にプロセッサがアドレスエラーベクタを
読込む際に、データバスに既知のプログラム走行ベクタ
を強制的に注入し、アドレスエラーを検出づるためのプ
ログラムを走行さぼる手段とを具備したことを特徴とす
る。(Means for Solving the Problems) In order to achieve such an objective, the present invention provides a microprocessor debugging device that debugs a microprocessor mounted on a target board using an in-circuit method. An address error detection circuit monitors the address bus output from the target microprocessor (fetch) and detects the occurrence of an address error from this address bus. The present invention is characterized by comprising means for forcibly injecting a known program running vector into the bus and skipping running a program for detecting address errors.

（実施例） 以下図面を用いて本考案を詳しく説明する。第１図は本
考案に係るマイク１コプロセツサデバツガ装置の概略的
構成図、第２図は本考案装置の要部構成図である。第１
図において、１はマイクロプロセッサ搭載のターゲット
・ボードで、デバッグ時にはこのマイクロプロセッサ１
１はそのＩＣソケット（図示せず）から取外され、ボッ
ド（ＰＯＤ）と呼ばれるプローブ２に装填される。同時
に、プローブ２に取付けられたコネクタ３が前記１ｃソ
ケツトに接続され、ターゲット・ボード１はプローブ２
に搭載したマイクロプロセッサ１１により駆動される。(Example) The present invention will be explained in detail below using the drawings. FIG. 1 is a schematic block diagram of a one-microphone processor debugger device according to the present invention, and FIG. 2 is a block diagram of essential parts of the device according to the present invention. 1st
In the figure, 1 is a target board equipped with a microprocessor, and during debugging, this microprocessor 1
1 is removed from its IC socket (not shown) and loaded into a probe 2 called a pod (POD). At the same time, the connector 3 attached to the probe 2 is connected to the 1c socket, and the target board 1 is connected to the probe 2.
It is driven by a microprocessor 11 installed in the computer.

プローブ２は装置本体４と接続されており、８硬のデー
タの授受が行われる。装置本体４にはマイクロプロセッ
サの動作を解析するための機能を有する手段を始め、メ
モリやＣＲＴ表示装置、キーボード等より構成されてい
る。The probe 2 is connected to the device main body 4, and 8-hard data is exchanged. The device main body 4 includes means having a function for analyzing the operation of the microprocessor, as well as a memory, a CRT display device, a keyboard, and the like.

第２図はプローブ２の構成を示すもので、２１はマイク
ロプロセッサ１１より出力されるアドレスバスデータを
入力とし、アドレスエラーを検出するアドレスエラー検
出回路である。２２はバスコントロール回路で、アドレ
スストローブ信号ＡＳによりラッチしたアドレスエラー
検出回路２１の出力〈アドレスエラー信号Ａｄｄ、Ｅ）
に応じてメモリ２３やデータバスバッファ２４．２５を
制御する信号を発生するものである。FIG. 2 shows the configuration of the probe 2. Reference numeral 21 is an address error detection circuit which receives address bus data output from the microprocessor 11 and detects address errors. 22 is a bus control circuit, and the output of the address error detection circuit 21 latched by the address strobe signal AS (address error signal Add, E)
It generates signals that control the memory 23 and data bus buffers 24 and 25 in accordance with the data.

アドレスストローブ信号は、アドレスバス２６上に出力
したアドレスが確立していることを示す信号で、マイク
ロプロセッサ１１から出力される信号である。The address strobe signal is a signal output from the microprocessor 11 indicating that the address output on the address bus 26 has been established.

２３はデータが格納されたメモリで、パスコン（−ロー
ル回路２２からの制御信号が与えられると記憶している
データが読出されるようになっている。Reference numeral 23 denotes a memory in which data is stored, and the stored data is read out when a control signal from the bypass capacitor (-roll circuit 22) is applied.

このような構成にＪ′３りる動作を次に説明する。The operation of J'3 in such a configuration will be explained next.

６８０００系のマイクロプロセッサでは、命令を常に１
ワ一ド単位でフェッチするいわゆるワードフェッチでプ
ログラムを実行するが、このとき奇数アドレスからワー
ドフェッチした場合はアドレスエラーが光ｇ：する。マ
イクロプロセッサ１１は、アドレスエラーが発生すると
、現在のステータスやプロセッサカウンタ等の値をスタ
ックに退避し、次に＄０ＯＯＯＯＣ，＄０ＯＯＯＯＥ　
（”Ｉ　６進数）番地のアドレスを出力する。そしてそ
のアドレスの内容を読込み、その値を次の飛びさき番地
として解釈しプログラムを実行する。In the 68000 series microprocessor, the instruction is always 1
The program is executed by so-called word fetch, which fetches word by word, but if a word is fetched from an odd address at this time, an address error will occur. When an address error occurs, the microprocessor 11 saves the current status, processor counter, etc. values to the stack, and then saves the values such as the current status and processor counter to the stack, and then $0OOOOOC and $0OOOOOE.
("I hexadecimal number)" Outputs the address of the address. Then, reads the contents of that address, interprets the value as the next jump address, and executes the program.

アドレスエラー検出回路２１は、マイクロプロセッサ１
１よりアドレスバス２６に出力されたＰＡ、〜ＰＡ２４
のアドレスをデコードして＄ｏＯ０００Ｃ，＄０ＯＯＯ
ＯＥ番地が出たときだけアドレスエラーＡｄｄ、Ｅを発
生する（第３図の（ハ））。バスコントロール回路２２
は、アドレスエラーＡｄｄ、Ｅをアドレスストローブ信
号ＡＳの後縁でラッチし、第３図の（ニ）に示す信号Ｌ
Ａｄｄ、Ｅを得る。一方データバスバツフ７２４．２５
の制御信号△ｃｔｐｒｏ　（第３図の（ホ））は、バス
コントロール回路２２においてアドレスエラーＡｄｄ、
ＥとＬＡｄｄ、Ｅより次の論理式にしたがって生成され
る。The address error detection circuit 21 includes the microprocessor 1
PA output from 1 to the address bus 26, ~PA24
Decode the address of $oO000C, $0OOO
Address errors Add and E are generated only when the OE address appears ((c) in FIG. 3). Bus control circuit 22
latches the address error Add, E at the trailing edge of the address strobe signal AS, and the signal L shown in (d) in FIG.
Add, get E. On the other hand, data bus buffer 724.25
The control signal Δctpro ((e) in FIG. 3) is used in the bus control circuit 22 to detect address errors Add,
It is generated from E, LAdd, and E according to the following logical formula.

マイクロプロセッサ１１がターゲット・ボード側のＩ１
０装置をアクセスした後に、この制御信＠　Ａ　Ｃｔ　
ｐ　ｒ　Ｏによりバッファ２４．２５の送受方向が切換
えられ、本体側のメモリ空間をアクセスできるようにな
る。また、メモリ２３がアクセスされ、デバッグ用のプ
ログラムが走行可能となる。例えば第３図（イ）に示す
ように＄４００番地以降のプログラムが実行される。Microprocessor 11 is I1 on the target board side
After accessing the 0 device, this control signal @ A Ct
The transmission/reception direction of the buffers 24 and 25 is switched by p r O, and the memory space on the main body side can be accessed. Furthermore, the memory 23 is accessed and the debugging program becomes runnable. For example, as shown in FIG. 3(a), the program starting from address $400 is executed.

（考案の効果） 以上説明したように、本考案によれば、次のような効果
がある。(Effects of the invention) As explained above, the invention has the following effects.

■デバッグ中にアドレスエラーが発生したとき、アドレ
スエラー検出回路でアドレスエラーを検出し、用意しで
あるプログラムを読み出して実行させることができる。■When an address error occurs during debugging, the address error detection circuit detects the address error, and the prepared program can be read and executed.

また、ユーザはアドレスエラーが起こったことを素早く
確認することができる。Additionally, the user can quickly confirm that an address error has occurred.

■制御信号Ａｃｔｐｒｏでサンプリングデータを禁止す
ることによって、ＡＣｔｐｒＯ発生以前のバス情報をト
レースすることが可能となる。したがって、表示表置に
表示されたトレース画面上でアドレスエラー発生要因を
捜し出すことが容易となる。(2) By inhibiting sampling data using the control signal Actpro, it becomes possible to trace bus information before the occurrence of ACtpro. Therefore, it becomes easy to find the cause of the address error occurrence on the trace screen displayed on the display surface.

、■メモリ２３よりデータを出力し、デバッグ用のプロ
グラムを実行させることが可能なため、本体側よりプロ
グラムカウンタ及びステータスの設定ができ、プログラ
ムの再実行が可能である。, (2) Since it is possible to output data from the memory 23 and execute a debugging program, the program counter and status can be set from the main body side, and the program can be re-executed.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本考案に係るマイクロプロセッサデバッガ装置
の概略的構成図、第２図は本考案装置の要部構成図、第
３図は動作説明のためのタイムチャートである。 １・・・ターゲット・ボード、２・・・プローブ、３・
・・コネクタ、４・・・装置本体、１１・・・マイク１
コプロセツサ、２１・・・アドレスエラー検出回路、２
２・・・バスコントロール回路、２３・・・メモリ、２
４．２５・・・データバスバッファ、２６・・・アドレ
スバス。 手続補正用（方式〉 １．事件の表示　　　　特願昭６０−２５０１０９号２
、発明の名称　　　　マイクロプロセッサデパック装置
３、補ＩＴする考 事件との関係　　特５１出願人 住　所　　　　　東京都武蔵野市中町２丁目９番３２号
名　称　　　　　横河北辰電機株式会社４、代理人 ■　所　　　　　束京都武蔵野市中町２丁目９番３２号
横河化辰′Ｆ１機株式会社内 ＴＩミしく入代＞　　（０４２２）　　＜５４）　１１
１１［発明の詳細な説明」の各欄 ７、補正の内容 （１）明細用第１頁第２行１１の１″１．考案の名称」
を「１、発明の名称」と補正する。 （２）周　同頁第４行目の「２．実用新案登Ｂ請求の範
囲」をＵ２、特許請求の範囲」と補正づる。 （３）同　同頁第１８行１コの［３，考案の詳細なＭ１
明ｊを「３、発明の詳細な説明」と補正する。 手　続　補　正　書　（自　発）　　　　　　　　　　
　　　６゜７゜ 昭和６１年２月５日 特＝１庁長官殿 ゛客−１ ■　事件の表示　　　　　　　　　特願昭６０−２５０
１０９号２　発ｒ９ｊの名称　　　　　　　　　マイク
ロプロセッサデバッグ装置３　　？＋！正する者 事件との関係　　　　　　　　特許出願人任　　所　　
　　　　　　　東京都武蔵野市中町２丁目９番３２号名
　　称　　　　　　　　　（６５０）　　横河北辰電機
株式会社４代理人 住　　所　　　　　　　　　東京都武蔵ＴＩ市中町２Ｔ
ば９番３２号横河北辰電機株式会社内 〒１８０　置　（入代）　０４２２（５４］ＩＩ＋自発
イ、−カミ１ 補正の対象　　　明１１１１宙 補正の内容　　　別紙の通り 明　　細　　書 １、発明の名称 マイクロプロセッサデバッグ装置 ２、特許請求の範囲 インサーキット方式でターゲット・ボードに搭載される
マイクロプロセッサをデバッグするマイクロブ１コセツ
サデバツグ装置において、命令取込みがワードフェッチ
であるターゲット・マイクロプロセッサから出力される
アドレスバスをモニタし、このアドレスバスからアドレ
スエラー発生を検出するアドレスエラー検出回路と、ア
ドレスエラー発生と同時にプロセッサがアドレスエラー
ベクタを読込む際に、データバスに既知のプログラム走
行ベクタを強制的に注入し、アドレス１ラーを検出する
だめのプログラムを走行させる手段とを具備したことを
特徴とするマイクロブロセッナデバッグ装置。 ３、発明の詳細な説明 （産業上の利用分野） 本発明はマイクロプロセッサデバッグ装置に関し、特に
アドレスエラー検出回路の改良に関する。 （従来の技術） 従来より、マイクロプロセッサ応用機器におけるターゲ
ット・ボード、ヒのマイクロプロセッサの動作をインサ
ーキット方式で検査するマイクロプロセッサデバッガ装
置がある。このマイクロプロセッサデバッガ装置は各棟
のマイクロプロセッサを対象とし得るが、特にモトロー
ラ社製の１６ビツト・マイクロプロセッサ６８０００系
のソフトウェアデバッグを行う場合、６り発達上の未完
のプログラムによってアドレスエラーが生じたとき、ア
ドレスエラーのサービスルーチンを有しないプログラム
では、暴走するか、又はダブルバス１ラーによってプロ
セッサが停止してしまう。 従来、マイクロプロセッサデバッガ装置は暴走したプロ
グラムに対してモニタし、トレースを行うだ（ブの機能
しかなく、暴走の要因を捜し出す場合には、次のような
手法によらねばならないという問題があった。 ■プログラムをリセットした後再度そのプログラムを走
行させ、暴走の要因となりそうなエラー処理ベクタでト
リガをかけて捜し出す。 ■又は、暴走しているアドレスの発生要因を、さかのぼ
って走行トレースすることにより捜し出す。 本発明の目的は、この様な点に鑑み、アドレスエラー検
出回路を設け、暴走の一要因であるアドレスエラーの発
生を容易に検知することができるマイクロプロセッサデ
バッグ装置を実現することにある。 （問題点を解決するための手段） このような目的を達成するために、本発明では、インサ
ーキット方式でターゲット・ボードに搭載されるマイク
ロプロセッサをデバッグするマイクロプロセッサデバッ
グ装置において、命令取込みがワードフェッチであるタ
ーゲット・マイクロプロセッサから出力されるアドレス
バスをモニタし、このアドレスバスからアドレスエラー
発生を検出するアドレスエラー検出回路と、アドレスエ
ラー発生と同時にプロセッサがアドレスエラーベクタを
読込む際に、データバスに既知のプログラム走行ベクタ
を強制的に注入し、アドレスエラーを検出するためのプ
ログラムを走行させる手段とを具備したことを特徴とす
る。 （実施例） 以下図面を用いて本発明の詳細な説明する。第１図は本
発明に係るマイクロプロセッサデバッガ装置の概略的構
成図、第２図は本発明装置の要部構成図である。第１図
において、１はマイクロプロセッサ搭載のターゲット・
ボードで、デバッグ時にはこのマイクロプロセッサ１１
はそのＩＣソケット（図示せず）から取外され、ボンド
（ＰＯＤ）と呼ばれるプローブ２に装填される。同時に
、プローブ２に取付けられたコネクタ３が前記ＩＣソケ
ットに接続され、ターゲット・ボード１はプローブ２に
搭載したマイクロプロセッサ１１により駆動される。プ
ローブ２は装置本体４と接続されており、各種のデータ
の授受が行われる。装置本体４にはマイクロプロセッサ
の動作を解析するための機能を有する手段を始め、メモ
リやＣＲ７表示装置、キーボード等より構成されている
。 第２図はプローブ２の構成を示すもので、２１はマイク
ロブ［１セツ會す１１より出力されるアドレスバスデー
タを入力とし、アドレスエラーを検出するアドレスエラ
ー検出回路である。２２はバスコントロール回路で、ア
ドレスストローブ信号ＡＳによりラッチしたアドレスエ
ラー検出回路２１の出力（アドレスエラー信号Ａｄｄ、
Ｅ）に応じてメモリ２３やデータバスバッファ２４．２
５を制瞳口する信号を発生するものである。 アドレスストローブ信号は、アドレスバス２６上に出力
したアドレスが確立していることを示す信号で、マイク
ロプロセッサ１１から出力される信号である。 ２３はデータが格納されたメモリで、バスコントロール
回路２２からの制御（ｆｆｉ号が与えられると記憶して
いるデータが読出されるようになっている。 このような構成にＪ３ける動作を次に説明する。 ｅ８ｏｏｏ系のマイクロプロセッサでは、命令を常に１
ワ一ド単位でフェッチするいわゆるワードフェッチでプ
ログラムを実行するが、このとき奇数アドレスからワー
ドフェッチした場合はアドレスエラーが発生する。マイ
クロブ【コセツナ１１は、アドレスエラーが発生すると
、現在のステータスやプロセッサカウンタ等の値をスタ
ックに退避し、次に＄０ＯＯＯＯＣ，＄０ＯＯＯＯＥ　
（１６進数）番地のアドレスを出ツノする。そしてその
アドレスの内容を読込み、その値を次の飛びさき番地と
して解釈しプログラムを実（ｊする。 アドレスエラー検出回路２１は、マイクロプロセッサ１
１よりアドレスバス２６に出力されたＰＡ１〜ＰＡ２　
ａのアドレスをデコードして＄０Ｏ０００Ｃ，＄０ＯＯ
ＯＯＥ番地が出たときだけアドレスエラーＡｄｄ、Ｅを
発生する（第３図の（ハ））。バスコントロール回路２
２は、アドレスエラーＡｄｄ、Ｅをアドレスストローブ
信号ＡＳの後縁でラッチし、第３図の（ニ）に示す信号
１、Ａ、ｄｄ、Ｅを１ｑる。一方データバスバツファ２
４．２５の制御信号△ｃｔｐｒｏ　（第３図の（ホ））
は、バスコントロール回路２２においてアドレスエラー
△ｄｄ、ＥとＬＡｄｄ、Ｅより次の論理式にしたがって
生成される。 Ａｃｔｐｒｏ＝Ａｄｄ、Ｅ＋ＬＡｄｄ、Ｅマイクロブロ
ゼツナ１１がターゲット・ボード側のＩ　１０装置をア
クセスした後に、この制御信号Ａｃｔｐｒｏによりバッ
ファ２４．２５の送受方向が切換えられ、本体側のメモ
リ空間をアクセスできるようになる。また、メモリ２３
がアクセスされ、デバッグ用のプログラムが走行可能と
なる。例えば第３図（イ）に示すように＄４００番地以
降のプログラムが実行される。 （発明の効果） 以上説明したように、本発明によれば、次のような効果
がある。 ■デバッグ中にアドレスエラーが発生したとき、アドレ
スエラー検出回路でアドレスエラーを検出し、用意しで
あるプログラムを読み出して実行させることができる。 また、ユーザはアドレスエラーが起こったことを素早く
確認することができる。 ■制御信号Ａｃｔｐｒｏでサンプリングデータを禁止す
ることによって、△ｃｔｐｒｏ発生以前のバス情報をト
レースすることが可能となる。したがって、表示装置に
表示されたトレース画面上でアドレスエラー発生及刃を
捜し出すことが容易となる。 ■メモリ２３よりデータを出力し、デバッグ用のプログ
ラムを実行させることが可能なため、本体側よりプログ
ラムカウンタ及びステータスの設定ができ、プログラム
の再実行が可能である。 ４、図面の簡単な説明 第１図は本発明に係るマイクロプロセッサデバッガ装置
の概略的構成図、第２図は本発明装置の要部構成図、第
３図は動作説明のためのタイムチャートである。 １・・・ターゲット・ボード、２・・・プローブ、３・
・・コネクタ、４・・・装置本体、１１・・・マイクロ
ブロセツ−す、２１・・・アドレスエラー検出回路、２
２・・・バスコントロール回路、２３・・・メモリ、２
４．２５・・・データバスバッファ、２６・・・アドレ
スバス。FIG. 1 is a schematic block diagram of a microprocessor debugger device according to the present invention, FIG. 2 is a block diagram of main parts of the device according to the present invention, and FIG. 3 is a time chart for explaining the operation. 1...Target board, 2...Probe, 3.
...Connector, 4...Device body, 11...Microphone 1
Coprocessor, 21...address error detection circuit, 2
2... Bus control circuit, 23... Memory, 2
4.25...Data bus buffer, 26...Address bus. For procedural amendments (method) 1. Indication of case Japanese Patent Application No. 1983-250109 2
, Title of the invention: Microprocessor depacking device 3, Relationship with the case of Supplementary IT Patent No. 51 Applicant Address: 2-9-32 Nakamachi, Musashino-shi, Tokyo Name: Yokogawa Hokushin Electric Co., Ltd. 4, Agent: ■ Location 2-9-32 Nakamachi, Musashino City, Kyoto Yokogawa Kashin F1 Aircraft Co., Ltd. TI Mishiku> (0422) <54) 11
11 [Detailed Description of the Invention] Column 7, Contents of amendment (1) 1'' of 11, page 1, line 2 for specification 1. Name of the invention.''
shall be amended to read “1. Title of the invention.” (2) Zhou Amended "2. Scope of Claims of Utility Model Registration B" on the 4th line of the same page to "U2. Scope of Claims." (3) Same page, line 18, column 1 [3, Details of the invention M1
Clarification j is amended to read "3. Detailed description of the invention." Procedural amendment (voluntary)
6゜7゜February 5, 1985 Special = 1 Director-General, Customer-1 ■ Display of the case Patent application 1986-250
109 No. 2 Name of R9J Microprocessor debugging device 3? +! Relationship with the corrector case Patent applicant office
2-9-32 Nakamachi, Musashino City, Tokyo Name (650) Yokogawa Hokushin Electric Co., Ltd. 4 Agent Address 2T Nakamachi, Musashi TI City, Tokyo
No. 9 No. 32, Yokogawa Hokushin Electric Co., Ltd., 180 (Credit) 0422 (54) II + Spontaneous A, - Kami 1 Subject of amendment Contents of the amendment in Mei 1111 As shown in the attached document Description 1, Title of the invention Microprocessor debugging device 2, claims A microprocessor debugging device for debugging a microprocessor mounted on a target board using an in-circuit method, in which an address bus output from a target microprocessor whose instruction fetch is a word fetch is provided. an address error detection circuit that monitors and detects the occurrence of an address error from this address bus; and an address error detection circuit that forcibly injects a known program running vector into the data bus when the processor reads the address error vector at the same time an address error occurs. A microprocessor debugging device characterized by comprising means for running a program for detecting an address error. 3. Detailed Description of the Invention (Field of Industrial Application) The present invention is a microprocessor debugging device. (Prior Art) Conventionally, there has been a microprocessor debugger device that inspects the operation of a microprocessor on a target board in microprocessor application equipment using an in-circuit method. Processor debugger equipment can target microprocessors in each building, but especially when debugging software for Motorola's 16-bit microprocessor 68000 series, when an address error occurs due to an unfinished program due to development, A program that does not have a service routine for address errors will run out of control or the processor will stop due to a double bus error. Traditionally, microprocessor debugger devices monitor and trace runaway programs. There was a problem in that in order to find the cause of the runaway, the following methods had to be used: - After resetting the program, the program was run again and error processing that was likely to be the cause of the runaway. Search by triggering with a vector. ■Alternatively, search for the cause of the runaway address by tracing the run back. In view of these points, an object of the present invention is to provide an address error detection circuit, An object of the present invention is to realize a microprocessor debugging device that can easily detect the occurrence of an address error, which is one of the causes of runaway. (Means for Solving the Problems) In order to achieve such an object, the present invention provides a microprocessor debugging device for debugging a microprocessor mounted on a target board using an in-circuit method, in which instruction capture is performed in words. An address error detection circuit monitors the address bus output from the target microprocessor (fetch) and detects the occurrence of an address error from this address bus. The present invention is characterized by comprising means for forcibly injecting a known program running vector into the bus and running a program for detecting address errors. (Example) The present invention will be described in detail below using the drawings. FIG. 1 is a schematic block diagram of a microprocessor debugger device according to the present invention, and FIG. 2 is a block diagram of main parts of the device according to the present invention. In Figure 1, 1 is a target equipped with a microprocessor.
On the board, when debugging, this microprocessor 11
is removed from its IC socket (not shown) and loaded into a probe 2 called a bond (POD). At the same time, the connector 3 attached to the probe 2 is connected to the IC socket, and the target board 1 is driven by the microprocessor 11 mounted on the probe 2. The probe 2 is connected to the device main body 4, and various data are exchanged. The device main body 4 includes means having a function for analyzing the operation of the microprocessor, as well as a memory, a CR7 display device, a keyboard, and the like. FIG. 2 shows the configuration of the probe 2. Reference numeral 21 is an address error detection circuit that receives address bus data output from the microb [1 set 11] and detects address errors. 22 is a bus control circuit which outputs the output of the address error detection circuit 21 (address error signal Add,
E) Depending on the memory 23 or data bus buffer 24.2
This is to generate a signal for controlling the pupil of 5. The address strobe signal is a signal output from the microprocessor 11 indicating that the address output on the address bus 26 has been established. Reference numeral 23 denotes a memory in which data is stored, and the stored data is read out when the bus control circuit 22 gives control (ffi number). Explain. In e8ooo series microprocessors, instructions are always
The program is executed using so-called word fetch, which fetches word by word, but if a word is fetched from an odd address at this time, an address error will occur. When an address error occurs, the microbe [Kosetuna 11] saves the current status and processor counter values to the stack, and then $0OOOOOC, $0OOOOOE.
(Hexadecimal number) Extracts the address of the address. Then, the content of that address is read, the value is interpreted as the next jump address, and the program is executed.
PA1 to PA2 output from address bus 26 from
Decode the address of a and get $0O000C, $0OO
Address errors Add and E are generated only when an OOE address appears ((c) in FIG. 3). Bus control circuit 2
2 latches the address error Add, E at the trailing edge of the address strobe signal AS, and outputs the signals 1, A, dd, and E shown in FIG. 3(d) to 1q. On the other hand, data bus buffer 2
4.25 control signal △ctpro ((e) in Figure 3)
is generated in the bus control circuit 22 from address errors Δdd,E and LAdd,E according to the following logical formula. Actpro=Add, E+LAdd, E After the microbrosetuna 11 accesses the I10 device on the target board side, the transmission/reception direction of the buffer 24.25 is switched by this control signal Actpro, and the memory space on the main body side can be accessed. It becomes like this. Also, the memory 23
is accessed, and the debug program becomes runnable. For example, as shown in FIG. 3(a), the program starting from address $400 is executed. (Effects of the Invention) As explained above, the present invention has the following effects. ■When an address error occurs during debugging, the address error detection circuit detects the address error, and the prepared program can be read and executed. Additionally, the user can quickly confirm that an address error has occurred. (2) By inhibiting sampling data using the control signal Actpro, it becomes possible to trace bus information before the occurrence of Δctpro. Therefore, it becomes easy to find the address error occurrence and the blade on the trace screen displayed on the display device. (2) Since it is possible to output data from the memory 23 and execute a debugging program, the program counter and status can be set from the main body, and the program can be re-executed. 4. Brief description of the drawings Figure 1 is a schematic diagram of the microprocessor debugger device according to the present invention, Figure 2 is a diagram of the main parts of the device of the present invention, and Figure 3 is a time chart for explaining the operation. be. 1...Target board, 2...Probe, 3.
...Connector, 4...Device body, 11...Microprocessor, 21...Address error detection circuit, 2
2... Bus control circuit, 23... Memory, 2
4.25...Data bus buffer, 26...Address bus.

Claims (1)

【特許請求の範囲】 インサーキット方式でターゲット・ボードに搭載される
マイクロプロセッサをデバッグするマイクロプロセッサ
デバッグ装置において、 命令取込みがワードフェッチであるターゲット・マイク
ロプロセッサから出力されるアドレスバスをモニタし、
このアドレスバスからアドレスエラー発生を検出するア
ドレスエラー検出回路と、アドレスエラー発生と同時に
プロセッサがアドレスエラーベクタを読込む際に、デー
タバスに既知のプログラム走行ベクタを強制的に注入し
、アドレスエラーを検出するためのプログラムを走行さ
せる手段とを具備したことを特徴とするマイクロプロセ
ッサデバッグ装置。[Claims] A microprocessor debugging device for debugging a microprocessor mounted on a target board using an in-circuit method, which monitors an address bus output from a target microprocessor whose instruction fetch is a word fetch,
An address error detection circuit detects the occurrence of an address error from this address bus, and when the processor reads the address error vector at the same time as an address error occurs, it forcibly injects a known program running vector into the data bus to detect the address error. A microprocessor debugging device characterized by comprising means for running a program for detection.